JPS6276321A - 相補型ダイナミツク回路 - Google Patents
相補型ダイナミツク回路Info
- Publication number
- JPS6276321A JPS6276321A JP60215315A JP21531585A JPS6276321A JP S6276321 A JPS6276321 A JP S6276321A JP 60215315 A JP60215315 A JP 60215315A JP 21531585 A JP21531585 A JP 21531585A JP S6276321 A JPS6276321 A JP S6276321A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- precharge
- power supply
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は相補型ダイナミック回路に関し、特にプリチャ
ージ・サンプリング方式の相補型ダイナミック回路に関
する。
ージ・サンプリング方式の相補型ダイナミック回路に関
する。
従来、集積回路において、回路の消費電力の低減のため
に相補型回路が、又回路動作の高速化のためにクリチャ
ージ・サンプリング方式のダイナミック回路が採用され
て来た。そして、近年では相補型ダイナミック回路が多
用されている。
に相補型回路が、又回路動作の高速化のためにクリチャ
ージ・サンプリング方式のダイナミック回路が採用され
て来た。そして、近年では相補型ダイナミック回路が多
用されている。
従来技術による相補型ダイナミック回路について０ＭＯ
８を例にとり、第３図と第４図とを参照して説明する。
８を例にとり、第３図と第４図とを参照して説明する。
プリチャージ期間Ｔｐ中にＰｆｉのプリチャージトラン
ジスタＱ１は導通し、２！源から節点２１側に電荷を供
給する。節点２１には一つ又は複数の読出し部Ｒが接続
されている。この読出し部はＮ型トランジスタで構・成
されており、期間Ｔｐ中は接地電位への導通経路は読出
し制御トランジスタＱＲｉ により遮断されている。
ジスタＱ１は導通し、２！源から節点２１側に電荷を供
給する。節点２１には一つ又は複数の読出し部Ｒが接続
されている。この読出し部はＮ型トランジスタで構・成
されており、期間Ｔｐ中は接地電位への導通経路は読出
し制御トランジスタＱＲｉ により遮断されている。
又、節点２１には一つ又は複数の書込み部Ｗが接続され
ている。
ている。
Ｉ２１ は反転回路であり、この出力をＮ型あるいは
Ｎ型Ｐ型の相補型から成る伝送ゲートＱＷＩ により
伝送する。伝送グー）ＱＷＩ と同様の伝送ゲートで
節点２１の電位状態を伝送しこの結果を反転回路工２２
で検出する場合もある。又＝ Ｐｆｉのトランジス
タＱ２により節点２１の電位変化を検出するダイナミッ
クインバータの方法もある。プリチャージ期間Ｔｐ中は
、上記書込み部Ｗのいずれの伝送グー）Ｑｗｉ とも
非導通である。従ってＴｐ期間中に節点２１は電源電位
に充電されるが、伝送グー）Ｑｗｉ の出力端←特に
Ｑｗｚの出力端節点２２）は必ずしも充電されない。
Ｎ型Ｐ型の相補型から成る伝送ゲートＱＷＩ により
伝送する。伝送グー）ＱＷＩ と同様の伝送ゲートで
節点２１の電位状態を伝送しこの結果を反転回路工２２
で検出する場合もある。又＝ Ｐｆｉのトランジス
タＱ２により節点２１の電位変化を検出するダイナミッ
クインバータの方法もある。プリチャージ期間Ｔｐ中は
、上記書込み部Ｗのいずれの伝送グー）Ｑｗｉ とも
非導通である。従ってＴｐ期間中に節点２１は電源電位
に充電されるが、伝送グー）Ｑｗｉ の出力端←特に
Ｑｗｚの出力端節点２２）は必ずしも充電されない。
サンプリング期間Ｔｇ中に読出し制御トランジスタＱｕ
ｉ のいずれか一つが活性化されると回路はす／ブリ
ング状態に入る。制御トランジスタＱ １１が選択され
た場合、Ｎ型トランジスタＱ３が導通しているなら節点
２１は放電され接地電位に向かう。一方、トランジスタ
Ｑｓが非導通ならば節点は電源電位を保ったままとなる
。サンプリング期間Ｔｓ中に、書込み用の伝送グー）Ｑ
ｗｉ のうちの少くとも一つが選択されると、節点２
１の電位Ｖｘｚの状態が選択された伝送ゲートの先に伝
わる。
ｉ のいずれか一つが活性化されると回路はす／ブリ
ング状態に入る。制御トランジスタＱ １１が選択され
た場合、Ｎ型トランジスタＱ３が導通しているなら節点
２１は放電され接地電位に向かう。一方、トランジスタ
Ｑｓが非導通ならば節点は電源電位を保ったままとなる
。サンプリング期間Ｔｓ中に、書込み用の伝送グー）Ｑ
ｗｉ のうちの少くとも一つが選択されると、節点２
１の電位Ｖｘｚの状態が選択された伝送ゲートの先に伝
わる。
ダイナミックインバータを用いる場合、節点２１の論理
振幅はＰ型トランジスタＱｚのしきい電圧ＶＴＰですむ
ため回路動作の高速化に特に有利である事も知られてい
る。
振幅はＰ型トランジスタＱｚのしきい電圧ＶＴＰですむ
ため回路動作の高速化に特に有利である事も知られてい
る。
ところでサンプリング期間Ｔｓ中＋ ２２．２３の如き
節点は読出し又は書込み制御剤のトランジスタ（ＱｉＬ
ｉ、Ｑｗｉ）を介し接続されるが、これらの節点は上述
の如（プリチャージ期間中には必ずしも電源電位に充電
されていない。又、サンプリング期間Ｔｓ中には上記プ
リチャージ用トランジスタは非導通であるため、各節点
の負荷容量に応じてチャージ・シェアリングを生じる場
合がある。
節点は読出し又は書込み制御剤のトランジスタ（ＱｉＬ
ｉ、Ｑｗｉ）を介し接続されるが、これらの節点は上述
の如（プリチャージ期間中には必ずしも電源電位に充電
されていない。又、サンプリング期間Ｔｓ中には上記プ
リチャージ用トランジスタは非導通であるため、各節点
の負荷容量に応じてチャージ・シェアリングを生じる場
合がある。
チャージ・シェアリングにより節点２１の電位ｖ！１
が書込み部の論理しきい値以下になると誤動作する。特
に、上述のダイナミックインバータの便用は危険である
。父、他の信号線との間のり四スｌトーク又、電源雑音
によっても同様の問題が生じる。
が書込み部の論理しきい値以下になると誤動作する。特
に、上述のダイナミックインバータの便用は危険である
。父、他の信号線との間のり四スｌトーク又、電源雑音
によっても同様の問題が生じる。
上述した従来の相補型ダイナミック回路では、サンプリ
ング期間中にはプリチャージ用トランジスタはカットオ
フしており、電源からの電荷の供給は行われない。従つ
て、上述の如くサンプリング期間中にチャージ・シェア
リングを生じる危険性がおる。これを防止するためには
、節点に負荷容量を付加する必要があるが、この結果回
路動作の高速化が損われるといり著しい欠点がある。又
、他信号とのクロス、ｆトークあるいは１！Ｌ［雑音に
よりでも、節点２１の電位Ｖｚｘは電源電位に追従でき
ないため書込み部の論理しきい値以下になり誤動作ある
いは電源動作範囲の制約を受けるという欠点もある。
ング期間中にはプリチャージ用トランジスタはカットオ
フしており、電源からの電荷の供給は行われない。従つ
て、上述の如くサンプリング期間中にチャージ・シェア
リングを生じる危険性がおる。これを防止するためには
、節点に負荷容量を付加する必要があるが、この結果回
路動作の高速化が損われるといり著しい欠点がある。又
、他信号とのクロス、ｆトークあるいは１！Ｌ［雑音に
よりでも、節点２１の電位Ｖｚｘは電源電位に追従でき
ないため書込み部の論理しきい値以下になり誤動作ある
いは電源動作範囲の制約を受けるという欠点もある。
本発明の目的は、チャージ−シェアリング、クロストー
ク、電源雑音等による回路誤動作が少な（、電源電圧の
動作マージンも広（なるプリチャージ・サンプリング方
式の相補型ダイナミック回路を提供することにある。
ク、電源雑音等による回路誤動作が少な（、電源電圧の
動作マージンも広（なるプリチャージ・サンプリング方
式の相補型ダイナミック回路を提供することにある。
本発明の相補型ダイナミック回路は、読出し部と書込み
部と前記読出し部と書込み部とに電荷を供給するグリチ
ャージ用トランジスタと゛を有し。
部と前記読出し部と書込み部とに電荷を供給するグリチ
ャージ用トランジスタと゛を有し。
プリチャージ・サンプリング方式で動作する相補型ダイ
ナミック回路において、前記プリチャージ用トランジス
タと同−導ｔｒＬ型でかつ並列に接続された第１のトラ
ンジスタと、前記ｆＪｃ１のトランジスタのドレインに
入力端が接続し、ゲートに出力端が接続する反転回路と
を含んで構成される。
ナミック回路において、前記プリチャージ用トランジス
タと同−導ｔｒＬ型でかつ並列に接続された第１のトラ
ンジスタと、前記ｆＪｃ１のトランジスタのドレインに
入力端が接続し、ゲートに出力端が接続する反転回路と
を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路図である。
第１のトランジスタであるトランジスタＭｌは電源と節
点１１の間にプリチャージ用トランジスタＭｚと並列に
接続されており、プリチャージ用トランジスタと同−導
を型である。反転回路Ｉｌｌは入力端が節点１１に、出
力端がトランジスタＭｌのゲートに筬絖されている。反
転回路Ｉｔｔの出力端を節点１２とする。
点１１の間にプリチャージ用トランジスタＭｚと並列に
接続されており、プリチャージ用トランジスタと同−導
を型である。反転回路Ｉｌｌは入力端が節点１１に、出
力端がトランジスタＭｌのゲートに筬絖されている。反
転回路Ｉｔｔの出力端を節点１２とする。
次に、この実施例の動作について説明する。
第２図は累１図に示す実施例の動作時にンける信号の波
形図である。
形図である。
プリチャージ期間Ｔｐ中にトランジスタＭｚにより節点
１１は電源電位側に向って充電される。
１１は電源電位側に向って充電される。
節点１１の電位Ｖｌｔが反転回路Ｉｌｌの論理しきい値
を越えると節点１２の電位Ｖｌｘは接地電位側へ遷移す
るためトランジスタＭ！は導通を開始する。
を越えると節点１２の電位Ｖｌｘは接地電位側へ遷移す
るためトランジスタＭ！は導通を開始する。
従って、プリチャージ期間の後半ではトランジスタＭ１
とＭｚの双方が導通し、節点１１を充電する事になる。
とＭｚの双方が導通し、節点１１を充電する事になる。
プリチャージ期間が終了し、サンプリング期間Ｔｓに入
ると節点１１を接続された読出し部Ｒの導通状態に従い
節点１１は放′電又は保持される。
ると節点１１を接続された読出し部Ｒの導通状態に従い
節点１１は放′電又は保持される。
プリチャージ期間の終了とともにトランジスタＭ２は非
導通と凍るが、トランジスタＭｌは低抵抗の導通状態に
ある。従ってサンプリング期間中に読出し又は書込み制
御トランジスタを介して節点１１に接続される節点１３
．１４はトランジスタＭｌにより速かに’ｇ源から電荷
が供給される。
導通と凍るが、トランジスタＭｌは低抵抗の導通状態に
ある。従ってサンプリング期間中に読出し又は書込み制
御トランジスタを介して節点１１に接続される節点１３
．１４はトランジスタＭｌにより速かに’ｇ源から電荷
が供給される。
接地電文への導ノ１、径路が遮断されている場合、節点
１１．１３．１４はトランジスタＭ！により充電される
ため、上記従来技術の如くチャージ・シェアリングを生
ずる事なく節点１１の電位Ｖｌｌは速かに１を源電位に
回復１“る。従って従来技術とは異なり誤動作の可能性
は小さい。又、他信号とのクロストーク、電源雑音につ
いてもトランジスタＭｌにより節点電位Ｖｌｌは速かに
電源電位に追従するため、誤動作の危険性は極めて小さ
く、又電源電圧の動作マージンも広い。読出し部Ｒに接
地電位への導通経路がある場合、節点１１の電位Ｖｌｌ
は接地電位側に引下げられるが、反転回路Ｉｌｌの論理
しきい値より下ると、節点１２の電位Ｖｘｚは、電源電
位側へ遷移するためトランジスタＭ１は非導通となる。
１１．１３．１４はトランジスタＭ！により充電される
ため、上記従来技術の如くチャージ・シェアリングを生
ずる事なく節点１１の電位Ｖｌｌは速かに１を源電位に
回復１“る。従って従来技術とは異なり誤動作の可能性
は小さい。又、他信号とのクロストーク、電源雑音につ
いてもトランジスタＭｌにより節点電位Ｖｌｌは速かに
電源電位に追従するため、誤動作の危険性は極めて小さ
く、又電源電圧の動作マージンも広い。読出し部Ｒに接
地電位への導通経路がある場合、節点１１の電位Ｖｌｌ
は接地電位側に引下げられるが、反転回路Ｉｌｌの論理
しきい値より下ると、節点１２の電位Ｖｘｚは、電源電
位側へ遷移するためトランジスタＭ１は非導通となる。
従って読出し部Ｂに接地電位への導通経路がある場合、
節点１１は放電され、接地電位に向う。
節点１１は放電され、接地電位に向う。
以上説明したように本発明は、プリチャージサンプリン
グ方式で動作する相補型ダイナミック回路において、電
源と第１の節点間に、プリチャージ用トランジスタと同
一導電型でかつ並列に接続された第１のトランジスタと
、上記第１の節点を入力とし、第２の節点を出力端とす
る反転回路を含み、上記第２の節点が上記第１のトラン
ジスタのゲートに接続されていることにより、チャージ
・シェアリング、他信号とのクロストーク、及び電源雑
音等による誤動作の危険性は極めて小さく父、電源電圧
の動作マージンも広（する効果がある。
グ方式で動作する相補型ダイナミック回路において、電
源と第１の節点間に、プリチャージ用トランジスタと同
一導電型でかつ並列に接続された第１のトランジスタと
、上記第１の節点を入力とし、第２の節点を出力端とす
る反転回路を含み、上記第２の節点が上記第１のトラン
ジスタのゲートに接続されていることにより、チャージ
・シェアリング、他信号とのクロストーク、及び電源雑
音等による誤動作の危険性は極めて小さく父、電源電圧
の動作マージンも広（する効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す実画例の動作波形図、第３図は従来の相補型ダ
イナミック回路の一例の回路図、第４図は第３図に示す
相補型ダイナミック回路の動作波形図である。 １１．１２，１３．１４・・・・・・節点、２１，２２
゜２３．２４・・・・・・節点、ＤＩ、Ｄ２．Ｄ３・−
・・・・読出しデータ信号、Ｉ ｔ 、 Ｉ ２１ 、
Ｉｚｚ 、 Ｉｚｓ −−−−−−反転回路、Ｍｌ、
Ｍｚ・・・・−Ｐチャネル型トランジスタ、ＱｘｔＱ２
・・・・・・Ｐチャネル型トランジスタ、Ｑｗｌ、Ｑｗ
ｚ。 Ｑｗｌ・・・・・・伝送ゲート、Ｒ・・・・・・読出し
部、Ｔｐ・−・・−・プリチャージ期間、Ｔｓ・・・・
・・サンプリング期間、Ｗ・・・・−・書込み部、φＰ
・・・・・・プリチャージ制御信号、φ２・・・・・・
φＰの反転信号、φ旧、φＩ・・・・−・読出し制−信
号、φＷｌｒφＷ２＋φｗ３−・・・・・書込み制御信
号。 代理人 弁理士 内 原 音 ゛第３図
図に示す実画例の動作波形図、第３図は従来の相補型ダ
イナミック回路の一例の回路図、第４図は第３図に示す
相補型ダイナミック回路の動作波形図である。 １１．１２，１３．１４・・・・・・節点、２１，２２
゜２３．２４・・・・・・節点、ＤＩ、Ｄ２．Ｄ３・−
・・・・読出しデータ信号、Ｉ ｔ 、 Ｉ ２１ 、
Ｉｚｚ 、 Ｉｚｓ −−−−−−反転回路、Ｍｌ、
Ｍｚ・・・・−Ｐチャネル型トランジスタ、ＱｘｔＱ２
・・・・・・Ｐチャネル型トランジスタ、Ｑｗｌ、Ｑｗ
ｚ。 Ｑｗｌ・・・・・・伝送ゲート、Ｒ・・・・・・読出し
部、Ｔｐ・−・・−・プリチャージ期間、Ｔｓ・・・・
・・サンプリング期間、Ｗ・・・・−・書込み部、φＰ
・・・・・・プリチャージ制御信号、φ２・・・・・・
φＰの反転信号、φ旧、φＩ・・・・−・読出し制−信
号、φＷｌｒφＷ２＋φｗ３−・・・・・書込み制御信
号。 代理人 弁理士 内 原 音 ゛第３図
Claims (1)
- 読出し部と、書込み部と前記読出し部と書込み部とに電
荷を供給するプリチャージ用トランジスタとを有し、プ
リチャージ・サンプリング方式で動作する相補型ダイナ
ミック回路において、前記プリチャージ用トランジスタ
と同一導電型でかつ並列に接続された第１のトランジス
タと、前記第１のトランジスタのドレインに入力端が接
続し、ゲートに出力端が接続する反転回路とを含むこと
を特徴とする相補型ダイナミック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215315A JPS6276321A (ja) | 1985-09-27 | 1985-09-27 | 相補型ダイナミツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215315A JPS6276321A (ja) | 1985-09-27 | 1985-09-27 | 相補型ダイナミツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276321A true JPS6276321A (ja) | 1987-04-08 |
Family
ID=16670276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215315A Pending JPS6276321A (ja) | 1985-09-27 | 1985-09-27 | 相補型ダイナミツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276321A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186425A (ja) * | 1983-04-08 | 1984-10-23 | Seiko Epson Corp | 相補型ｍｏｓワイヤ−ドｏｒ論理回路 |
-
1985
- 1985-09-27 JP JP60215315A patent/JPS6276321A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186425A (ja) * | 1983-04-08 | 1984-10-23 | Seiko Epson Corp | 相補型ｍｏｓワイヤ−ドｏｒ論理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331791B1 (en) | Charge-redistribution low-swing differential logic circuit | |
| US4488066A (en) | Databus coupling arrangement using transistors of complementary conductivity type | |
| US6763406B1 (en) | Noise reduction system and method for reducing switching noise in an interface to a large width bus | |
| CN1023531C (zh) | 差分读出放大器 | |
| US5045728A (en) | Trinary to binary level conversion circuit | |
| US5986473A (en) | Differential, mixed swing, tristate driver circuit for high performance and low power on-chip interconnects | |
| JPH11510944A (ja) | 電荷転送センス増幅器 | |
| EP0219846B1 (en) | Latch circuit tolerant of undefined control signals | |
| JPH0142167B2 (ja) | ||
| US5661417A (en) | Bus system and bus sense amplifier with precharge means | |
| US5506522A (en) | Data input/output line sensing circuit of a semiconductor integrated circuit | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US6184714B1 (en) | Multiple-bit, current mode data bus | |
| US7154300B2 (en) | Encoder and decoder circuits for dynamic bus | |
| US5521536A (en) | Integrated circuit device having different signal transfer circuits for wirings with different lengths | |
| EP0318075B1 (en) | Carry look-ahead circuit for use in adder | |
| JPH022416A (ja) | 分布プリチヤージ・ワイヤｏｒ母線 | |
| EP0060115A2 (en) | Static RAM memory circuit | |
| JPS6276321A (ja) | 相補型ダイナミツク回路 | |
| US6255861B1 (en) | Hybrid low voltage swing sense amplifier | |
| JPH0763138B2 (ja) | 論理デ−タ伝送バスの予負荷回路 | |
| EP0865043A2 (en) | Sense amplifier | |
| JPH0793011B2 (ja) | サイクル・タイムを短縮したクロック動作式増幅器 | |
| EP0352965A2 (en) | Data transmission system | |
| US4931667A (en) | Circuit arrangement for a dual bus line |