JPS6273234A - アクテイブマトリクス液晶駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 本発明は、アクティブマトリクス液晶パネルの各液晶素
子にデータ線から所定の電圧（データ線オン電圧）を印
加する際に９画素Ｉ・ランジスタのドレイン・ソース間
に蓄積された電荷が液晶素子に流れ込むことによる電位
変動をなくすため、液晶素子の共通電極側に各フレーム
周期毎に上記電位変動を打ち消す補正電圧を印加する手
段を有し。

特にその補止電圧を各フレーム周期毎のゲート線オン電
圧とデータ線オン電圧との差に比例するように設定する
ことにより、上記電位変動が効果的に打ち消され、それ
によりアクティブマトリクス液晶パネルの画質及び寿命
を向上させることを可能とするアクティブマトリクス液
晶駆動装置である。

〔産業−にの利用分野〕

本発明は、アクティブマ］・リクス液晶パネルの駆動装
置に係り、特に１画素トランジスタのオン・オフ前後で
の液晶素子における電位変動を補正することのできるア
クティブマトリクス液晶駆動装置に関する。

〔従　来　の　技　術〕

アクティブマトリクス液晶表示装置は、ＣＲＴディスプ
レイ装置などに代わる小型、軽量、低消費電力などの特
徴を持つ新しい表示装置である。

アクティブマトリクス液晶表示装置は、第５図に示すよ
うにデー１線ドライバ１６に接続される複数本のデー１
−線１６と、データ線ドラ・イハ１７に接続される複数
本のデータ線１７の各交点に。

画素Ｉ−ランジスタ１４と液晶素子１５からなる表示素
子を格子状に配置したものである。各表示素子において
、ゲート線１Ｇは画素トランジスタ１４のゲート電極に
接続され、データ線１７は画素Ｉ・ランジスタ１４のド
レイン（又はソース）電極に接続され５間し７くソース
（又は１・ルイン）電極は液晶素子１５に接続される。

そして、各画素トランジスタ１４にはフし・−ム周期（
例えば２０ｍ５ｅｃ）単位で、第６図に示すようなデー
１線電圧ＶＧｉｉ、データ線Ｖｒｌ＋、を印加し、その
結果。

液晶素子１５には同図ＶＳｉｊが加わる。今１時刻ｔＡ
においてゲート線１６に電圧ｖＧＨを有するデー１線オ
ン電圧ＶＧ６゜、データ線１７に電圧ＶＤ、を有するデ
ータ線オン電圧Ｖ　Ｄｏｎを印加する。この結果１画素
トランジスタ１４がオンとなり、その時のデータ線オン
電圧Ｖ　１１゜。が■Ｓ＋として液晶素子１５に印加さ
れる。その後、ゲート線電圧ＶＧ、、とデータ線電圧Ｖ
ｌ）、、をＶＧ。

及びＯに戻しで画素トランジスタ１４をオフにすると、
液晶素子１５においては印加電圧ＶＳ十が保持され、該
電圧の絶対値に応じた明るさの色表示が行われる。次に
２時刻も、になると再び■Ｇｏｎが印加され画素トラン
ジスタ１４がオンになるが、今度はデータ線オン電圧は
ＶＤ−が印加され、該電圧がＶＳ−として液晶素子１５
に印加される。その後１画素トランジスタ１４をオフに
すると、液晶素子１５は印加電圧ＶＳ−を保持し。

該電圧の絶対値に応じた明るさの色表示が行われる。上
記のようにデータ線オン電圧を交流的に変化させて、フ
レーム周期毎に色表示を繰り返す。

この時、交流駆動を行うことにより、各フレーム周期毎
に液晶素子１５の残留電荷がリフレッシュされ、良好な
色表示を行うことができる。

〔発明が解決しようとする問題点〕

上記のようなアクティブマトリクス液晶表示袋置におい
て１画素トランジスタ１４がオンの時に形成されたドレ
イン・ソース間のチャネル（導通部分）と、ゲート電極
との間でゲート絶縁膜をはさんで次式に示すようなゲー
ト容匿Ｃｑを有する膜の比誘電率、　　ｄｄはゲート絶
縁膜の厚さ、　　Ｓ、、。

はゲート電極の面積である。

この時、このコンデンサにはゲート線オン電圧Ｖ　Ｇｏ
、とデータ線オン電圧■Ｄ０゜の電位差に比例した電荷
Ｑが蓄積される。すなわら。

Ｑ＝　（ｖｃａ、−ＶＤ、ｏ）　　・Ｃ，・・・（２１
となる。

次に１画素トランジスタ１４をオフにした時にはドレイ
ン・ソース間のチャネルがなくなるため。

コンデンサも形成できなくなる。このため、蓄積電荷Ｑ
はデータ線１７と液晶素子１５にほぼ半々ずつ流れ込む
。液晶素子１５に流れ込んだ蓄積電荷ｐＱ（ｐ″、０．
５）によって第６図にしめすよう＝６＝ な画素電位変軸ΔＶＳ（又はΔＶＳ’）が生じる。

・　・　・（３） ただし、Ｃは液晶素子１５の画素コンデンサ容量である
。

この電位変動Δ■Ｓはゲート線オン電圧’Ｊ　Ｇ　ｏｌ
。

データ線オン電圧■Ｄ０゜によって変化するため。

液晶素子１５に印加される実効電圧ＶＳ、、も変動する
。すなわち、第６図において１時刻ＬＡの１多ＶＳ、と
してはＶＤ十が１時刻Ｌ８の後ＶＳ−としてはＶｒ）−
が印加されるべきであるが、実際にはＶＳ４−ＶＤ、　
　−ΔＶＳ。

ＶＳ−−Ｖｌｌ　　−Δｖｓ’となってしまう。

これにより、液晶の印加電圧−光透過率の関係よりコン
トラストが変動する。特に中間調表示においてこの影響
で画質が劣化することが考えられる。

また、液晶素子１５は前記のようにフレーム周期でデー
タ線１７への印加電圧Ｖ　Ｄ　＋　Ｊを反転させて交流
駆動を行っている。このとき正・負の印加電圧が異なる
と、そのＤＣ成分によって液晶が劣化する。従って、電
位変動ΔＶＳが画素電位に重畳された場合には液晶の劣
化の点からもこれを補正する必要がある。

この電位変動を抑制する方法として、データ線１７への
印加電圧ＶＤ、、の反転周期と同期させてゲート線電圧
を印加電圧分だけ重畳する方式がある。すなわら、第６
図のように液晶素子１５にＶＤｏ、ｌとして負電圧ＶＩ
）−を印加する期間はＶＧｏ、をＶｌｌ−分だけ低くシ
、前記（３）式のＶＧｏｎ−Ｖ　Ｄ６．の差を少なくす
ることで変動分ΔＶＳ′を減少させることができる。し
かし、この方法においてもΔｖＳは依然残ることになる
という問題点を有していた。さらにΔ■Ｓを補正する方
法として、アクティフ゛ン夜品パネル上にΔＶＳ＋会出
のダミーセルを設け、これを用いて共ｊｆｆｉｆｆ側に
もΔＶＳを重畳して直流残留分を減少させる方法も考え
られているが、ダミーセルのΔ■Ｓをサンプルホールド
するための回路が必要となるという問題点を有していた
。

本発明は上記問題点を除くために、液晶素子の共通電極
側に各フレーム周期毎に異なる補正電圧を重畳し、液晶
素子に印加される直流残留分を減少させて、液晶素子の
寿命を向に及び中間調における画質の向−にを可能とす
るアクティブマトリクス液晶駆動装置を提供することを
目的とする。

〔問題点を解決するための手段〕

本発明は、」上記問題点を解決するために、アクティブ
マトリクス液晶パネルにおいて１画素トランジスタ（９
）をオフする毎に該画素トランジスタ（９）から液晶素
子（１０）に流れ込む電荷による電位変動を打ち消す補
正電圧を前記液晶素子（１０）の駆動のための所定周期
毎に前記液晶素子（１０）の共通電極に印加する補正電
圧発生手段（１〜８）を有する。

〔作　　用〕

上記手段において、所定周期毎に各画素トランジスタ（
９）がオン／オフし、対応する液晶素子＝９− （１０）へのデータ線オン電圧の書き込み／保持が行わ
れるのに同期して、前記画素トランジスタ（９）から前
記液晶素子に流れ込む電荷による電位変動を打ち消す補
正電圧が、補正電圧発生手段（１〜８）から前記液晶素
子（１０）の共通電極に印加される。

この時の補正電圧は、前記所定周期毎のゲート線オン電
圧とデータ線オン電圧との差に正比例してあらかじめ調
整されている。これにより、前記電位変動を効果的に打
ち消すことが可能となる。

〔実　施　例〕

以下１本発明の実施例につき詳細に説明を行う。

（アクティブマトリクス液晶パネルの 基本動作説明（第２図、第３図）） まず１本発明によって動作されるアクティブマトリクス
液晶パネルの基本動作につき説明を行う。

第２図は１本発明によるアクティブマトリクス液晶パネ
ルの構成図である。複数のゲート線及びデータ線のうち
、各ゲート線１１及びデータ線ＩＯ− １２の各交差部分には、同図のように画素トランジスタ
９及び液晶素子１０が配置される。ゲート線】１は２画
素１−ランジスク９のゲート電極に接続され、データ線
１２は１画素トランジスタ９の「レイン（又はソース）
電極に接続され、同じくソース（又はトレイン）電極は
液晶素子１０の第１の電極に接続され、液晶素子１０の
第２の電極は共通電極１３が接続される。

上記構成のアクティブマトリクス液晶パネルにおいて、
第３図に示すように、データ線１２にはＶＤ＋としてＯ
Ｖと５■の２値、ゲート線１１にはＶＧＪとしてフレー
ム周期１６．７ｍ５ｅｃ毎に１５Ｖと−ＩＯＶ、　ＩＯ
Ｖと一１５Ｖの４値の電圧が印加されている。また、共
１ｍ電極１３にはＶ　ｃａｍとして同じ＜　１６．７ｍ
５ｅｃ毎に５−ΔＶＳ　２．　−ΔＶＳ＋の２値が印加
されており、ゲート電圧ＶＧＪがゲート線オン電圧■Ｇ
０゜、すなわち１５■（もしくは１０Ｖ）のとき、言い
換えれば時刻１＋（もしくはｔ３）の時に画素ｌ・ラン
ジスタ９がオン状態となって液晶素子１０にデータ線オ
ン電圧Ｖ　Ｄｏｎ、すなわちＯＶ（もしくは↑５Ｖ）が
印加される。この時。

液晶素子１０に印加される実効重用■、。ば。

Ｖ　Ｄｏｎ　　Ｖｃｏｍで与−えられ３従って、第３図
より。

時刻ｔｌの直後には。

Ｖｉ　ｊ　−ＶＤ。、（ＯＶ）−５−１ΔＶＳ２・・・
（４） となり１時刻ｔ３の直後には。

Ｖ　１４　＝ＶＤｏｎ　（５Ｖ）　’Δ■ＳＩ　・・・
（５）となる。ところが１時刻ｔ２　（もしくはｔ４）
において、ゲート線電圧■ＧＪが、−１０Ｖ（もしくは
−１５■）になった時点で、前記従来の問題点の項の（
３）式で説明したような電位変動ΔＶＳが生ず罵 る。従って１時刻ｔ２においては、（４）式は（３）式
の成分を差し引いて。

・　・　・（６） となり１時刻ｔ４においては、同じり（５）式は。

となる。この時、　（６１，（７１式の右辺第２項の差
が直流残留分となる。

以上の動作において、共通電極Ｖ　ｃｏｎとして。

時刻ｔ２及びｔ４の各々についてΔＶＳ　２゜ΔＶＳ＋
を適切に設定し補正電圧として印加することにより、前
記＋６１．　＋７１式における第２項の成分をＯＶにす
ることが可能となる。

（補正電圧発生回路の構成及び 動作説明（第１図、第４図）） 以下、」−記条件を満たす補正電圧発生回路について説
明を行う。

第１図は２本発明による補正電圧発生回路の構成図であ
る。入力端子４，５．６には各電圧ＶＧ　　　Ｖ　、　
Ｄ＋　　Ｖｆｒａｍｅが入力し、各々、可変抵抗２１．
２２及び抵抗３１を介してオペアンプ１の逆相入力端子
に接続される。また、オペアンプ１の正相入力端子は、
アース８に接続される。

さらに、逆相入力端子とオペアンプ１の出力端子７とは
抵抗３２を介して接続される。そして出力端子７は共通
電極１３（第２図）に接続される。

なお、可変抵抗２１と２２は連動し、同一・抵抗値■８
を有する。さらに、抵抗３１と３２は同一抵抗値Ｒｆを
有する。

Ｉｕ上のような構成において、前記ｆ６１　＋７１式の
電位変動成分が（Ｖ　Ｇｏｎ　　Ｖ　Ｄｏ、、ｌ）に正
比例することに着目し、入力端子４からＶ　Ｇ、、を、
入力端子５からＶ、ｏ−−ＶＤｏｎを入力している。ま
た、第３図のＶ　ｃｏｍの−ΔＶＳ　２．−ΔＶＳ＋以
外の成分を発生するために、入力端子６からＶ　ｆｒａ
ｍｅを入力している。その結果、各電圧は第４図のよう
に与えられる。ここで、第４図は第３図と対応しており
１図中、ｔｌ〜ｔ４は各第３図、第４図で同一である。

さて、第１図より、Ｖｃｏｍは。

となる。

ここで１時刻ｔ２及びｔ４の各々について、前記１６１
．　＋７１式の第２項を０■にすることを考える。

（ｉ）時刻ｔ２において、前記（６）式第２項をＯＶに
する。（６）式より、第２項を０■にするためには。

であればよい。今５時刻ｔ２では、第３図（又は第４図
）より。

Ｖｏ、ｆｆ１−５−ΔＶＳ２ であるから。

ΔＶ　Ｓ　２　＝　５−■ｔｏｍ となる。これに、前記（８）式を代入し。

＋　Ｖ　ｆｒａｍｅ　・・（ｔｏ） となる。１０式を（９）式に代入し１時刻ｔ２の条件と
して、第３図、第４図からＶｆｒａｍｅ−−５゜Ｖ　Ｇ
　ＯＱ　−１５、Ｖ　−ｏ　−Ｖ　Ｄａｏ＝　０を代入
して整び慢を調整することにより、前記（６）式第２項
をＯＶにできる。

（１１）時刻ｔ４乙こおいて、前記（７）第２項をＱＶ
にする。

（７）式より１第２項をＱＶにするためには。

であればよい。今５時刻ｔ４では、第３図（又は第４図
）より。

ＶＣｏｎｚ−一ΔｖＳ１ であるから。

ΔＶ　Ｓ　１−Ｖ　ｃｏｍ −ｌ−Ｖ　ｆｒａｍｅ　−・・（１３）となる。Ｃ１３
）式釈１２）式に代入し２時刻ｔ４の条件として、第３
図、第４図から、　Ｖ　ｆｒｄｍｅ　＝　Ｏ。

ＶＣｏｒ１＝１０．　Ｖ、Ｄ−−５，ＶＤｏｎ＝５を　
代時の条件と同じ結果である。

以上、　　（ｉ）　　（ｉｉ）より、第１図の補正電圧
発生回路において、　（１１）式（（１４）式）を満た
すように。

ｖ８及びＲｆを調整することにより、第２図のアクティ
ブマトリクス液晶パネル駆動時に、前記電位変動のない
駆動を行わせることが可能となる。

すなわち１本発明においては、前記各フレーム周期毎の
電位変動が、該フレーム周期におけるゲート線オン電圧
Ｖ　ｃＯ，と、データ線オン電圧ＶＤａ＾との差に正比
例することに着目し、第１図の補正電圧発生回路におい
て、その成分を打ち消す成分として（Ｖ　Ｇ　ｏ八−Ｖ
　Ｄ６７１　）に正比例する成分を発生し、共通電極に
印加することにより、電位変動を打ち消すものである。

本実施例においては、液晶素子１０への印加電圧Ｖｉ、
として、−５Ｖ又は５Ｖの２値を印加し。

それにより２値表示を行わせるが、中間調表示の場合に
おいても、全く同様に構成することにより。

電位変動を減少させることが可能である。

〔発明の効果〕

本発明によれば、各フレーム周期毎に電位変動成分を打
ち消すことが可能となり、液晶素子に印加される直流残
留分を減少させて、液晶素子の寿−１７＝ 命の向上及び中間調における画質の向上を可能にするこ
とができる。

【図面の簡単な説明】

第１図は２本発明による補正電圧発生回路の構成図。 第２図は、アクティブマトリクス液晶パネルの構成図。 第３図は、アクティブマトリクス液晶パネルの動作タイ
ミングチャート図５ 第４図は、補正電圧発生回路の動作タイミングチャート
。 第５図は、従来のアクティブマトリクス液晶表示装置の
構成図。 第６図は、従来のアクティブマトリクス液晶表示装置の
動作タイミングチャー［・である。 ■・・・オペアンプ。 ２１．２２・・・可変抵抗。 ３１．３２・・・抵抗。 ＶＧ６Ａ・・・ゲート線オン電圧。 ＶＤ　　・・・データ線オン電圧。 ΔＶＳ　Ｉ、ΔＶＳ２・・・補正電圧。 第１図 第２図 アク九７゛マＨソ７スイえ晶バオ１１−力動１下フイミ
ンク”すで−ト第３図 禍゛圧電７圧ノ℃主回跨ガ）ｌ下フイミ〉７゛す？−Ｆ
イ芝来めア７アイフ゛叫ソ７ス咬−品表示ヤ−賀へ暫１
べ菌竺　Ｉ：　　室オ

Claims (2)

【特許請求の範囲】
1. （１）データ線（１２）と液晶素子（１０）の第１の電
   極とを画素トランジスタ（９）のドレイン及びソース電
   極を介して接続し該画素トランジスタ（９）のゲート電
   極にはゲート線（１１）を接続し該ゲート線（１１）に
   所定のゲート線オン電圧を印加して前記画素トランジス
   タ（９）をオンにすることにより前記液晶素子（１０）
   に前記データ線（１２）から所定のデータ線オン電圧を
   書き込み続いて前記画素トランジスタ（９）をオフにす
   ることにより前記液晶素子（１０）に書き込まれたデー
   タ線オン電圧を保持し上記書き込み・保持動作を所定周
   期毎に繰り返すことにより画素表示を行う表示素子を格
   子状に配置したアクティブマトリクス液晶パネルと、前
   記画素トランジスタ（９）をオフする毎に該画素トラン
   ジスタ（９）から前記液晶素子（１０）に流れ込む電荷
   による電位変動を打ち消す補正電圧を前記所定周期毎に
   前記液晶素子（１０）の第２の電極に印加する補正電圧
   発生手段（１〜８）とを有することを特徴とするアクテ
   ィブマトリクス液晶駆動装置。
2. （２）前記補正電圧発生手段（１〜８）により発生され
   る補正電圧は前記所定周期毎の前記ゲート線オン電圧と
   前記データ線オン電圧との差に正比例して設定されるこ
   とを特徴とする特許請求の範囲第１項記載のアクティブ
   マトリクス液晶駆動装置。