KR20190014559A

KR20190014559A - 표시 패널 및 이의 구동 방법

Info

Publication number: KR20190014559A
Application number: KR1020190009633A
Authority: KR
Inventors: 이각석; 정연학
Original assignee: 삼성디스플레이 주식회사
Priority date: 2019-01-25
Filing date: 2019-01-25
Publication date: 2019-02-12
Also published as: KR101996339B1

Abstract

표시 패널은 하이 픽셀 및 로우 픽셀을 포함하는 제1 픽셀을 포함한다. 하이 픽셀은 하이 픽셀 전극, 데이터 전압을 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함한다. 로우 픽셀은 로우 픽셀 전극 및 데이터 전압을 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함한다. 이에 따라, 표시 패널의 표시 품질 및 신뢰성을 향상시킬 수 있다.

Description

표시 패널 및 이의 구동 방법 {DISPLAY PANEL AND METHOD OF DRIVING THE SAME}

본 발명은 표시 패널 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질 및 신뢰성을 향상시키기 위한 표시 패널 및 이의 구동 방법에 관한 것이다.

일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 제1 및 제2 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

수직 배향 모드의 액정 표시 장치에서는 측면 시인성 특성을 향상시키기 위해 상기 표시 패널의 단위 픽셀을 하이 픽셀과 로우 픽셀로 나누어 구동한다.

종래에는 하이 픽셀에는 데이터 전압을 인가하고, 로우 픽셀에는 스토리지 전압을 이용하여 상기 데이터 전압을 감소시켜 상기 표시 패널을 구동하였다. 따라서, 상기 로우 픽셀은 최대 계조 영역을 표시할 수 없어 표시 패널의 투과율이 감소하고 표시 패널의 응답 속도가 감소하는 문제점이 있었다.

또한, 상기 데이터 전압과 상기 스토리지 전압의 차이가 큰 경우, 상기 로우 픽셀의 데이터 전압이 급격히 감소하여 고 계조에서 표시 패널의 투과율이 크게 감소하는 문제점이 있었다.

또한, 상기 표시 패널을 반전 구동하는 경우, 픽셀의 극성에 관계 없이 하나의 상기 스토리지 전압만을 이용하므로 양극성과 음극성에서의 스위칭 소자의 특성 차이로 인해 플리커 및 잔상이 발생하고 스위칭 소자의 신뢰성이 감소하는 문제점이 있었다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 표시 품질 및 신뢰성을 향상시키기 위한 표시 패널을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널을 구동하는 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 하이 픽셀 및 로우 픽셀을 포함하는 제1 픽셀을 포함한다. 상기 하이 픽셀은 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함한다. 상기 로우 픽셀은 로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함한다.

본 발명의 일 실시예에 있어서, 상기 부스팅 전압은 공통 전압에 대하여 상기 데이터 전압과 동일한 극성을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 부스팅 전압은 1 프레임 내에서 일정한 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 부스팅 전압은 중간 계조 보다 크거나 같은 계조에 대응하는 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 부스팅 전압은 최대 계조에 대응하는 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 전압 및 상기 부스팅 전압은 프레임 단위로 반전될 수 있다.

본 발명의 일 실시예에 있어서, 상기 하이 픽셀의 크기는 상기 로우 픽셀의 크기보다 작거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 동일한 게이트 라인에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자의 채널의 길이에 대한 폭의 비율은 상기 제2 스위칭 소자의 채널의 길이에 대한 폭의 비율보다 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 데이터 전압을 제공하는 제1 데이터 라인에 연결되는 소스 전극, 제1 게이트 라인에 연결되는 게이트 전극 및 상기 하이 픽셀 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제2 스위칭 소자는 상기 부스팅 전압을 제공하는 제1 부스팅 라인에 연결되는 소스 전극, 상기 제1 게이트 라인에 연결되는 게이트 전극 및 상기 하이 픽셀 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제3 스위칭 소자는 상기 제1 데이터 라인에 연결되는 소스 전극, 상기 제1 게이트 라인에 연결되는 게이트 전극 및 상기 로우 픽셀 전극에 연결되는 드레인 전극을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 부스팅 라인은 상기 제1 게이트 라인과 평행하게 연장될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 부스팅 라인은 상기 제1 게이트 라인과 동일한 층에 형성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 부스팅 라인은 부스팅 연결 라인을 통해 다른 픽셀의 제1 부스팅 라인과 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 부스팅 연결 라인은 상기 제1 데이터 라인과 평행하게 연장되고, 상기 제1 데이터 라인과 중첩될 수 있다.

본 발명의 일 실시예에 있어서, 상기 부스팅 연결 라인은 상기 하이 픽셀 전극 및 상기 로우 픽셀 전극과 동일한 층에 형성될 수 있다.

본 발명의 일 실시예에 있어서, 하이 픽셀 및 로우 픽셀을 포함하는 제2 픽셀을 더 포함할 수 있다. 상기 하이 픽셀은 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함할 수 있다. 상기 로우 픽셀은 로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함할 수 있다. 상기 제2 픽셀은 상기 제1 픽셀과 제1 방향으로 이웃할 수 있다. 상기 제2 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 반대의 극성을 가질 수 있다. 상기 제2 픽셀의 상기 부스팅 전압은 상기 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 반대의 극성을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 픽셀의 상기 부스팅 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 동일한 절대값을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 픽셀의 상기 부스팅 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 상이한 절대값을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 픽셀의 상기 부스팅 전압은 제1 부스팅 라인을 통해 상기 제1 픽셀에 인가될 수 있다. 상기 제2 픽셀의 상기 부스팅 전압은 제2 부스팅 라인을 통해 상기 제2 픽셀에 인가될 수 있다. 상기 제1 부스팅 라인은 상기 제2 부스팅 라인과 평행하게 연장될 수 있다.

본 발명의 일 실시예에 있어서, 하이 픽셀 및 로우 픽셀을 포함하는 제3 픽셀을 더 포함할 수 있다. 상기 하이 픽셀은 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함할 수 있다. 상기 로우 픽셀은 로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함할 수 있다. 상기 제3 픽셀은 상기 제1 픽셀과 상기 제1 방향과 교차하는 제2 방향으로 이웃할 수 있다. 상기 제3 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 반대의 극성을 가질 수 있다. 상기 제3 픽셀의 상기 부스팅 전압은 상기 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 반대의 극성을 가질 수 있다.

본 발명의 일 실시예에 있어서, 하이 픽셀 및 로우 픽셀을 포함하는 제3 픽셀을 더 포함할 수 있다. 상기 하이 픽셀은 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함할 수 있다. 상기 로우 픽셀은 로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함할 수 있다. 상기 제3 픽셀은 상기 제1 픽셀과 상기 제1 방향과 교차하는 제2 방향으로 이웃할 수 있다. 상기 제3 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 동일한 극성을 가질 수 있다. 상기 제3 픽셀의 상기 부스팅 전압은 상기 제1 픽셀의 상기 부스팅 전압과 동일할 수 있다.

이와 같은 표시 패널 및 이의 구동 방법에 따르면, 하이 픽셀 및 로우 픽셀을 포함하므로 측면 시인성을 향상시킬 수 있다. 또한, 부스팅 전압을 이용하여 상기 하이 픽셀의 전압을 증가시키므로 표시 패널의 투과율 및 응답 속도를 향상시킬 수 있다. 또한, 양극성의 부스팅 전압 및 음극성의 부스팅 전압을 이용하여 상기 하이 픽셀을 증가시키므로 스위칭 소자의 극성에 따른 특성 차이로 인한 플리커 및 잔상을 방지하고, 스위칭 소자의 신뢰성을 향상시킬 수 있다.

결론적으로 상기 표시 패널의 표시 품질 및 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀 구조를 나타내는 회로도이다.
도 3은 도 2의 제1 픽셀의 하이 픽셀을 나타내는 등가 회로도이다.
도 4는 도 1의 타이밍 컨트롤러를 나타내는 블록도이다.
도 5는 데이터 전압에 따라 도 2의 하이 픽셀 및 로우 픽셀에 충전되는 픽셀 전압을 나타내는 그래프이다.
도 6은 데이터 전압에 따라 도 2의 하이 픽셀 및 로우 픽셀에 충전되는 픽셀 전압의 비율을 나타내는 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 픽셀 구조를 나타내는 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 제1 및 제2 기판들 사이에 개재되는 액정층을 포함한다. 상기 액정층은 복수의 액정 분자들을 포함한다. 상기 액정 분자들은 수직 배향될 수 있다.

예를 들어, 상기 액정 분자의 유전율 이방성(Δε)의 절대값은 4.5 이하일 수 있다. 예를 들어, 상기 액정 분자의 탄성 계수(K33)는 12 pN 이상일 수 있다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 픽셀들은 각각 제1 서브 픽셀 및 제2 서브 픽셀을 포함한다. 상기 픽셀의 구성에 대해서는 도 2 및 도 3을 참조하여 상세히 설명한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 데이터 신호(DATA), 제1 부스팅 전압(VB1) 및 제2 부스팅 전압(VB2)을 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)을 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제1 및 제2 부스팅 전압들(VB1, VB2)을 상기 표시 패널(100)에 출력한다.

상기 타이밍 컨트롤러(200)의 구성에 대해서는 도 4를 참조하여 상세히 설명한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)에 집적(integrated)될 수도 있다.

상기 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)에 집적될 수도 있다.

도 2는 도 1의 표시 패널(100)의 픽셀 구조를 나타내는 회로도이다. 도 3은 도 2의 제1 픽셀의 하이 픽셀을 나타내는 등가 회로도이다.

도 2에는 4개의 픽셀들이 도시되었으나, 이는 표시 패널(100)의 일부를 나타내는 것일 뿐, 전체를 나타내는 것은 아니다. 상기 픽셀 구조는 상기 표시 패널(100) 전 표시 영역에 걸쳐 반복될 수 있다.

도 2를 참조하면, 상기 표시 패널(100)은 제1 픽셀(H1, L1), 상기 제1 픽셀(H1, L1)과 상기 제1 방향(D1)으로 이웃한 제2 픽셀(H2, L2), 상기 제1 픽셀(H1, L1)과 상기 제2 방향(D2)으로 이웃한 제3 픽셀(H3, L3), 상기 제3 픽셀(H3, L3)과 상기 제1 방향(D1)으로 이웃한 제4 픽셀(H4, L4)을 포함한다.

각 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함한다. 상기 제1 서브 픽셀은 하이 픽셀(H1, H2, H3, H4)일 수 있다. 상기 제2 서브 픽셀은 로우 픽셀(L1, L2, L3, L4)일 수 있다.

상기 제1 픽셀의 하이 픽셀(H1)은 하이 픽셀 전극(PH1), 제1 스위칭 소자(TFTH11) 및 제2 스위칭 소자(TFTH12)를 포함한다. 상기 제1 스위칭 소자(TFTH11)는 상기 하이 픽셀 전극(PH1)에 데이터 전압을 인가한다. 상기 제2 스위칭 소자(TFTH12)는 상기 하이 픽셀 전극(PH1)에 부스팅 전압을 인가한다. 상기 하이 픽셀 전극(PH1) 및 공통 전극(VCOM) 사이에는 하이 픽셀 액정 캐패시터(CLCH1)가 형성된다.

상기 제1 스위칭 소자(TFTH11)는 상기 데이터 전압을 제공하는 제1 데이터 라인(DL1)에 연결되는 소스 전극, 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH1)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH12)는 상기 부스팅 전압을 제공하는 제1 부스팅 라인(BL1)에 연결되는 소스 전극, 상기 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH1)에 연결되는 드레인 전극을 포함한다.

상기 제1 게이트 라인(GL1) 및 상기 제1 부스팅 라인(BL1)은 서로 평행하게 연장될 수 있다. 상기 제1 게이트 라인(GL1) 및 상기 제1 부스팅 라인(BL1)은 동일한 층에 형성될 수 있다.

상기 제1 픽셀의 로우 픽셀(L1)은 로우 픽셀 전극(PL1) 및 제3 스위칭 소자(TFTL1)를 포함한다. 상기 제3 스위칭 소자(TFTL1)는 상기 로우 픽셀 전극(PL1)에 상기 데이터 전압을 인가한다. 상기 로우 픽셀 전극(PL1) 및 상기 공통 전극(VCOM) 사이에는 로우 픽셀 액정 캐패시터(CLCL1)가 형성된다.

상기 제3 스위칭 소자(TFTL1)는 상기 제1 데이터 라인(DL1)에 연결되는 소스 전극, 상기 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL1)에 연결되는 드레인 전극을 포함한다.

상기 하이 픽셀(H1)의 크기는 상기 로우 픽셀(L1)의 크기보다 작을 수 있다. 즉, 상기 하이 픽셀 전극(PH1)의 크기는 상기 로우 픽셀 전극(PL1)의 크기보다 작을 수 있다. 예를 들어, 상기 하이 픽셀(H1)의 크기 및 상기 로우 픽셀(L1)의 크기의 비율은 1:2일 수 있다.

이와는 달리, 상기 하이 픽셀(H1)의 크기는 상기 로우 픽셀(L1)의 크기와 같을 수 있다. 즉, 상기 하이 픽셀 전극(PH1)의 크기는 상기 로우 픽셀 전극(PL1)의 크기와 같을 수 있다.

상기 부스팅 전압은 공통 전압에 대하여 상기 데이터 전압과 동일한 극성을 갖는다. 상기 부스팅 전압은 1 프레임 내에서 일정한 레벨을 갖는 직류 전압일 수 있다. 상기 표시 패널(100)이 반전 구동되지 않는 경우, 상기 부스팅 전압은 시간에 관계 없이 일정한 레벨을 갖는 직류 전압일 수 있다.

상기 부스팅 전압은 상대적으로 고 계조에 대응하는 레벨을 갖도록 설정될 수 있다. 예를 들어, 상기 부스팅 전압은 최대 계조에 대응하는 레벨을 가질 수 있다.

상기 표시 패널(100)이 반전 구동되는 경우, 상기 데이터 전압 및 상기 부스팅 전압은 프레임 단위로 반전될 수 있다.

도 3을 참조하면, 상기 제1 게이트 라인(GL1)에 게이트 온 신호가 인가되면, 상기 제1 스위칭 소자(TFTH11) 및 상기 제2 스위칭 소자(TFTH12)는 저항으로 기능한다.

상기 제1 데이터 라인(DL1)에 의해 제공되는 데이터 전압(VD)은 상기 제1 스위칭 소자(TFTH11)의 저항(RH) 및 상기 제2 스위칭 소자(TFTH12)의 저항(RB)에 의해 전압 분배되어 상기 하이 픽셀 전극(PH1)에 인가된다.

상기 제1 부스팅 라인(BL1)에 의해 제공되는 부스팅 전압(VB)은 상기 제2 스위칭 소자(TFTH12)의 저항(RB) 및 상기 제1 스위칭 소자(TFTH11)의 저항(RH)에 의해 전압 분배되어 상기 하이 픽셀 전극(PH1)에 인가된다.

상기 하이 픽셀 전극(PH1)에 인가되는 하이 픽셀 전압(VH)은 아래의 수학식 1과 같다.

[수학식 1]

상기 제1 스위칭 소자(TFTH11)의 저항(RH)은 상기 제2 스위칭 소자(TFTH12)의 저항(RB)보다 작을 수 있다. 상기 제1 스위칭 소자(TFTH11)의 채널의 길이에 대한 폭의 비율(W/L비)은 상기 제2 스위칭 소자(TFTH12)의 채널의 길이에 대한 폭의 비율(W/L비)보다 클 수 있다.

상기 하이 픽셀 전극(PH1)에 인가되는 상기 하이 픽셀 전압(VH)은 데이터 전압 성분 및 부스팅 전압 성분의 합으로 결정된다. 상기 하이 픽셀 전극(PH1)에 인가되는 상기 하이 픽셀 전압(VH)은 상기 로우 픽셀 전극(PL1)에 인가되는 로우 픽셀 전압보다 크거나 같다.

예를 들어, RB : RH = 4 : 1이고, VD = 15V, VB = 15V일 때, 상기 하이 픽셀 전압(VH)은 15V이고, 상기 로우 픽셀 전압은 15V이다. 예를 들어, RB : RH = 4 : 1이고, VD = 10V, VB = 15V일 때, 상기 하이 픽셀 전압(VH)은 11V이고, 상기 로우 픽셀 전압은 10V이다. 예를 들어, RB : RH = 4 : 1이고, VD = 5V, VB = 15V일 때, 상기 하이 픽셀 전압(VH)은 7V이고, 상기 로우 픽셀 전압은 5V이다.

상기 표시 패널(100)의 공통 전압(VCOM)이 5V라면, 저 계조에서는 상기 하이 픽셀 전압(VH) 및 상기 로우 픽셀 전압의 차이가 크고, 고 계조에서는 상기 하이 픽셀 전압(VH) 및 상기 로우 픽셀 전압의 차이가 작다.

상기 제2 픽셀의 하이 픽셀(H2)은 하이 픽셀 전극(PH2), 제1 스위칭 소자(TFTH21) 및 제2 스위칭 소자(TFTH22)를 포함한다. 상기 제1 스위칭 소자(TFTH21)는 상기 하이 픽셀 전극(PH2)에 데이터 전압을 인가한다. 상기 제2 스위칭 소자(TFTH22)는 상기 하이 픽셀 전극(PH2)에 부스팅 전압을 인가한다. 상기 하이 픽셀 전극(PH2) 및 상기 공통 전극(VCOM) 사이에는 하이 픽셀 액정 캐패시터(CLCH2)가 형성된다.

상기 제2 픽셀(H2, L2)의 극성은 상기 제1 픽셀(H1, L1)의 극성과 반대일 수 있다. 상기 제2 픽셀(H2, L2)의 상기 데이터 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀(H1, L1)의 상기 데이터 전압과 반대의 극성을 가질 수 있다. 상기 제2 픽셀의 하이 픽셀(H2)의 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 반대의 극성을 가질 수 있다.

상기 제2 픽셀의 하이 픽셀(H2)의 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 동일한 절대값을 가질 수 있다. 예를 들어, 상기 공통 전압(VCOM)이 7.5V이고, 상기 제1 픽셀이 양극성이며, 상기 제1 픽셀의 부스팅 전압이 15V인 경우, 상기 제2 픽셀의 부스팅 전압은 0V일 수 있다.

상기 제2 픽셀의 하이 픽셀(H2)의 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 상이한 절대값을 가질 수 있다. 양극성 픽셀의 부스팅 전압과 음극성 픽셀의 부스팅 전압을 각각 조절하여 극성에 따른 스위칭 소자의 특성에 최적화할 수 있다. 따라서, 표시 패널의 플리커 및 잔상을 방지할 수 있고, 스위칭 소자의 신뢰성을 향상시킬 수 있다.

상기한 바와 같이, 상기 표시 패널(100)이 반전 구동되는 경우, 상기 데이터 전압 및 상기 부스팅 전압은 프레임 단위로 반전될 수 있다. 예를 들어, 제1 프레임 동안에는 상기 제1 픽셀(H1, L1)의 상기 데이터 전압 및 상기 부스팅 전압이 상기 공통 전압(VCOM)에 대해 양극성을 갖고, 상기 제2 픽셀(H2, L2)의 상기 데이터 전압 및 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대해 음극성을 갖는다. 반면, 제2 프레임 동안에는 상기 제1 픽셀(H1, L1)의 상기 데이터 전압 및 상기 부스팅 전압이 상기 공통 전압(VCOM)에 대해 음극성을 갖고, 상기 제2 픽셀(H2, L2)의 상기 데이터 전압 및 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대해 양극성을 갖는다.

상기 제1 스위칭 소자(TFTH21)는 상기 데이터 전압을 제공하는 제2 데이터 라인(DL2)에 연결되는 소스 전극, 상기 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH2)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH22)는 상기 부스팅 전압을 제공하는 제2 부스팅 라인(BL2)에 연결되는 소스 전극, 상기 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH2)에 연결되는 드레인 전극을 포함한다.

상기 제1 게이트 라인(GL1) 및 상기 제2 부스팅 라인(BL2)은 서로 평행하게 연장될 수 있다. 상기 제1 게이트 라인(GL1) 및 상기 제2 부스팅 라인(BL2)은 동일한 층에 형성될 수 있다.

상기 제2 픽셀의 로우 픽셀(L2)은 로우 픽셀 전극(PL2) 및 제3 스위칭 소자(TFTL2)를 포함한다. 상기 제3 스위칭 소자(TFTL2)는 상기 로우 픽셀 전극(PL2)에 상기 데이터 전압을 인가한다. 상기 로우 픽셀 전극(PL2) 및 상기 공통 전극(VCOM) 사이에는 로우 픽셀 액정 캐패시터(CLCL2)가 형성된다.

상기 제3 스위칭 소자(TFTL2)는 상기 제2 데이터 라인(DL2)에 연결되는 소스 전극, 상기 제1 게이트 라인(GL1)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL2)에 연결되는 드레인 전극을 포함한다.

상기 제3 픽셀의 하이 픽셀(H3)은 하이 픽셀 전극(PH3), 제1 스위칭 소자(TFTH31) 및 제2 스위칭 소자(TFTH32)를 포함한다. 상기 제1 스위칭 소자(TFTH31)는 상기 하이 픽셀 전극(PH3)에 데이터 전압을 인가한다. 상기 제2 스위칭 소자(TFTH32)는 상기 하이 픽셀 전극(PH3)에 부스팅 전압을 인가한다. 상기 하이 픽셀 전극(PH3) 및 상기 공통 전극(VCOM) 사이에는 하이 픽셀 액정 캐패시터(CLCH3)가 형성된다.

상기 제3 픽셀(H3, L3)의 극성은 상기 제1 픽셀(H1, L1)의 극성과 반대일 수 있다. 상기 제3 픽셀(H3, L3)의 상기 데이터 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀(H1, L1)의 상기 데이터 전압과 반대의 극성을 가질 수 있다. 상기 제3 픽셀의 하이 픽셀(H3)의 상기 부스팅 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 반대의 극성을 가질 수 있다.

상기 제1 스위칭 소자(TFTH31)는 상기 데이터 전압을 제공하는 제2 데이터 라인(DL2)에 연결되는 소스 전극, 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH3)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH32)는 상기 부스팅 전압을 제공하는 제4 부스팅 라인(BL4)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH3)에 연결되는 드레인 전극을 포함한다.

상기 제2 게이트 라인(GL2) 및 상기 제4 부스팅 라인(BL4)은 서로 평행하게 연장될 수 있다. 상기 제2 게이트 라인(GL2) 및 상기 제4 부스팅 라인(BL4)은 동일한 층에 형성될 수 있다.

상기 제4 부스팅 라인(BL4)은 상기 제2 부스팅 라인(BL2)과 연결될 수 있다. 상기 제4 부스팅 라인(BL4)은 상기 표시 패널(100)의 표시 영역 외부에서 상기 제2 부스팅 라인(BL2)과 연결될 수 있다. 이와는 달리, 상기 제4 부스팅 라인(BL4)은 상기 데이터 라인과 오버랩되는 부스팅 연결 라인(미도시)에 의해 상기 표시 영역 내에서 상기 제2 부스팅 라인(BL2)과 연결될 수 있다. 상기 부스팅 연결 라인은 상기 하이 픽셀 전극 및 상기 로우 픽셀 전극과 동일한 층에 형성될 수 있다. 상기 부스팅 연결 라인의 폭은 상기 데이터 라인의 폭보다 작거나 같을 수 있다.

상기 제3 픽셀의 로우 픽셀(L3)은 로우 픽셀 전극(PL3) 및 제3 스위칭 소자(TFTL3)를 포함한다. 상기 제3 스위칭 소자(TFTL3)는 상기 로우 픽셀 전극(PL3)에 상기 데이터 전압을 인가한다. 상기 로우 픽셀 전극(PL3) 및 상기 공통 전극(VCOM) 사이에는 로우 픽셀 액정 캐패시터(CLCL3)가 형성된다.

상기 제3 스위칭 소자(TFTL3)는 상기 제2 데이터 라인(DL2)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL3)에 연결되는 드레인 전극을 포함한다.

상기 제4 픽셀의 하이 픽셀(H4)은 하이 픽셀 전극(PH4), 제1 스위칭 소자(TFTH41) 및 제2 스위칭 소자(TFTH42)를 포함한다. 상기 제1 스위칭 소자(TFTH41)는 상기 하이 픽셀 전극(PH4)에 데이터 전압을 인가한다. 상기 제2 스위칭 소자(TFTH42)는 상기 하이 픽셀 전극(PH4)에 부스팅 전압을 인가한다. 상기 하이 픽셀 전극(PH4) 및 상기 공통 전극(VCOM) 사이에는 하이 픽셀 액정 캐패시터(CLCH4)가 형성된다.

상기 제4 픽셀(H4, L4)의 극성은 상기 제1 픽셀(H1, L1)의 극성과 같을 수 있다. 상기 제4 픽셀(H4, L4)의 상기 데이터 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀(H1, L1)의 상기 데이터 전압과 같은 극성을 가질 수 있다. 상기 제4 픽셀의 하이 픽셀(H4)의 상기 부스팅 전압은 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 같을 수 있다.

상기 제1 스위칭 소자(TFTH41)는 상기 데이터 전압을 제공하는 제3 데이터 라인(DL3)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH4)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH42)는 상기 부스팅 전압을 제공하는 제3 부스팅 라인(BL3)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH4)에 연결되는 드레인 전극을 포함한다.

상기 제2 게이트 라인(GL2) 및 상기 제3 부스팅 라인(BL3)은 서로 평행하게 연장될 수 있다. 상기 제2 게이트 라인(GL2) 및 상기 제3 부스팅 라인(BL3)은 동일한 층에 형성될 수 있다.

상기 제3 부스팅 라인(BL3)은 상기 제1 부스팅 라인(BL1)과 연결될 수 있다. 상기 제3 부스팅 라인(BL3)은 상기 표시 패널(100)의 표시 영역 외부에서 상기 제1 부스팅 라인(BL1)과 연결될 수 있다. 이와는 달리, 상기 제3 부스팅 라인(BL3)은 상기 데이터 라인과 오버랩되는 부스팅 연결 라인(미도시)에 의해 상기 표시 영역 내에서 상기 제1 부스팅 라인(BL1)과 연결될 수 있다. 상기 부스팅 연결 라인은 상기 하이 픽셀 전극 및 상기 로우 픽셀 전극과 동일한 층에 형성될 수 있다.

상기 제4 픽셀의 로우 픽셀(L4)은 로우 픽셀 전극(PL4) 및 제3 스위칭 소자(TFTL4)를 포함한다. 상기 제3 스위칭 소자(TFTL4)는 상기 로우 픽셀 전극(PL4)에 상기 데이터 전압을 인가한다. 상기 로우 픽셀 전극(PL4) 및 상기 공통 전극(VCOM) 사이에는 로우 픽셀 액정 캐패시터(CLCL4)가 형성된다.

상기 제3 스위칭 소자(TFTL4)는 상기 제3 데이터 라인(DL3)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL4)에 연결되는 드레인 전극을 포함한다.

도 4는 도 1의 타이밍 컨트롤러(200)를 나타내는 블록도이다.

도 4를 참조하면, 상기 타이밍 컨트롤러(200)는 데이터 보정부(210), 신호 생성부(220) 및 부스팅 전압 생성부(230)를 포함한다. 이는 설명의 편의를 위해 논리적으로 구분하였을 뿐, 하드웨어적으로 구분한 것은 아니다.

상기 데이터 보정부(210)는 외부의 장치로부터 상기 입력 영상 데이터(RGB)를 수신한다. 상기 데이터 보정부(210)는 상기 입력 영상 데이터(RGB)를 보정하여 상기 데이터 신호(DATA)를 생성한다.

상기 데이터 보정부는 색 특성 보상부(미도시), 능동 캐패시턴스 보상부(미도시)를 포함할 수 있다.

상기 색 특성 보상부는 상기 입력 영상 데이터(RGB)를 수신하여 색 특성 보상(Adaptive Color Correction, ACC)을 수행한다. 상기 색 특성 보상부는 감마 곡선을 이용하여 입력 영상 데이터(RGB)를 보상할 수 있다.

상기 능동 캐패시턴스 보상부는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, DCC)을 수행할 수 있다.

상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 제3 제어 신호(CONT3)를 생성하여 상기 부스팅 전압 생성부(230)에 출력한다. 상기 제3 제어 신호(CONT3)는 반전 신호를 포함할 수 있다.

상기 부스팅 전압 생성부(230)는 상기 제3 제어 신호(CONT3)를 근거로 상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)을 생성하여 상기 표시 패널(100)에 출력한다.

상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)은 1 프레임 내에서 일정한 레벨을 가질 수 있다. 1 프레임 내에서, 상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2) 중 어느 하나는 공통 전압보다 크고 다른 어느 하나는 공통 전압보다 작다.

상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)은 프레임 단위로 극성이 반전될 수 있다. 상기 제2 부스팅 전압(VB2)은 상기 제1 부스팅 전압(VB1)의 극성을 반전하여 생성할 수 있다.

상기 제1 부스팅 전압(VB1)은 상기 제1 부스팅 라인(BL1), 제3 부스팅 라인(BL3) 등에 인가될 수 있다. 상기 제2 부스팅 전압(VB2)은 상기 제2 부스팅 라인(BL2), 제4 부스팅 라인(BL4) 등에 인가될 수 있다.

도 5는 데이터 전압(VD)에 따라 도 2의 하이 픽셀 및 로우 픽셀에 충전되는 픽셀 전압(VP)을 나타내는 그래프이다. 도 6은 데이터 전압(VD)에 따라 도 2의 하이 픽셀 및 로우 픽셀에 충전되는 픽셀 전압의 비율(VL/VH)을 나타내는 그래프이다.

도 2, 도 3, 도 5 및 도 6을 참조하면, 상기 데이터 전압(VD)은 상기 제3 스위칭 소자(TFTL1-TFTL4)를 통해 상기 로우 픽셀 전극(PL1-PL4)에 인가된다. 상기 로우 픽셀 전극(PL1-PL4)에 인가되는 로우 픽셀 전압(VL)은 상기 데이터 전압(VD)과 실질적으로 동일하다.

상기 데이터 전압(VD)은 상기 제1 스위칭 소자(TFTH11, TFTH21, TFTH31, TFTH41)를 통해 상기 하이 픽셀 전극(PH1-PH4)에 인가된다. 또한, 상기 부스팅 전압(VB)은 상기 제2 스위칭 소자(TFTH12, TFTH22, TFTH32, TFTH42)를 통해 상기 하이 픽셀 전극(PH1-PH4)에 인가된다. 상기 하이 픽셀 전극(PH1-PH4)에 인가되는 하이 픽셀 전압(VH)은 상기 데이터 전압(VD) 성분과 상기 부스팅 전압 성분(VB)의 합으로 결정되고, 상기 데이터 전압(VD) 보다 크거나 같다.

따라서, 상기 하이 픽셀 전압(VH)은 상기 로우 픽셀 전압(VL)보다 크거나 같은 값을 갖는다. 상기 하이 픽셀 전압(VH)에 대한 상기 로우 픽셀 전압(VL)의 비율은 저 계조에서는 낮고, 고 계조에서는 점점 높아진다. 최고 계조에서는 상기 하이 픽셀 전압(VH) 및 상기 로우 픽셀 전압(VL)이 거의 동일하고, 상기 하이 픽셀 전압(VH)에 대한 상기 로우 픽셀 전압(VL)의 비율은 거의 1이다.

저 계조에서는 상기 하이 픽셀 전압(VH)과 상기 로우 픽셀 전압(VL)의 차이가 크므로 측면 시인성을 향상시킬 수 있다. 또한, 고 계조에서는 상기 하이 픽셀 전압(VH) 및 상기 로우 픽셀 전압(VL)이 거의 동일하므로 표시 패널의 투과율을 향상시킬 수 있다.

또한, 부스팅 전압을 이용하여 상기 하이 픽셀의 전압을 증가시키므로 상기 표시 패널(100)의 응답 속도를 향상시킬 수 있다.

도 5의 그래프는 공통 전압(VCOM)을 중심으로 좌우가 대칭인 형상을 갖는다. 양극성의 부스팅 전압 및 음극성의 부스팅 전압을 각각 이용하여 데이터 전압(VD)의 극성에 무관하게 상기 스위칭 소자가 거의 동일한 특성을 갖도록 조절할 수 있다.

따라서, 스위칭 소자의 극성에 따른 특성 차이로 인한 플리커 및 잔상을 방지하고, 스위칭 소자의 신뢰성을 향상시킬 수 있다.

본 실시예에 따르면, 상기 표시 패널(100)의 측면 시인성, 투과율을 향상시키고, 플리커 및 잔상을 방지하여 표시 패널(100)의 표시 품질을 향상시킬 수 있다. 또한, 상기 스위칭 소자의 신뢰성을 향상시켜 상기 표시 패널(100)의 신뢰성을 향상시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 표시 패널의 픽셀 구조를 나타내는 회로도이다.

본 실시예에 따른 표시 장치는 표시 패널의 픽셀 구조를 제외하면 도 1 내지 도 6의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 및 도 7을 참조하면, 상기 표시 장치는 표시 패널(100A), 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

도 7에는 4개의 픽셀들이 도시되었으나, 이는 표시 패널(100A)의 일부를 나타내는 것일 뿐, 전체를 나타내는 것은 아니다. 상기 픽셀 구조는 상기 표시 패널(100A) 전 표시 영역에 걸쳐 반복될 수 있다.

상기 표시 패널(100A)은 제1 픽셀(H1, L1), 상기 제1 픽셀(H1, L1)과 제1 방향(D1)으로 이웃한 제2 픽셀(H2, L2), 상기 제1 픽셀(H1, L1)과 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 이웃한 제3 픽셀(H3, L3), 상기 제3 픽셀(H3, L3)과 상기 제1 방향(D1)으로 이웃한 제4 픽셀(H4, L4)을 포함한다.

상기 하이 픽셀(H1)의 크기는 상기 로우 픽셀(L1)의 크기보다 작을 수 있다. 즉, 상기 하이 픽셀 전극(PH1)의 크기는 상기 로우 픽셀 전극(PL1)의 크기보다 작을 수 있다. 이와는 달리, 상기 하이 픽셀(H1)의 크기는 상기 로우 픽셀(L1)의 크기와 같을 수 있다. 즉, 상기 하이 픽셀 전극(PH1)의 크기는 상기 로우 픽셀 전극(PL1)의 크기와 같을 수 있다.

상기 부스팅 전압은 공통 전압에 대하여 상기 데이터 전압과 동일한 극성을 갖는다. 상기 부스팅 전압은 1 프레임 내에서 일정한 레벨을 갖는 직류 전압일 수 있다. 상기 표시 패널(100A)이 반전 구동되지 않는 경우, 상기 부스팅 전압은 시간에 관계 없이 일정한 레벨을 갖는 직류 전압일 수 있다.

상기 표시 패널(100A)이 반전 구동되는 경우, 상기 데이터 전압 및 상기 부스팅 전압은 프레임 단위로 반전될 수 있다.

상기 제3 픽셀(H3, L3)의 극성은 상기 제1 픽셀(H1, L1)의 극성과 같을 수 있다. 상기 제3 픽셀(H3, L3)의 상기 데이터 전압은 상기 공통 전압(VCOM)에 대하여 상기 제1 픽셀(H1, L1)의 상기 데이터 전압과 같은 극성을 가질 수 있다. 상기 제3 픽셀의 하이 픽셀(H3)의 상기 부스팅 전압은 상기 제1 픽셀의 하이 픽셀(H1)의 상기 부스팅 전압과 같을 수 있다.

상기 제1 스위칭 소자(TFTH31)는 상기 데이터 전압을 제공하는 상기 제1 데이터 라인(DL1)에 연결되는 소스 전극, 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH3)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH32)는 상기 부스팅 전압을 제공하는 제3 부스팅 라인(BL3)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH3)에 연결되는 드레인 전극을 포함한다.

상기 제3 스위칭 소자(TFTL3)는 상기 제1 데이터 라인(DL1)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL3)에 연결되는 드레인 전극을 포함한다.

상기 제4 픽셀(H4, L4)의 극성은 상기 제2 픽셀(H2, L2)의 극성과 같을 수 있다. 상기 제4 픽셀(H4, L4)의 상기 데이터 전압은 상기 공통 전압(VCOM)에 대하여 상기 제2 픽셀(H2, L2)의 상기 데이터 전압과 같은 극성을 가질 수 있다. 상기 제4 픽셀의 하이 픽셀(H4)의 상기 부스팅 전압은 상기 제2 픽셀의 하이 픽셀(H2)의 상기 부스팅 전압과 같을 수 있다.

상기 제1 스위칭 소자(TFTH41)는 상기 데이터 전압을 제공하는 상기 제2 데이터 라인(DL2)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH4)에 연결되는 드레인 전극을 포함한다.

상기 제2 스위칭 소자(TFTH42)는 상기 부스팅 전압을 제공하는 제4 부스팅 라인(BL4)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 하이 픽셀 전극(PH4)에 연결되는 드레인 전극을 포함한다.

상기 제3 스위칭 소자(TFTL4)는 상기 제2 데이터 라인(DL2)에 연결되는 소스 전극, 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극 및 상기 로우 픽셀 전극(PL4)에 연결되는 드레인 전극을 포함한다.

본 실시예에 따르면, 상기 표시 패널(100A)의 측면 시인성, 투과율을 향상시키고, 플리커 및 잔상을 방지하여 표시 패널(100A)의 표시 품질을 향상시킬 수 있다. 또한, 상기 스위칭 소자의 신뢰성을 향상시켜 상기 표시 패널(100A)의 신뢰성을 향상시킬 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

본 실시예에 따른 표시 장치는 타이밍 컨트롤러 및 부스팅 전압 생성부를 제외하면 도 1 내지 도 6의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 8을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 부스팅 전압 생성부(600)를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다. 상기 픽셀들은 각각 제1 서브 픽셀 및 제2 서브 픽셀을 포함한다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 부스팅 전압 생성부(600)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 부스팅 전압 생성부(600)에 출력한다. 상기 제3 제어 신호(CONT3)는 반전 신호를 포함할 수 있다.

상기 부스팅 전압 생성부(600)는 상기 제3 제어 신호(CONT3)를 근거로 상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)을 생성하여 상기 표시 패널(100)에 출력한다.

상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)은 1 프레임 내에서 일정한 레벨을 가질 수 있다. 상기 제1 부스팅 전압(VB1) 및 상기 제2 부스팅 전압(VB2)은 프레임 단위로 극성이 반전될 수 있다. 상기 제2 부스팅 전압(VB2)은 상기 제1 부스팅 전압(VB1)의 극성을 반전하여 생성할 수 있다.

이상에서 설명한 본 발명에 따른 표시 패널 및 이의 구동 방법에 따르면, 표시 패널의 측면 시인성, 투과율을 향상시킬 수 있고, 플리커 및 잔상을 방지할 수 있다. 또한, 스위칭 소자의 신뢰성을 향상시킬 수 있다. 따라서, 표시 패널의 표시 품질 및 신뢰성을 향상시킬 수 있다.

100, 100A: 표시 패널 200, 200A: 타이밍 컨트롤러
210: 데이터 보정부 220: 신호 생성부
230, 600: 부스팅 전압 생성부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부

Claims

하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함하는 하이 픽셀; 및
로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함하는 로우 픽셀을 포함하는 제1 픽셀을 포함하고,
상기 제1 스위칭 소자의 게이트 전극, 상기 제2 스위칭 소자의 게이트 전극 및 상기 제3 스위칭 소자의 게이트 전극은 동일한 게이트 라인에 연결되고,
상기 제1 스위칭 소자의 드레인 전극은 상기 제2 스위칭 소자의 드레인 전극과 직접 연결되는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 부스팅 전압은
공통 전압에 대하여 상기 데이터 전압과 동일한 극성을 갖는 것을 특징으로 하는 표시 패널.
제2항에 있어서, 상기 부스팅 전압은
1 프레임 내에서 일정한 레벨을 갖는 것을 특징으로 하는 표시 패널.
제3항에 있어서, 상기 부스팅 전압은
중간 계조 보다 크거나 같은 계조에 대응하는 레벨을 갖는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 부스팅 전압은
최대 계조에 대응하는 레벨을 갖는 것을 특징으로 하는 표시 패널.
제2항에 있어서, 상기 데이터 전압 및 상기 부스팅 전압은
프레임 단위로 반전되는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 하이 픽셀의 크기는
상기 로우 픽셀의 크기보다 작거나 같은 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는
동일한 게이트 라인에 연결되는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 제1 스위칭 소자의 채널의 길이에 대한 폭의 비율은 상기 제2 스위칭 소자의 채널의 길이에 대한 폭의 비율보다 큰 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 제1 스위칭 소자는 상기 데이터 전압을 제공하는 제1 데이터 라인에 연결되는 소스 전극, 제1 게이트 라인에 연결되는 상기 게이트 전극 및 상기 하이 픽셀 전극에 연결되는 상기 드레인 전극을 포함하고,
상기 제2 스위칭 소자는 상기 부스팅 전압을 제공하는 제1 부스팅 라인에 연결되는 소스 전극, 상기 제1 게이트 라인에 연결되는 상기 게이트 전극 및 상기 하이 픽셀 전극에 연결되는 상기 드레인 전극을 포함하며,
상기 제3 스위칭 소자는 상기 제1 데이터 라인에 연결되는 소스 전극, 상기 제1 게이트 라인에 연결되는 상기 게이트 전극 및 상기 로우 픽셀 전극에 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 표시 패널.
제10항에 있어서, 상기 제1 부스팅 라인은
상기 제1 게이트 라인과 평행하게 연장되는 것을 특징으로 하는 표시 패널.
제10항에 있어서, 상기 제1 부스팅 라인은
상기 제1 게이트 라인과 동일한 층에 형성되는 것을 특징으로 하는 표시 패널.
제10항에 있어서, 상기 제1 부스팅 라인은
부스팅 연결 라인을 통해 다른 픽셀의 제1 부스팅 라인과 연결되는 것을 특징으로 하는 표시 패널.
제13항에 있어서, 상기 부스팅 연결 라인은
상기 제1 데이터 라인과 평행하게 연장되고, 상기 제1 데이터 라인과 중첩되는 것을 특징으로 하는 표시 패널.
제13항에 있어서, 상기 부스팅 연결 라인은
상기 하이 픽셀 전극 및 상기 로우 픽셀 전극과 동일한 층에 형성되는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함하는 하이 픽셀; 및
로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함하는 로우 픽셀을 포함하는 제2 픽셀을 더 포함하고,
상기 제2 픽셀은 상기 제1 픽셀과 제1 방향으로 이웃하며,
상기 제2 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 반대의 극성을 갖고,
상기 제2 픽셀의 상기 부스팅 전압은 상기 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 반대의 극성을 갖는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 상기 제2 픽셀의 상기 부스팅 전압은
공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 동일한 절대값을 갖는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 상기 제2 픽셀의 상기 부스팅 전압은
공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 상이한 절대값을 갖는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 상기 제1 픽셀의 상기 부스팅 전압은 제1 부스팅 라인을 통해 상기 제1 픽셀에 인가되고,
상기 제2 픽셀의 상기 부스팅 전압은 제2 부스팅 라인을 통해 상기 제2 픽셀에 인가되며,
상기 제1 부스팅 라인은 상기 제2 부스팅 라인과 평행하게 연장되는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함하는 하이 픽셀; 및
로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함하는 로우 픽셀을 포함하는 제3 픽셀을 더 포함하고,
상기 제3 픽셀은 상기 제1 픽셀과 상기 제1 방향과 교차하는 제2 방향으로 이웃하며,
상기 제3 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 반대의 극성을 갖고,
상기 제3 픽셀의 상기 부스팅 전압은 상기 공통 전압에 대하여 상기 제1 픽셀의 상기 부스팅 전압과 반대의 극성을 갖는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 하이 픽셀 전극, 데이터 전압을 상기 하이 픽셀 전극에 인가하는 제1 스위칭 소자 및 부스팅 전압을 상기 하이 픽셀 전극에 인가하는 제2 스위칭 소자를 포함하는 하이 픽셀; 및
로우 픽셀 전극 및 상기 데이터 전압을 상기 로우 픽셀 전극에 인가하는 제3 스위칭 소자를 포함하는 로우 픽셀을 포함하는 제3 픽셀을 더 포함하고,
상기 제3 픽셀은 상기 제1 픽셀과 상기 제1 방향과 교차하는 제2 방향으로 이웃하며,
상기 제3 픽셀의 상기 데이터 전압은 공통 전압에 대하여 상기 제1 픽셀의 상기 데이터 전압과 동일한 극성을 갖고,
상기 제3 픽셀의 상기 부스팅 전압은 상기 제1 픽셀의 상기 부스팅 전압과 동일한 것을 특징으로 하는 표시 패널.