JPS6267473A - 電流測定方式 - Google Patents
電流測定方式Info
- Publication number
- JPS6267473A JPS6267473A JP20799785A JP20799785A JPS6267473A JP S6267473 A JPS6267473 A JP S6267473A JP 20799785 A JP20799785 A JP 20799785A JP 20799785 A JP20799785 A JP 20799785A JP S6267473 A JPS6267473 A JP S6267473A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- voltage
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
負荷電圧を０Ｎ１０ＦＦ制御する回路におけるＦＥＴの
ドレイン・ソース間の電流を測定する電流測定方式に関
するものである。
ドレイン・ソース間の電流を測定する電流測定方式に関
するものである。
従来この分野の技術としては、清水和男著、高速スイッ
チングレギュレータ、昭和５２年１０月１０日第１版、
総合電子出版社に記載されたものがあった。第２図は該
従来技術をＦＥＴのドレイン・ソース間電流の測定に用
いた電流測定装置の一構成例である。同図において、１
はＮチャネルのＦＥＴ、２は負荷回路、３は制御パルス
発生回路、４は平滑回路、５はＡ／Ｄ （アナログ・デ
ィジタル）変換器、６はコントローラ、７は抵抗器、８
は前記制御パルス発生回路３から出力されるＰＷＭ制御
（ＦＥＴのソース或いはドレインに接続した負荷回路に
かかる平均電圧をＦＥＴｌ７）ＯＮ状態の時間とＯＦＦ
状態の時間との比によって制御する制御）を行なう制御
パルス、９は前記平滑回路４の平滑出力、１０は前記コ
ントローラ６がＡ／Ｄ変換器５に対してＡ／Ｄ変換の開
始を指示するスタート信号、１１は前記Ａ／Ｄ変換器５
でＡ／Ｄ変換きれたデータをコントローラ６へ転送する
データバスである。
チングレギュレータ、昭和５２年１０月１０日第１版、
総合電子出版社に記載されたものがあった。第２図は該
従来技術をＦＥＴのドレイン・ソース間電流の測定に用
いた電流測定装置の一構成例である。同図において、１
はＮチャネルのＦＥＴ、２は負荷回路、３は制御パルス
発生回路、４は平滑回路、５はＡ／Ｄ （アナログ・デ
ィジタル）変換器、６はコントローラ、７は抵抗器、８
は前記制御パルス発生回路３から出力されるＰＷＭ制御
（ＦＥＴのソース或いはドレインに接続した負荷回路に
かかる平均電圧をＦＥＴｌ７）ＯＮ状態の時間とＯＦＦ
状態の時間との比によって制御する制御）を行なう制御
パルス、９は前記平滑回路４の平滑出力、１０は前記コ
ントローラ６がＡ／Ｄ変換器５に対してＡ／Ｄ変換の開
始を指示するスタート信号、１１は前記Ａ／Ｄ変換器５
でＡ／Ｄ変換きれたデータをコントローラ６へ転送する
データバスである。
上記構成の電流測定装置において、制御パルス発生回路
３が制御パルス８をＦＥＴＩの飽和電圧以上に上昇させ
、ＦＥＴＩをＯＮ状態にするとＦＥＴＩには負荷回路２
を通してドレインを流が流れ、該ドレイン電流に応じた
電位差が抵抗器７の両端に発生する。平滑回路４は該抵
抗器７の両端に発生した１位差を平滑して平滑出力９を
Ａ／Ｄ変換器５に出力する。Ａ／Ｄ変換器５はコントロ
ーラ６の出力するスタート信号１０により、平滑回路４
からの平滑出力９のＡ／Ｄ変換を開始し、変換したデー
タをデータバス１１を通してコントローラ６へ送る。
３が制御パルス８をＦＥＴＩの飽和電圧以上に上昇させ
、ＦＥＴＩをＯＮ状態にするとＦＥＴＩには負荷回路２
を通してドレインを流が流れ、該ドレイン電流に応じた
電位差が抵抗器７の両端に発生する。平滑回路４は該抵
抗器７の両端に発生した１位差を平滑して平滑出力９を
Ａ／Ｄ変換器５に出力する。Ａ／Ｄ変換器５はコントロ
ーラ６の出力するスタート信号１０により、平滑回路４
からの平滑出力９のＡ／Ｄ変換を開始し、変換したデー
タをデータバス１１を通してコントローラ６へ送る。
しかしながら上記構成の従来の電流測定装置では、ＦＥ
ＴＩ及び負荷回路２に流れる電流の制御に直接関与しな
い抵抗器７が必要となり、部品点数が増加すると同時に
同抵抗器７による電力損失が発生するという欠点があっ
た。
ＴＩ及び負荷回路２に流れる電流の制御に直接関与しな
い抵抗器７が必要となり、部品点数が増加すると同時に
同抵抗器７による電力損失が発生するという欠点があっ
た。
本発明は上述の点に鑑みてなされたもので、部品点数が
少なく、且つ電力損失の少ない電流測定方式を提供する
ことにある。
少なく、且つ電力損失の少ない電流測定方式を提供する
ことにある。
上記問題点を解決するため本発明は、ＦＥＴのソース或
いはドレインに接続した負荷に印加される平均電圧を該
ＦＥＴのＯＮ状態の時間とＯＦＦ状態の時間の比によっ
て制御し、該ＦＥＴのドレイン・ソース間に流れる電流
をＡ／Ｄ変換器にてディジタル信号に変換して測定する
ことを必要とする回路において、処理回路の割込み入力
にＦＥＴのゲート・ソース間電圧と同位相の信号を与え
ることにより、該ゲート・ソース間電圧が遮断電圧値か
ら飽和電圧値へ変化する際、処理回路の割込みを起動し
、該割込みにより処理回路に前記Ａ／Ｄ変換器への変換
指示を行なわせるか、或いは処理回路がＡ／Ｄ変換器の
出力データを受けて処理することが可能であることを示
すアベイラブル信号とＦＥＴのゲート・ソース間電圧と
の論理積を取る論理積回路の出力信号で前記Ａ／Ｄ変換
器へのＡ／Ｄ変換指示を行なわせ、Ａ／Ｄ変換器の入力
を該ＦＥＴのドレイン・ソース間電圧とするように構成
し、ＦＥＴのドレイン・ソース間に流れる電流を測定す
るようにした。
いはドレインに接続した負荷に印加される平均電圧を該
ＦＥＴのＯＮ状態の時間とＯＦＦ状態の時間の比によっ
て制御し、該ＦＥＴのドレイン・ソース間に流れる電流
をＡ／Ｄ変換器にてディジタル信号に変換して測定する
ことを必要とする回路において、処理回路の割込み入力
にＦＥＴのゲート・ソース間電圧と同位相の信号を与え
ることにより、該ゲート・ソース間電圧が遮断電圧値か
ら飽和電圧値へ変化する際、処理回路の割込みを起動し
、該割込みにより処理回路に前記Ａ／Ｄ変換器への変換
指示を行なわせるか、或いは処理回路がＡ／Ｄ変換器の
出力データを受けて処理することが可能であることを示
すアベイラブル信号とＦＥＴのゲート・ソース間電圧と
の論理積を取る論理積回路の出力信号で前記Ａ／Ｄ変換
器へのＡ／Ｄ変換指示を行なわせ、Ａ／Ｄ変換器の入力
を該ＦＥＴのドレイン・ソース間電圧とするように構成
し、ＦＥＴのドレイン・ソース間に流れる電流を測定す
るようにした。
上記の如く構成することにより、Ａ／Ｄ変換器の入力を
該ＦＥＴのドレイン・ソース間電圧とするから、上記従
来例のようにＦＥＴＩ及び負荷回路２に流れる電流の制
御に直接関与しない抵抗器７を必要としないので、その
分部品点数が減ると同時に、抵抗器７で消費される電力
損失分を減らすことが可能となる。
該ＦＥＴのドレイン・ソース間電圧とするから、上記従
来例のようにＦＥＴＩ及び負荷回路２に流れる電流の制
御に直接関与しない抵抗器７を必要としないので、その
分部品点数が減ると同時に、抵抗器７で消費される電力
損失分を減らすことが可能となる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明に係る電流測定方式を適用する電流測定
装置の構成を示すブロック図である。同図において、第
２図と同一符号を付した部分は同−又は相当部分を示す
。１２は制御パルス発生回路３からコントローラ６に対
する割込み信号である。制御パルス発生回路３が制御パ
ルス８をＦＥＴ１の飽和電圧以上に上昇させ、ＦＥＴＩ
をＯＮ状態にするとＦＥＴＩには負荷回路２を通してド
レイン電流が流れ、該ドレイン電流に応じた電位差がＦ
ＥＴＩのドレイン・ソース間に発生する。
装置の構成を示すブロック図である。同図において、第
２図と同一符号を付した部分は同−又は相当部分を示す
。１２は制御パルス発生回路３からコントローラ６に対
する割込み信号である。制御パルス発生回路３が制御パ
ルス８をＦＥＴ１の飽和電圧以上に上昇させ、ＦＥＴＩ
をＯＮ状態にするとＦＥＴＩには負荷回路２を通してド
レイン電流が流れ、該ドレイン電流に応じた電位差がＦ
ＥＴＩのドレイン・ソース間に発生する。
同時に制御パルス発生回路３は、コントローラ６に対し
割込み信号１２を出力してコントローラ６の割込みを起
動する。これにより、コントローラ６はＡ／Ｄ変換器５
に対してスタート信号１０を出力し、Ａ／Ｄ変換を開始
させる。Ａ／Ｄ変換器５は、ＦＥＴ１のドレイン・ソー
ス間の電位差を読み取りＡ／Ｄ変換した後、データバス
１１によりコントローラ６へ転送する。ＦＥＴＩがＯＮ
状態では、ドレイン・ソース間は抵抗体とみなせる性質
があり、該抵抗体の抵抗値はある温度範囲において個々
にバラツキ、温度によって誤差が含むがそれらは既知で
あるから、これを利用すればドレイン・ソース間の電位
差からドレイン電流を測定することができる。
割込み信号１２を出力してコントローラ６の割込みを起
動する。これにより、コントローラ６はＡ／Ｄ変換器５
に対してスタート信号１０を出力し、Ａ／Ｄ変換を開始
させる。Ａ／Ｄ変換器５は、ＦＥＴ１のドレイン・ソー
ス間の電位差を読み取りＡ／Ｄ変換した後、データバス
１１によりコントローラ６へ転送する。ＦＥＴＩがＯＮ
状態では、ドレイン・ソース間は抵抗体とみなせる性質
があり、該抵抗体の抵抗値はある温度範囲において個々
にバラツキ、温度によって誤差が含むがそれらは既知で
あるから、これを利用すればドレイン・ソース間の電位
差からドレイン電流を測定することができる。
第３図は、本発明に係る電流測定方式を適用する他の電
流測定装置の構成を示すブロック図である。同図におい
て、第１図と同一符号を付した部分は同−又は相当部分
を示す。１４はコントローラ６がデータバス１１からの
データ入力を受けて処理することが可能であることを示
すアベイラブル信号、１３は割込み信号１２とアベイラ
ブル信号１４との論理積をとるアンドゲート、１５は該
アンドゲート１３からＡ／Ｄ変換器５に出力きれるＡ／
Ｄ変換の開始を指示するスタートパルスである。上記構
成の電流測定装置において、制御パルス発生回路３が制
御パルス８をＦＥＴＩの飽和電圧以上に上昇させ、ＦＥ
ＴＩをＯＮ状態にするとＦＥＴＩには負荷回路２を通し
てドレイン電流が流れ、該ドレイン電流に応じた電位差
がＦＥＴ１のドレイン・ソース間に発生する。同時に制
御パルス発生回路３はアンドゲート１３に対し、割込み
信号１２を出力する。コントローラ６は、データバス１
１からデータフェッチが可能であればアベイラブル信号
１４をアンドゲート１３へ出力する。アンドゲート１３
は、割込み信号１２及びアベイラブル信号１４によりス
タートパルス１５をＡ／Ｄ変換器５に出力し、Ａ／Ｄ変
換を開始させる。Ａ／Ｄ変換器５はＦＥＴＩのドレイン
・ソース間の電位差を読み取りＡ／Ｄ変換した後、デー
タバス１１によりコントローラ６へ転送する。
流測定装置の構成を示すブロック図である。同図におい
て、第１図と同一符号を付した部分は同−又は相当部分
を示す。１４はコントローラ６がデータバス１１からの
データ入力を受けて処理することが可能であることを示
すアベイラブル信号、１３は割込み信号１２とアベイラ
ブル信号１４との論理積をとるアンドゲート、１５は該
アンドゲート１３からＡ／Ｄ変換器５に出力きれるＡ／
Ｄ変換の開始を指示するスタートパルスである。上記構
成の電流測定装置において、制御パルス発生回路３が制
御パルス８をＦＥＴＩの飽和電圧以上に上昇させ、ＦＥ
ＴＩをＯＮ状態にするとＦＥＴＩには負荷回路２を通し
てドレイン電流が流れ、該ドレイン電流に応じた電位差
がＦＥＴ１のドレイン・ソース間に発生する。同時に制
御パルス発生回路３はアンドゲート１３に対し、割込み
信号１２を出力する。コントローラ６は、データバス１
１からデータフェッチが可能であればアベイラブル信号
１４をアンドゲート１３へ出力する。アンドゲート１３
は、割込み信号１２及びアベイラブル信号１４によりス
タートパルス１５をＡ／Ｄ変換器５に出力し、Ａ／Ｄ変
換を開始させる。Ａ／Ｄ変換器５はＦＥＴＩのドレイン
・ソース間の電位差を読み取りＡ／Ｄ変換した後、デー
タバス１１によりコントローラ６へ転送する。
これにより、ドレイン・ソース間の電位差からドレイン
電流を測定することができる。
電流を測定することができる。
〔発明の効果〕
以上説明したように本発明によれば、Ａ／Ｄ変換器の入
力を該ＦＥＴのドレイン・ソース間電圧とするから、上
記従来例のようにＦＥＴ及び負荷回路に流れる電流の制
御に直接関与しない抵抗器を必要としないので、その分
部品点数が減ると同時に、該抵抗器で消費きれる電力損
失を減らすことができるという優れた効果が得られる。
力を該ＦＥＴのドレイン・ソース間電圧とするから、上
記従来例のようにＦＥＴ及び負荷回路に流れる電流の制
御に直接関与しない抵抗器を必要としないので、その分
部品点数が減ると同時に、該抵抗器で消費きれる電力損
失を減らすことができるという優れた効果が得られる。
第１図は本発明に係る電流測定方式を適用する電流測定
装置の構成を示すブロック図、第２図は従来の電流測定
装置の構成を示すブロック図、第３図は本発明に係る電
流測定方式を適用する他の電流測定装置の構成を示すブ
ロック図である。 図中、１・・・・ＦＥＴ、２・・・・負荷回路、３・・
・・制御パルス発生回路、５・・・・Ａ／Ｄ変換器、６
・・・・コントローラ、８・・・・制御パルス、１０・
・・・スタート信号、１１・・・・データバス、１２・
・・・割込み信号、１３・・・アンドゲート、１４・・
・・アベイラブル信号、１５・・・・スタートパルス。
装置の構成を示すブロック図、第２図は従来の電流測定
装置の構成を示すブロック図、第３図は本発明に係る電
流測定方式を適用する他の電流測定装置の構成を示すブ
ロック図である。 図中、１・・・・ＦＥＴ、２・・・・負荷回路、３・・
・・制御パルス発生回路、５・・・・Ａ／Ｄ変換器、６
・・・・コントローラ、８・・・・制御パルス、１０・
・・・スタート信号、１１・・・・データバス、１２・
・・・割込み信号、１３・・・アンドゲート、１４・・
・・アベイラブル信号、１５・・・・スタートパルス。
Claims (3)
- （１）ＦＥＴのゲート・ソース間電圧を飽和電圧以上に
し該ＦＥＴのドレイン・ソース間をＯＮ状態にする動作
と、遮断電圧以下にし該ＦＥＴのドレイン・ソース間を
ＯＦＦ状態にする動作とを交互に繰り返し、該ＦＥＴの
ソース或いはドレインに接続した負荷に印加される平均
電圧を該ＦＥＴのＯＮ状態の時間とＯＦＦ状態の時間の
比によって制御し、該ＦＥＴのドレイン・ソース間に流
れる電流をＡ／Ｄ変換器にてディジタル信号に変換して
測定することを必要とする回路において、前記Ａ／Ｄ変
換器に対して前記ＦＥＴのゲート・ソース間電圧の遮断
電圧から飽和電圧への変化に同期して変換指示を行なう
手段と、該Ａ／Ｄ変換器の出力データを受けて処理する
処理回路を有し、該Ａ／Ｄ変換器の入力を該ＦＥＴのド
レイン・ソース間電圧とすることによって前記ＦＥＴの
ドレイン・ソース間に流れる電流を測定することを特徴
とする電流測定方式。 - （２）前記ＦＥＴのゲート・ソース間電圧の遮断電圧か
ら飽和電圧への変化に同期して変換指示を行なう手段と
して、前記処理回路を使用し該処理回路の割込み入力に
前記ＦＥＴのゲート・ソース間電圧と同位相の信号を与
えることにより、該ゲート・ソース間電圧が遮断電圧値
から飽和電圧値へ変化する際、該処理回路の割込みを起
動し該割込みにより前記処理回路に前記Ａ／Ｄ変換器へ
の変換指示を行なわせることを特徴とする特許請求の範
囲第（１）項記載の電流測定方式。 - （３）前記ＦＥＴゲート・ソース間電圧の遮断電圧から
飽和電圧への変化に同期して変換指示を行なう手段とし
て、前記処理回路がＡ／Ｄ変換器の出力データを受けて
処理することが可能であることを示すアベイラブル信号
と前記ＦＥＴのゲート・ソース間電圧との論理積をとる
論理積回路を用いることを特徴とする特許請求の範囲第
（１）項記載の電流測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20799785A JPS6267473A (ja) | 1985-09-20 | 1985-09-20 | 電流測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20799785A JPS6267473A (ja) | 1985-09-20 | 1985-09-20 | 電流測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267473A true JPS6267473A (ja) | 1987-03-27 |
Family
ID=16548965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20799785A Pending JPS6267473A (ja) | 1985-09-20 | 1985-09-20 | 電流測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0672827A1 (de) * | 1994-03-18 | 1995-09-20 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Überwachung der Zündeinrichtung einer Brennkraftmaschine |
-
1985
- 1985-09-20 JP JP20799785A patent/JPS6267473A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0672827A1 (de) * | 1994-03-18 | 1995-09-20 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Überwachung der Zündeinrichtung einer Brennkraftmaschine |
| US5631564A (en) * | 1994-03-18 | 1997-05-20 | Siemens Aktiengesellschaft | Method and apparatus for monitoring the ignition device of an internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6267473A (ja) | 電流測定方式 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JP3011965B2 (ja) | パルス幅変調回路の故障診断装置 | |
| KR920700419A (ko) | 제어장치 | |
| JP2509889B2 (ja) | 保護継電装置 | |
| JP2002199742A (ja) | Ｐｗｍ電流制御型誘導負荷ドライバおよびその負荷電流検出方法 | |
| JP2836382B2 (ja) | 直流電源 | |
| JPH0866079A (ja) | ３相交流電動機の駆動方法及び装置 | |
| JPH06309047A (ja) | 太陽電池電源 | |
| JPH0619323Y2 (ja) | 定電流電源回路 | |
| JPS6323586A (ja) | 誘導電動機の速度制御装置 | |
| JPH0419680Y2 (ja) | ||
| JP2710792B2 (ja) | デイジタル移相器 | |
| JPH0349417A (ja) | 半導体集積回路 | |
| JPS62264725A (ja) | デイジタル・アナログ変換装置 | |
| JPH028927A (ja) | アナログ入出力装置 | |
| JP2002044982A (ja) | 電動機制御装置 | |
| JPS62230354A (ja) | 交流電源制御装置 | |
| JPH0371225B2 (ja) | ||
| JPS60207455A (ja) | 電力変換装置 | |
| JPH0510029B2 (ja) | ||
| JPH04188931A (ja) | ラインドライバ回路 | |
| JPH04265445A (ja) | Ａ／ｄ変換値補正方法 | |
| JPH01110057A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH03164086A (ja) | モータ制御装置 |