JPS6266649A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6266649A
JPS6266649A JP60207195A JP20719585A JPS6266649A JP S6266649 A JPS6266649 A JP S6266649A JP 60207195 A JP60207195 A JP 60207195A JP 20719585 A JP20719585 A JP 20719585A JP S6266649 A JPS6266649 A JP S6266649A
Authority
JP
Japan
Prior art keywords
frame
lead
semiconductor device
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60207195A
Other languages
English (en)
Inventor
Shinji Takei
武井 信二
Masatake Nanbu
正剛 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60207195A priority Critical patent/JPS6266649A/ja
Publication of JPS6266649A publication Critical patent/JPS6266649A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プラスチック製中空パフケージに半導体素子
を収納した半導体装置の製造方法に関するものである。
(従来の技術) 半導体素子を気密封止する中空パッケージとしてセラミ
ック製、プラスチック製11種々のものがある。セラミ
ック製のパッケージは、外部からの水分や汚染物質の浸
入がなく、信頼性が高いが、製造に手数を要するために
高価である。そこで、材料が安価で大量生産に適するプ
ラスチック製のパッケージが多く用いられるようになっ
てきた。
従来、このような分野の技術としては、特開昭59−1
29445号公報に記載されるものがあった。以下、そ
の構成を図を用いて説明する。
第2図は従来の方法により製造された半導体装置の縦断
面図である。
この半導体装置は、リードフレーム1の素子搭載部1a
及びリード部1bと、素子搭載部1d及びリード部1b
とを固定するための熱可塑性樹脂からなるパッケージ本
体2と、パッケージ本体2の中空部(キャビティ)3内
に収納され素子搭載部la上に固着(グイポンディング
)された半導体素子4と、半導体素子4とリード部lb
間を接続するワイヤ5と、パッケージ本体2の上部に固
着された熱可塑性樹脂からなる蓋体6とで構成されてい
る。
この種の半導体装置の製造方法を第3図および第4図の
製造工程図を参照しつつ説明する。
先ず、第3図に示すように、上部金型7とゲート部8a
を有する下部金型8とでリードフレームlを挟み、溶融
した熱可塑性樹脂をゲート部8aから注入し、リードフ
レームlの上下に一体的にパッケージ本体2をモールド
成形する。
次に、パッケージ本体2を金型7,8から取出し、第4
図に示すように、パッケージ本体2内の素子搭載部la
上に半導体素子4を固着し、その半導体素子4とリード
部5とをワイヤ5で接続する。その後、パッケージ本体
2上に蓋体6を載置し、これをヒータ等で加熱しておき
、超音波−ホーン等で蓋体6にa音波振動を与える。す
ると、蓋体6とパッケージ本体2上部との接合面が激し
くぶつかり合い1発生する熱でその結合面が溶融して両
者が溶着し、第2図のような半導体装置が得られる。
この種の製造方法では、蓋体6の固定のために接着剤を
用いていないので、蓋体6の固定作業が簡単かつ迅速に
行える。さらに、超音波溶着の際に、予めパッケージ本
体2及び蓋体6を加熱して軟化させた後、超音波振動を
芋えるため、その振動がパッケージ本体2及び蓋体6の
塑性変形により吸収される。そのため、収納された半導
体素子4や、ワイーヤ5に損傷を与えることがなくなり
、信頼性の高い半導体装置が得られる。
(発明が解決しようとする問題点) しかしながら、上記の製造方法では次のような問題点が
あった。
パッケージ本体2をモールド成形する際、素子搭載部1
aは下部金型8で直接支持されていないため、第3図に
示すように、樹脂注入時の圧力により上部金型7と素子
搭載部1aとの間にすき間が生じ、そこに樹脂が入り込
む、樹脂が入り込むと、第4図に示すように、素子搭載
部la上にバリ12が形成され、そのバリ12のために
半導体素子4の固1     着が困難になる。そのた
め、バー月2を除去する工、:     程が必要とな
り、製造工程が煩雑になるという問題点があった。同様
に、リード部1bの内方端部上′:     にバリが
発生するおそれもあり、ワイヤ接続作業′1 1     の困難性と、そのパリ取り工程が必要にな
るとい□ 1     う問題点があった。
′1 :     本発明は、前記従来技術が持っていた問題
点と□ :     して、パッケージ本体のモールド成形時に
おける□ ″素子搭載部やリード部とのパリの発生の点についニ ー    て解決した半導体装置の製造方法を提供する
ものである。
′     (問題点を解決するための手段)□ □     本発明は、前記問題点を解決するために、
リーへ 、     ドフレームをプラスチック製の中空パッケ
ージで:□     固定し、そのパッケージ内に半導
体素子を収納し□     た半導体装置の製造方法に
おいて、リードフレームの上下からモールド金型を当て
がい、そのリードフレームにおけるリード部の上下に熱
可塑性樹脂からなる枠体を成形し、熱可塑性樹脂からな
る下部蓋体を前記リードフレームおよび枠体の下部に当
てがってその下部蓋体と枠体とを溶着する。
次いでリードフレームにおける素子搭載部とに半導体素
子を固着すると共に、その半導体素子を前記リード部と
を接続し、その後、熱可塑性樹脂からなる上部蓋体を前
記枠体上部に溶着して前記半導体素子を封止するように
したものである。
(作 用) 本発明によれば、以上のように半導体装置の製造方法を
構成したので、枠体形成時において、モールド成形部分
のリードフレームが1下金型によって挾持されるため、
樹脂注入圧力によってリードフレーム上面とL部会型下
面との間にすき間が生じない、それによって素子it部
やリード部上のパリの発生が阻止されるのである。した
がって、前記問題点を除去できるのである。
(実施例) 第1図は本発明の第1の実施例により製造された半導体
装置の縦断面図である。
この半導体装置は、リードフレーム10の素子搭載部1
0a及びその周囲に配設された複数本のリード部10b
と、リード部10bを固定するためにその上下に形成さ
れた枠体11と、枠体11の下部に溶着されリード部1
0a及び素子搭載部10bの下面を支持する下部蓋体1
2と、枠体11の上部に形成されたキャビティ13内に
収納された素子搭載部10a上に固着された゛ト導体素
子14と、半導体素子14の電極とリード部tabの内
方端部との間に接続されたAn等のワイヤ15と、枠体
11の上部に溶着された上部蓋体16とで構成されてい
る。
ここで、枠体11、下部着体12及び上部蓋体16は、
ポリフェニレンサルファイド等の熱可塑性樹脂で作られ
ている。
次に、このような半導体装置の製造方法を第5図〜第9
図の製造工程図を参照しつつ説明する。
(1)第1工程 第5図に示すように、L部金型20及び下部金型21を
用意する。L部金型20にはその下面に角形の溝20a
が形成され、さらにその溝20aの底面に、凸部20b
が全周に亘って形成されている。同様に、下部金型21
には、その上面に角形の溝21aが形成され、さらにそ
の溝21aの底面に凸部21bが全周に亘って形成され
ると共に、ゲート部21cが形成されている。
上部金型20と下部金型21との間にリードフレー1・
lOをセットし、そのE部金型20及び下部金型21と
で上下方向からリードフレーム10を締め付ける。する
と、」二部金型20の下面と下部金型21の1−面とが
、リードフレーム10のモールド成形以外の部分に圧接
される0次いで、溶融した熱可塑性樹脂をゲート部21
cから注入すると、その樹脂が金型20,21の溝20
a、21a内と複数本のリード部10a間の隙間内とに
充填される。
(2)第2工程 金型20.21内の樹脂が硬化した後、リードフレーム
lOを金型20,21から取出す。すると、第6図(1
)の縦断面図および第6図(2)の乎面図で示されるよ
うに、リード部10bの上下に枠体11が形成されると
共に、複数本のリード部tab間に樹脂部材が充填成形
される。さらに、枠体11の上面および下面にはその全
周に亘って凹部11aが形成される。
ここで、枠体11の形成時、リードフレーム10が上部
金型20及び下部金型21で上下から押圧されるため、
素子搭載部10a h面及びリード部10bの内方端部
上面には注入樹脂が入り込まず、それによって従来のよ
うなパリも発生しない、なお、リード部tabの内方端
部間に流れ込んだ樹脂により、リード部10bの内方端
部表面に厚さ5ル以下のフラッシャが形成される。これ
は界面活性剤を含む液体ホーニング等で簡単に除去でき
る。
(3)第3工程 第7図に示すように、枠体11の下部に嵌合する形状に
下部蓋体12を予め熱可塑性樹脂で作っておく、その際
、下部蓋体12の上面性縁部附近にその全周に亘って凸
部!2aも形成しておく。
下部蓋体12を、その凸部12aが枠体11の凹部11
aに入るようにその枠体11の下部に嵌合し、その凸部
12a及び凹部11a附近を超音波や、加熱等により溶
着させる。すると、下部着体12はその−L面でリード
フレームlOの下面を支持するような形で枠体11の下
部に固着される。
(4)第4工程 第8図に示すように、素子搭載部10b上に半導体素子
14を固着し、その半導体素子14とリード部10aの
内方端部とをワイヤ15で接続する。
(5)第5工程 fJS9図に示すように、枠体11の−L部とほぼ同じ
大きさを有する角形の上部蓋体IBを予め熱可塑性樹脂
で作っておく、その際、上部蓋体lBの下面外縁部附近
にその全周に亘って凸部16aも形成しておく。
N2等の雰囲気中において、−L部首体16を、その凸
部16aが枠体11の凹部11aに入るようにその枠体
11の上面に載置し、その凸部16a及び凹部11a附
近を超音波や、加熱等により溶着させる。
すると、上部蓋体16は枠体11の上部に固着され、そ
れによってキャビティ13内が気密封止される。
その後、枠体11から外方へ突出するリード部10bを
、リードフレームlO自体から切り離し、メッキ処理や
、リード折曲げ加工等の処理を施せば、第1図のような
半導体装置が得られる。
この実施例では、枠体11の形成時に素子搭載部10a
の上面や、リード部10bの内方端部上面にパリが発生
しないため、半導体素子14の固着作業や、ワイヤ15
の接続作業(ワイヤポンディング)が簡単、かつ的確に
行えるという利点を有する。
第10図は本発明の第2の実施例を示すリードフレーム
lO及び枠体11の部分平面図である。
前記第1実施例の第2工程において、リード部10bの
内方端部上面にフラッシュが発生するが、これを防止す
るには次のようにすればよい。
枠体11の内側に位置する複数本のリード部10bにそ
れらを相互に連結するタイバ一部10cを予め設けてお
けば、金型20,21への樹脂注入時に、その樹脂がタ
イバ一部11cで阻止されるため、フラッシュの発生を
簡単に防止できる。その際。
リード部10bの外側にもタイバ一部lidを設けてお
けば、外方向へ樹脂の多量の漏れ出しを防止できる。そ
して、枠体11の形成後、リード部fob間のタイバ一
部10c、10dを切断すればよい。
第11図は本発明の第3の実施例を示す半導体装置の縦
断面図である。
急激な温度変化によりキャビティ13内の空気が膨張し
て樹脂部分にクラック′が入る可能性のある場合は、前
記第1実施例の第3工程において下部蓋体12の下面に
ベント孔1jbを設けておけば、クラックを防止できる
なお、一本発明は図示の実施例に限定されず種々の変形
が可能である0例えば、リードフレーム10、枠体11
. a体12.18の形状は任意のものでよい、また、
枠体11の凹部11aや、蓋体12,1Bの凸部12a
、leaは、それらの形状を逆にしたり、他の形状にし
たり、あるいはそれらを設けなくともよい、さらにまた
、上記実施例の第11図以外の方法によれば、従来のも
のと比較して封止性もよく、耐湿性も向上するが、さら
に耐湿性を良くするために、l:記実施例のキャビティ
13内にシリコーンレジン等を注入してもよい。
(発明の効果) 以上詳細に説明したように、本発明によれば。
リードフレームの上下からモールド金型を当てがって枠
体を形成するようにしたので、リードフレームへのモー
ルド時に生じる素子搭載部およびリード部上のパリの発
生を簡易的確に防止でき、これによって半導体装置の製
造効率を著しく向1させることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例により作られた半導体装
置の縦断面図、第2図は従来の製造方法により作られた
半導体装置の縦断面図、第3図および第4図は第2図の
製造工程図、第5図、第6図(1)、(2)、第7図、
第8図および第9図は本発明の第1の実施例を示す第1
〜第5の製造工程図、第1O図は本発明の第2の実施例
を示すり−ドフレームおよび枠体の部分平面図、第11
図は本発明の第3の実施例を示す半導体装置の縦断面図
である。 10・・・・・・リードフレーム、loa・・・・・・
素子搭載部、10b−・・・・・リード部、10c、1
0d・・・・・・タイバ一部。 11・・・・・・枠体、lla・・・・・・凹部、12
・・・・・・下部蓋体。 12a・・・・・・凸部、12b・・・・・・ベント孔
、13・・・・・・キャビティ、14・・・・・・半導
体素子、15・・・・・・ワイヤ、16・・・・・・上
部蓋体、lea・・・・・・凸部、 20・・・・・・
上部金型、21・・・・・・下部金型。 出願人代理人   柿  本  恭  成第2図の製造
工程図 第4図 第1図の第1製遷工程図 第5園 第6図(1) 第1図の第2製造工程図 第6図(2) 第1図の第3製遷工程図 第7図 第1図の第4製造工程図 第8図

Claims (1)

  1. 【特許請求の範囲】 素子搭載部および複数本のリード部を具えたリードフレ
    ームの上下からモールド金型を当てがい、該リード部の
    上下に熱可塑性樹脂からなる枠体を形成する工程と、 熱可塑性樹脂からなる下部蓋体を前記リードフレームお
    よび枠体の下部に当てがい、該下部蓋体を該枠体に溶着
    する工程と、 前記素子搭載部上に半導体素子を装着する工程と、 熱可塑性樹脂からなる上部蓋体を前記枠体の上側に溶着
    して前記半導体素子を封止する工程とを有することを特
    徴とする半導体装置の製造方法。
JP60207195A 1985-09-19 1985-09-19 半導体装置の製造方法 Pending JPS6266649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60207195A JPS6266649A (ja) 1985-09-19 1985-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60207195A JPS6266649A (ja) 1985-09-19 1985-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6266649A true JPS6266649A (ja) 1987-03-26

Family

ID=16535814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60207195A Pending JPS6266649A (ja) 1985-09-19 1985-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6266649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484772A2 (en) * 1990-11-08 1992-05-13 National Semiconductor Corporation Semiconductor package and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484772A2 (en) * 1990-11-08 1992-05-13 National Semiconductor Corporation Semiconductor package and method of fabrication

Similar Documents

Publication Publication Date Title
US5350713A (en) Design and sealing method for semiconductor packages
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US4305897A (en) Packaging process for semiconductors
US4751611A (en) Semiconductor package structure
WO2005024933A1 (ja) 半導体装置の製造方法
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
JPS6266649A (ja) 半導体装置の製造方法
JP3813680B2 (ja) 半導体装置の製造方法
JP2621232B2 (ja) 電子部品のケース収容方法とそれに使用するケース
JP2020009976A (ja) 樹脂封止金型および半導体装置の製造方法
JPH10209192A (ja) 中空型半導体パッケージ成形方法
JPS59118426A (ja) プラスチツク体の接合方法
JPH10209194A (ja) 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置
JPH01123447A (ja) 樹脂封止型電子部品の製造方法
JPS6197955A (ja) リ−ドフレ−ム
JP2601033B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH02137237A (ja) 電子部品の樹脂封止法
JPS63131552A (ja) 半導体装置の製造方法
JPS5978537A (ja) 樹脂封止型半導体装置の製造方法
JPS62144348A (ja) 半導体装置の製造方法
JP2627812B2 (ja) 電子部品の製造方法
JPS58185B2 (ja) 半導体類のパッケ−ジ成形方法
JPS58212152A (ja) ガラス封止半導体装置の製造方法
JPH0445563A (ja) 半導体装置の製造方法
JP2001196401A (ja) 半導体装置の樹脂パッケージ形成方法