JPS626661B2 - - Google Patents

Info

Publication number
JPS626661B2
JPS626661B2 JP53000553A JP55378A JPS626661B2 JP S626661 B2 JPS626661 B2 JP S626661B2 JP 53000553 A JP53000553 A JP 53000553A JP 55378 A JP55378 A JP 55378A JP S626661 B2 JPS626661 B2 JP S626661B2
Authority
JP
Japan
Prior art keywords
electrode pad
misfet
protective
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53000553A
Other languages
Japanese (ja)
Other versions
JPS5494284A (en
Inventor
Hiroyuki Yoshimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP55378A priority Critical patent/JPS5494284A/en
Publication of JPS5494284A publication Critical patent/JPS5494284A/en
Publication of JPS626661B2 publication Critical patent/JPS626661B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はMIS型(絶縁ゲート型)半導体装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an MIS type (insulated gate type) semiconductor device.

MIS型半導体装置においては、MISFETの微細
加工化に伴なつてゲート絶縁膜厚をより薄くする
傾向がある。そのため、外部接触によるわずかの
電流によりゲート絶縁膜が極めて静電破壊しやす
くなり、装置全体を使用不能とすることになりそ
れについての対策が必要となる。
In MIS type semiconductor devices, there is a tendency to make the gate insulating film thinner as the MISFET becomes finer. Therefore, the gate insulating film is extremely susceptible to electrostatic breakdown due to a small amount of current caused by external contact, making the entire device unusable, and countermeasures must be taken to prevent this.

従来においてはその対策の一つとして、第1図
aに示すように、保護用MISFETMGを設け、入
力ピンに異常に高い電圧が加わつた場合にその保
護用MISFETMGがオンするようにし、それによ
つて被保護MISFETMDのゲートの電位の異常上
昇を阻止するという手段が講じられていた。この
保護用MISFETMGについて具体的に説明する
と、このMGは第1図bに示すように電極(アル
ミニウム)パツド1の一部2を延設した部分に設
けられ、この延設部(アルミニウム)そのものが
Gのゲートを成すようにされている。この延設
部3と、MGのドレイン領域4とはコンタクト部
5を介して接続され、そのドレイン領域4が被保
護MISFETMDの近辺まで延設され、その端部が
Dのゲート電極に接続されている。同図cはMG
の断面図である。このMGはゲート絶縁膜として
多層配線の層間絶縁用のPSG膜8及びシリコン酸
化膜10が用いられている。その結果しきい値電
圧は30ボルト程度の保護用MISFETにふさわし
い値になる。また、この素子の製造のために特別
のプロセスを要することなく、通常のシリコンゲ
ートMISICの製造プロセスにより製造することが
できる。
Conventionally, as one of the countermeasures, as shown in Figure 1a, a protective MISFETM G is provided, and when an abnormally high voltage is applied to the input pin, the protective MISFETM G is turned on. Therefore, measures have been taken to prevent an abnormal rise in the potential of the gate of the protected MISFETM D. To explain this protective MISFETM G in detail, as shown in Fig. 1b, this M G is provided in a portion where a part 2 of the electrode (aluminum) pad 1 is extended, and this extended portion (aluminum) is It is designed to form the gate of MG . This extension part 3 and the drain region 4 of M G are connected via a contact part 5, and the drain region 4 is extended to the vicinity of the protected MISFETM D , and its end is connected to the gate electrode of M D. It is connected. Figure c is M G
FIG. This M G uses a PSG film 8 and a silicon oxide film 10 for interlayer insulation of multilayer wiring as a gate insulating film. As a result, the threshold voltage becomes a value suitable for a protection MISFET of about 30 volts. Furthermore, this element does not require any special process and can be manufactured using a normal silicon gate MISIC manufacturing process.

ところで、MIS型半導体装置の微細加工化に伴
つて、ソース、ドレインを成す不純物拡散層のサ
イズが小さくなり、深さが浅くなり、さらにはソ
ース・ドレイン間の間隔(チヤンネル長)が狭く
なることから、この保護回路を集中定数回路とし
て把握できなくなり、入力ピン1に異常に高い電
圧の雑音が入つた場合に、その入力ライン全体が
同時にレベルがアツプするのではなく、まず入力
ピンに近い部分においてのみレベルアツプし、他
の部分はレベルアツプせず、その後、徐々にレベ
ルアツプする部分が入力ピン1から遠い部分に拡
がつてゆくという現象がおきる。すなわち、この
保護回路はその実質が同図dに示すように分布定
数回路となり、雑音発生の瞬間においては入力ピ
ン1に近い部分でのみソース・ドレイン間に電位
差が生じ、かつ該部に雑音により発生した電界が
集中するという現象が生じた。したがつて、この
ような保護回路を設けても入力パツドに近い部分
aにおいてドレイン接合破壊が生じるということ
が少なくなかつた。
By the way, with the miniaturization of MIS semiconductor devices, the size and depth of the impurity diffusion layers that form the source and drain become smaller, and the distance between the source and drain (channel length) becomes narrower. Therefore, it is no longer possible to understand this protection circuit as a lumped constant circuit, and when abnormally high voltage noise enters input pin 1, the level of the entire input line does not rise at the same time, but the level of the part near the input pin increases first. A phenomenon occurs in which the level increases only in the input pin 1, the level does not increase in other parts, and then the level gradually increases in the part far from the input pin 1. In other words, this protection circuit is essentially a distributed constant circuit as shown in Figure d, and at the moment of noise generation, a potential difference occurs between the source and drain only in the portion near input pin 1, and the potential difference occurs in that portion due to the noise. A phenomenon occurred in which the generated electric field was concentrated. Therefore, even if such a protection circuit is provided, drain junction breakdown often occurs in the portion a near the input pad.

本発明はこのような問題を解決すべくなされた
もので、その一つの実施態様は、入力信号が印加
される電極パツドに接続されたゲート電極をもつ
保護用MISFETを有し、この保護用MISFETの
ドレイン領域の上記電極パツドに近い側の端部と
上記ゲート電極とがコンタクト部を介して接続さ
れ、上記ドレイン領域における上記電極パツドか
ら遠い側の端部と被保護MISFETのゲート電極
とが接続されてなるMIS型半導体装置において、
上記ドレイン層を、そのチヤンネル側側面とそれ
と反対側側面との間の間隔が上記電極パツドに近
い側において大きく、その上記電極パツドに近い
側から離れるにしたがつて上記間隔が小さくなる
部分を有するように形成してあることを特徴とす
るものである。
The present invention has been made to solve such problems, and one embodiment thereof includes a protective MISFET having a gate electrode connected to an electrode pad to which an input signal is applied. An end of the drain region closer to the electrode pad is connected to the gate electrode via a contact portion, and an end of the drain region farther from the electrode pad is connected to the gate electrode of the protected MISFET. In MIS type semiconductor devices,
The drain layer has a portion where the distance between the side surface on the channel side and the side surface opposite thereto is larger on the side closer to the electrode pad, and becomes smaller as the distance from the side closer to the electrode pad increases. It is characterized by being formed as follows.

本発明の他の実施態様は、入力信号が印加され
る電極パツドに接続されたゲート電極をもつ保護
用MISFETを有し、この保護用MISFETのドレ
イン領域の上記電極パツドに近い側の端部と上記
ゲート電極とがコンタクト部を介して接続され、
上記ドレイン領域における上記電極パツドから遠
い側の端部と被保護MISFETのゲート電極とが
接続されてなるMIS型半導体装置において、チヤ
ンネル長(ドレイン・ソース間の長さ)が上記電
極パツドに近い側において長く、その上記電極パ
ツドに近い側から離れるにしたがつて短かくなる
部分を有することを特徴とするものである。
Another embodiment of the invention includes a protection MISFET having a gate electrode connected to an electrode pad to which an input signal is applied, and an end of the drain region of the protection MISFET near the electrode pad. The gate electrode is connected via a contact portion,
In an MIS type semiconductor device in which the end of the drain region on the side far from the electrode pad is connected to the gate electrode of the protected MISFET, the channel length (drain-source length) is on the side near the electrode pad. It is characterized by having a portion that is long and becomes shorter as it goes away from the side closer to the electrode pad.

本発明の他の実施態様は、入力信号が印加され
る電極パツドと接続されたゲート電極をもつ保護
用MISFETを有し、この保護用MISFETのドレ
イン領域の電極パツドに近い側の端部とゲート電
極とがコンタクト部を介して接続され、ドレイン
領域における電極パツドから遠い側の端部と被保
護MISFETのゲート電極とが接続されてなるMIS
半導体装置において、ドレイン領域とオーバーラ
ツプする部分のゲート電極の幅を電極パツドに近
い側から離れるにつれて大きくすることを特徴と
するものである。
Another embodiment of the invention includes a protection MISFET having a gate electrode connected to an electrode pad to which an input signal is applied, and an end of the drain region of the protection MISFET near the electrode pad and the gate. An MIS in which the electrode is connected via a contact part, and the end of the drain region far from the electrode pad is connected to the gate electrode of the protected MISFET.
The semiconductor device is characterized in that the width of the gate electrode in the portion that overlaps with the drain region increases as it moves away from the side closer to the electrode pad.

以下本発明を実施例により説明する。 The present invention will be explained below with reference to Examples.

第2図は本発明の一実施例を示すレイアウト図
である。
FIG. 2 is a layout diagram showing an embodiment of the present invention.

このMIS型半導体装置は、保護用MISFETMG
におけるドレイン層4のチヤンネル側側面と、そ
れと反対側側面との間の間隔(以後ドレイン層の
幅と称す)dが、電極パツド1の一部2と近い側
において広く、それから離れるにしたがつて狭く
なるようにされている。
This MIS type semiconductor device is a protective MISFETM G
The distance d between the side surface on the channel side of the drain layer 4 and the side surface on the opposite side thereof (hereinafter referred to as the width of the drain layer) is wider on the side closer to the part 2 of the electrode pad 1, and becomes wider as the distance from the side becomes larger. It is made to be narrower.

すなわち、保護用MISFETのドレイン層の幅
dを均一にするのではなく、電極の一部側におけ
る幅daを従来のドレイン層の幅よりも広くし、
その反対側になるにしたがつてその幅dが狭くな
るようにする。すなわち、中間部bにおけるドレ
イン層4の幅dbをdaより狭くし、さらに電極の
一部側の反対側cにおけるドレイン層4の幅dc
をdbより狭くしてなる。
In other words, instead of making the width d of the drain layer of the protective MISFET uniform, the width d a on a part of the electrode is made wider than the width of the conventional drain layer.
The width d should become narrower toward the opposite side. That is, the width d b of the drain layer 4 at the intermediate portion b is made narrower than d a , and the width d c of the drain layer 4 at the side c opposite to the part of the electrode is made narrower than d a.
becomes narrower than d b .

このようにすれば、異常に高い電圧の雑音が入
力パツド1と半導体基板との間に加わつた場合に
最も電界集中の加わりやすい部分であるドレイン
層4の電極パツドの一部側aの幅daが広いこと
に基づきその部分の抵抗が小さくなる。したがつ
て、保護用MISFETMGの入力側に存在する分布
定数回路の入力に近い側における分布抵抗r′が小
さいことになり、雑音電圧の進行が速くなり、局
部に電界が集中することが阻止される。その結
果、電極の一部側で接合が破壊するのを防止する
ことができるのである。そして、この
MISFETMGのドレイン層4の幅を、電極の一部
側からその反対側にゆくにしたがつて狭くなるよ
うにすることにより、ドレインの接合容量がいた
ずらに大きくなることも防止されるので、分布定
数回路の分布容量c′も小さくなり、雑音電圧の進
行が遅くなることが防止され、電界集中をより有
効に防止することができることになる。なお、こ
のようなドレインでは、電極の一部側から離れる
につれ、抵抗が大きくなるが、電極の一部側の抵
抗が小さければ本発明による効果を完全に得るこ
とができ、電極の一部側と反対側における抵抗が
多少大きくてもこのことは問題にならず、かえつ
て、抵抗値の大きさが電極の一部から離れるにつ
れ大きくなるようにすることは電界をチヤンネル
全体にわたつてより均一に加わるようにすること
になり好しい。
In this way, when abnormally high voltage noise is applied between the input pad 1 and the semiconductor substrate, the width d of the part side a of the electrode pad of the drain layer 4, which is the part where electric field concentration is most likely to be applied, can be reduced. Since a is wide, the resistance of that part becomes smaller. Therefore, the distributed resistance r' on the side near the input of the distributed constant circuit on the input side of the protective MISFETM G is small, which speeds up the progression of the noise voltage and prevents the electric field from concentrating locally. be done. As a result, it is possible to prevent the bond from breaking on one side of the electrode. And this
By making the width of the drain layer 4 of MISFETM G narrower from one side of the electrode to the other side, it is possible to prevent the drain junction capacitance from becoming unnecessarily large. The distributed capacitance c' of the constant circuit is also reduced, preventing the noise voltage from slowing down and preventing electric field concentration more effectively. Note that in such a drain, the resistance increases as the distance from a part of the electrode increases; however, if the resistance of the part of the electrode is small, the effect of the present invention can be fully obtained; This is not a problem if the resistance on the opposite side is slightly larger; on the contrary, making the resistance larger as you move away from one part of the electrode makes the electric field more uniform across the channel. It is preferable to join the group.

第3図は本発明の他の実施例を示すものであ
る。
FIG. 3 shows another embodiment of the invention.

このMIS型半導体装置は、保護用MISFETMG
のソース・ドレイン間の間隔(チヤンネル長L)
が、電極パツドの一部側aにおいて広く、その反
対側になるにしたがつて狭くなるようにされ、ド
レイン層4の幅dについては均一にされている。
This MIS type semiconductor device is a protective MISFETM G
Distance between source and drain (channel length L)
is wide on one side a of the electrode pad and narrows toward the opposite side, and the width d of the drain layer 4 is made uniform.

すなわち、保護用MISFETのチヤンネル長L
を均一にするのではなく、電極パツドの一部側a
においては従来のチヤンネル長よりも長く、その
反対側になるにしたがつてチヤンネル長が短かく
なるようにする。このようにすることにより、電
極パツド1と半導体基板との間に異常に高い電圧
の雑音が加わり、電極の一部側aにおけるソー
ス・ドレイン間の電界が高くなつたとしても、そ
の部分はチヤンネル長が長くしてあるので、その
各部分における電位傾度はあまり高くならない。
そして、電界が低く加わる部分ほどチヤンネル長
Lが短かくなるようにすることにより、電位傾度
がどの部分においても概ね均一になるようにされ
る。したがつて保護用MISFETMGがターンオン
状態になるとき電流が局部に集中することが阻止
され、保護用MISFETMGの破壊を防止すること
ができる。また、ドレイン層の幅dは従来と同じ
ように最小限の幅でかつ均一にするので、接合面
積を増加させることすなわち、分布定数回路にお
ける分布容量を増大させることが制約することが
でき、それによつて雑音電圧の進行速度の低下が
防止できる。そして、これも電界集中を防止する
ことの一要因となる。
In other words, the channel length L of the protective MISFET
Rather than making it uniform, some side a of the electrode pad
The channel length is longer than the conventional channel length, and becomes shorter toward the opposite side. By doing this, even if abnormally high voltage noise is added between the electrode pad 1 and the semiconductor substrate and the electric field between the source and drain becomes high on a part of the electrode side a, that part will remain in the channel. Since the length is long, the potential gradient at each part does not become very high.
Then, by making the channel length L shorter in a portion where a lower electric field is applied, the potential gradient is made generally uniform in all portions. Therefore, when the protective MISFETM G is turned on, current is prevented from concentrating locally, and destruction of the protective MISFETM G can be prevented. In addition, since the width d of the drain layer is made minimum and uniform as in the conventional case, increasing the junction area, that is, increasing the distributed capacitance in the distributed constant circuit, can be restricted. Therefore, it is possible to prevent the noise voltage from decreasing in speed. This also becomes a factor in preventing electric field concentration.

第4図は本発明のさらに他の実施例を示すもの
である。
FIG. 4 shows still another embodiment of the present invention.

この実施例は、チヤンネル長が均一ではなく、
電極の一部側aにおけるチヤンネル長Laが中間
部bにおけるチヤンネル長Lbよりも長く形成さ
れている点で第3図に示す実施例と差異はない
が、中間部bにおけるチヤンネル長Lbと、電極
の一部の反対側cにおけるチヤンネル長Lcとが
同じ長さになつている点で第3図に示す実施例と
相違する。
In this embodiment, the channel length is not uniform;
There is no difference from the embodiment shown in FIG. 3 in that the channel length L a at the part side a of the electrode is longer than the channel length L b at the middle part b, but the channel length L b at the middle part b is the same as the embodiment shown in FIG. This embodiment differs from the embodiment shown in FIG. 3 in that the channel length L c on the opposite side c of the part of the electrode is the same length.

チヤンネル長Lを特に長くする必要のある箇所
は電極に近い部分であるので、必ずしもチヤンネ
ルの幅方向全体a〜b〜cにわたつてチヤンネル
長が漸次短かくなるような形状にする必要はな
く、この実施例のように電極に近い一部分のみに
おいてチヤンネル長が漸次短かくなるようにし、
その他の部分におけるチヤンネル長が均一になる
ようにしても本発明特有の効果を得ることができ
る。
Since the part where the channel length L needs to be particularly long is the part close to the electrode, it is not necessarily necessary to form a shape in which the channel length gradually becomes shorter over the entire width direction a to b to c of the channel. As in this embodiment, the channel length is gradually shortened only in a portion close to the electrode,
Even if the channel length in other parts is made uniform, the effects unique to the present invention can be obtained.

第5図、第6図に示す実施例は、ソース6のチ
ヤンネル側側面に傾斜を設けることによりチヤン
ネル長が電極側からその反対側に進むにつれて短
かくなる部分を有するようにしたものであり、こ
のような態様によつても第3図、第4図に示す実
施例と同様に電位傾度が異常に高くなる部分が電
極に近い側において生じるのを防止することがで
き、電流の局部集中に基づく破壊を防止すること
ができるのである。
In the embodiments shown in FIGS. 5 and 6, the side surface of the source 6 on the channel side is sloped so that the channel length becomes shorter as it progresses from the electrode side to the opposite side. With this embodiment, as in the embodiments shown in FIGS. 3 and 4, it is possible to prevent a portion where the potential gradient is abnormally high from occurring on the side near the electrode, and to prevent local concentration of current. Therefore, it is possible to prevent damage caused by

本発明はゲート保護回路を有するMIS型半導体
装置一般に適用することができる。
The present invention can be applied to general MIS type semiconductor devices having gate protection circuits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a〜dは従来例に関するもので、aは保
護回路を示す回路図、bは保護用MISFET部分
におけるレイアウト図、cは保護MISFETの構
造を示す断面図、dは保護回路の入力側を示す分
布定数回路図である。第2図乃至第6図は本発明
の各実施例を示すレイアウト図である。 1…電極パツド、2…電極パツドの一部(延設
口)、3…アルミニウムゲート電極、4…ドレイ
ン、5…コンタクト部、6…ソース、7…SiO2
膜、8…PSG膜、9…p型半導体基板、10…
SiO2膜。
Figures 1 a to d relate to conventional examples, where a is a circuit diagram showing the protection circuit, b is a layout diagram of the protection MISFET section, c is a cross-sectional view showing the structure of the protection MISFET, and d is the input side of the protection circuit. FIG. 2 to 6 are layout diagrams showing each embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Electrode pad, 2... Part of electrode pad (extension opening), 3... Aluminum gate electrode, 4... Drain, 5... Contact part, 6... Source, 7... SiO 2
Film, 8...PSG film, 9...p-type semiconductor substrate, 10...
SiO2 film.

Claims (1)

【特許請求の範囲】 1 半導体基板上に形成され入力信号が印加され
る電極パツドと、上記電極パツドを介して上記入
力信号が供給される被保護用MISFETと、その
ドレイン領域がコンタクト部を介して上記電極パ
ツドに結合され上記電極パツドに加わる異常電圧
から上記被保護用MISFETを保護するように上
記異常電圧に対してオンする保護用MISFETと
を備えてなり、上記保護用MISFETは、そのド
レイン領域の幅が上記電極パツドに近い側におい
て広くされ、上記電極パツドから離れた側におい
て狭くされてなることを特徴とするMIS型半導体
装置。 2 半導体基板上に形成され入力信号が印加され
る電極パツドと、上記電極パツドを介して上記入
力信号が供給される被保護用MISFETと、その
ドレイン領域がコンタクト部を介して上記電極パ
ツドに結合され上記電極パツドに加わる異常電圧
から上記保護用MISFETを保護するように上記
異常電圧に対してオンする保護用MISFETとを
備えてなり、上記保護用MISFETは、そのチヤ
ンネル領域の幅が上記電極パツドに近い側におい
て長くされ上記電極パツドから遠い側において短
くされていることを特徴とするMIS型半導体装
置。
[Scope of Claims] 1. An electrode pad formed on a semiconductor substrate to which an input signal is applied, a protected MISFET to which the input signal is supplied via the electrode pad, and a drain region thereof connected via a contact portion. and a protective MISFET that is coupled to the electrode pad and turns on in response to the abnormal voltage so as to protect the protected MISFET from the abnormal voltage applied to the electrode pad, and the protective MISFET is connected to the drain of the protective MISFET. 1. A MIS type semiconductor device characterized in that the width of the region is widened on the side close to the electrode pad and narrowed on the side remote from the electrode pad. 2. An electrode pad formed on a semiconductor substrate to which an input signal is applied, a protected MISFET to which the input signal is supplied via the electrode pad, and a drain region thereof coupled to the electrode pad via a contact portion. and a protective MISFET that turns on in response to the abnormal voltage so as to protect the protective MISFET from the abnormal voltage applied to the electrode pad, and the protective MISFET has a channel region whose width is equal to that of the electrode pad. An MIS type semiconductor device characterized in that the side closer to the electrode pad is longer and the side farther from the electrode pad is shorter.
JP55378A 1978-01-09 1978-01-09 Mis semiconductor Granted JPS5494284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55378A JPS5494284A (en) 1978-01-09 1978-01-09 Mis semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55378A JPS5494284A (en) 1978-01-09 1978-01-09 Mis semiconductor

Publications (2)

Publication Number Publication Date
JPS5494284A JPS5494284A (en) 1979-07-25
JPS626661B2 true JPS626661B2 (en) 1987-02-12

Family

ID=11476906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55378A Granted JPS5494284A (en) 1978-01-09 1978-01-09 Mis semiconductor

Country Status (1)

Country Link
JP (1) JPS5494284A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0495260U (en) * 1990-12-27 1992-08-18

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115344A (en) * 1984-11-09 1986-06-02 Mitsubishi Electric Corp Protective circuit for input
JPS61292352A (en) * 1985-06-20 1986-12-23 Sanyo Electric Co Ltd Input protecting circuit
JPS61292351A (en) * 1985-06-20 1986-12-23 Sanyo Electric Co Ltd Input protecting circuit
JPS6276676A (en) * 1985-09-30 1987-04-08 Toshiba Corp Mos type semiconductor integrated circuit device
JP4676116B2 (en) * 2000-11-01 2011-04-27 セイコーインスツル株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0495260U (en) * 1990-12-27 1992-08-18

Also Published As

Publication number Publication date
JPS5494284A (en) 1979-07-25

Similar Documents

Publication Publication Date Title
US4288829A (en) Protective circuit on insulating substrate for protecting MOS integrated circuit
JPH07202126A (en) Semiconductor device
JPH0151070B2 (en)
JP2009049331A (en) Semiconductor device
EP0253105B1 (en) Integrated circuit with improved protective device
JP3169844B2 (en) Semiconductor device
JP3450909B2 (en) Semiconductor device
JPS626661B2 (en)
JPH1032309A (en) Protective circuit and semiconductor element circuit on insulator
KR100206675B1 (en) Semiconductor integrated circuit device
JP4995364B2 (en) Semiconductor integrated circuit device
US4922316A (en) Infant protection device
US5712492A (en) Transistor for checking radiation-hardened transistor
JP2611639B2 (en) Semiconductor device
JP2003017694A (en) Semiconductor device
JPH0456469B2 (en)
US5105256A (en) Semiconductor device having improved element arrangement strong against external surge voltage
US5432369A (en) Input/output protection circuit
JPH0468576A (en) Semiconductor device
JPH0567777A (en) Semiconductor device having gate protecting element
KR100241539B1 (en) Method for forming gate electrode of semiconductor device
JP2549679B2 (en) Pad structure of semiconductor device
JPH0374870A (en) Semiconductor device
JPS58182271A (en) Semiconductor device
JPH0831948A (en) Semiconductor integrated circuit device