JPH0567777A - Semiconductor device having gate protecting element - Google Patents
Semiconductor device having gate protecting elementInfo
- Publication number
- JPH0567777A JPH0567777A JP3252786A JP25278691A JPH0567777A JP H0567777 A JPH0567777 A JP H0567777A JP 3252786 A JP3252786 A JP 3252786A JP 25278691 A JP25278691 A JP 25278691A JP H0567777 A JPH0567777 A JP H0567777A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- gate
- mos
- transistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＯＳ型トランジスタ
素子と、該ＭＯＳ型トランジスタ素子に接続されたゲー
ト保護素子とから成る半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a MOS type transistor element and a gate protection element connected to the MOS type transistor element.
【０００２】[0002]
【従来の技術】ＰＮ接合ダイオードを半導体装置のＭＯ
Ｓ型トランジスタ素子のゲートの静電破壊防止のために
用いることは公知である。また、ＰＮ接合ダイオードを
半導体装置の製造工程に応用することが、例えば、特公
平２−３７１０５号公報から知られている。この公報に
は、ＰＮ接合ダイオードがＭＯＳ型トランジスタ素子の
ゲート電極の保護素子として働き、ドライエッチング工
程等において基板とウエハ上面の対抗電極との間に高電
圧が印加されたとき、ＭＯＳ型トランジスタ素子のゲー
ト電極に蓄積された電荷がＰＮ接合ダイオードを介して
基板へと放出されることが記載されている。2. Description of the Related Art A PN junction diode is used as an MO of a semiconductor device.
It is known to be used for preventing electrostatic breakdown of the gate of an S-type transistor element. Further, application of a PN junction diode to a manufacturing process of a semiconductor device is known, for example, from Japanese Patent Publication No. 2-37105. In this publication, a PN junction diode functions as a protection element for a gate electrode of a MOS type transistor element, and when a high voltage is applied between a substrate and a counter electrode on the upper surface of a wafer in a dry etching process or the like, the MOS type transistor element is disclosed. It is described that the electric charge accumulated in the gate electrode of the device is discharged to the substrate through the PN junction diode.
【０００３】[0003]
【発明が解決しようとする課題】ＰＮ接合ダイオードを
ゲート保護素子として使用するためには、ＰＮ接合ダイ
オードの接合耐圧がＭＯＳ型トランジスタ素子のＳｉＯ
2 から成るゲート酸化膜の絶縁破壊耐圧よりも低くなけ
ればならない。In order to use a PN junction diode as a gate protection element, the junction breakdown voltage of the PN junction diode is SiO in a MOS type transistor element.
It must be lower than the dielectric breakdown voltage of the gate oxide film composed of 2 .
【０００４】半導体装置の高集積化に伴い、ＭＯＳ型ト
ランジスタ素子のゲート酸化膜の厚さは薄くなる傾向に
あり、その結果、かかるゲート酸化膜の絶縁破壊耐圧も
低下する傾向にある。所が、ＰＮ接合ダイオードの接合
耐圧はさほど低下させることができない。そのため、Ｐ
Ｎ接合ダイオードの接合耐圧がＭＯＳ型トランジスタ素
子のゲート酸化膜の絶縁破壊耐圧よりも高くなり、ＰＮ
接合ダイオードはゲート保護素子としての機能を果たす
ことができなくなる。With the high integration of semiconductor devices, the thickness of the gate oxide film of the MOS transistor element tends to decrease, and as a result, the dielectric breakdown voltage of such gate oxide film also tends to decrease. However, the junction breakdown voltage of the PN junction diode cannot be lowered so much. Therefore, P
The junction breakdown voltage of the N-junction diode becomes higher than the breakdown voltage of the gate oxide film of the MOS transistor element, and PN
The junction diode can no longer function as a gate protection element.
【０００５】ＭＯＳ型トランジスタ素子のゲート酸化膜
が例えば１０ｎｍより薄い場合には、かかるゲート電極
に高電界が印加された場合でもゲート酸化膜の破壊が生
じない。その理由は、ゲート酸化膜が余りにも薄いと、
ゲート電極に高電圧が印加されてもゲート酸化膜中で電
子倍増が十分に起こることができず、従来のＭＯＳ型ト
ランジスタ素子の厚いゲート酸化膜で生じるようなゲー
ト酸化膜の破壊が起こらなくなる。しかしながら、この
ような場合にも異常が発生する。この異常はＭＯＳ型ト
ランジスタ素子の界面準位の発生等による閾値電圧の変
動といった形で現れる。When the gate oxide film of the MOS transistor element is thinner than 10 nm, for example, the gate oxide film is not broken even when a high electric field is applied to the gate electrode. The reason is that if the gate oxide film is too thin,
Even if a high voltage is applied to the gate electrode, electron multiplication cannot sufficiently occur in the gate oxide film, and the destruction of the gate oxide film that occurs in the thick gate oxide film of the conventional MOS transistor element does not occur. However, an abnormality occurs in such a case as well. This abnormality appears in the form of a change in the threshold voltage due to the generation of the interface state of the MOS transistor element.
【０００６】一般の論理回路では多少の閾値電圧の変動
に起因する動作上の問題は少ないが、リニア回路におい
ては閾値電圧の変動を厳しく抑制しなければならない。In a general logic circuit, there are few operational problems due to a slight fluctuation in threshold voltage, but in a linear circuit, fluctuation in threshold voltage must be strictly suppressed.
【０００７】従って、本発明の目的は、薄いゲート酸化
膜を有するＭＯＳ型トランジスタ素子から成る半導体装
置において、ＭＯＳ型トランジスタ素子のゲート電極に
高電界が印加された場合でも閾値電圧に変動を生じるこ
とのない半導体装置を提供することにある。Therefore, an object of the present invention is to cause a threshold voltage fluctuation in a semiconductor device including a MOS type transistor element having a thin gate oxide film even when a high electric field is applied to the gate electrode of the MOS type transistor element. It is to provide a semiconductor device without the above.
【０００８】[0008]
【課題を解決するための手段】上記の目的は、本発明に
より、ＭＯＳ型トランジスタ素子と、該ＭＯＳ型トラン
ジスタ素子に接続されたゲート保護素子とから成る半導
体装置であって、該ゲート保護素子はＭＯＳ型ダイオー
ド素子から成り、該ＭＯＳ型ダイオード素子のゲート酸
化膜はＭＯＳ型トランジスタ素子のゲート酸化膜よりも
薄いことを特徴とする半導体装置によって達成される。
図３に本発明の半導体装置の等価回路を示す。図３中、
１０はＭＯＳ型トランジスタ素子を、１２はゲート保護
素子であるダイオード素子を示す。According to the present invention, there is provided a semiconductor device comprising a MOS transistor element and a gate protection element connected to the MOS transistor element, wherein the gate protection element is a semiconductor device. This is achieved by a semiconductor device comprising a MOS diode element, the gate oxide film of the MOS diode element being thinner than the gate oxide film of the MOS transistor element.
FIG. 3 shows an equivalent circuit of the semiconductor device of the present invention. In FIG.
Reference numeral 10 is a MOS transistor element, and 12 is a diode element which is a gate protection element.
【０００９】ＭＯＳ型ダイオード素子のゲート酸化膜の
厚さは、ＭＯＳ型トランジスタ素子のゲート酸化膜の厚
さの０．５乃至０．９倍であることが好ましい。ＭＯＳ
型トランジスタ素子のゲート酸化膜に比較してＭＯＳ型
ダイオードのゲート酸化膜の厚さが薄くなり過ぎると、
ＭＯＳ型トランジスタ素子を作動させるためにゲート電
極に適切な電圧を印加したとき、ゲート保護素子である
ＭＯＳ型ダイオードのゲート酸化膜に電流が流れてしま
うからである。また、ＭＯＳ型トランジスタ素子のゲー
ト酸化膜とＭＯＳ型ダイオードのゲート酸化膜の厚さが
同程度では、ＭＯＳ型ダイオード素子がゲート保護素子
としての機能を果たさない。The thickness of the gate oxide film of the MOS type diode element is preferably 0.5 to 0.9 times the thickness of the gate oxide film of the MOS type transistor element. MOS
If the thickness of the gate oxide film of the MOS diode becomes too thin as compared with the gate oxide film of the MOS transistor element,
This is because when an appropriate voltage is applied to the gate electrode in order to operate the MOS type transistor element, a current flows through the gate oxide film of the MOS type diode which is the gate protection element. Further, if the gate oxide film of the MOS transistor element and the gate oxide film of the MOS diode have approximately the same thickness, the MOS diode element does not function as a gate protection element.
【００１０】ＭＯＳ型トランジスタ素子のゲート電極を
延在させてＭＯＳ型ダイオード素子のゲート電極と一体
化することによって、あるいは、ＭＯＳ型トランジスタ
素子のゲート電極とＭＯＳ型ダイオード素子のゲート電
極とを例えばポリシリコン層やアルミニウム配線を用い
ることによって、ＭＯＳ型トランジスタ素子とＭＯＳ型
ダイオード素子とを接続することができる。The gate electrode of the MOS type transistor element may be extended and integrated with the gate electrode of the MOS type diode element, or the gate electrode of the MOS type transistor element and the gate electrode of the MOS type diode element may be formed of, for example, poly. By using the silicon layer or the aluminum wiring, the MOS type transistor element and the MOS type diode element can be connected.
【００１１】ＭＯＳ型ダイオード素子のゲート酸化膜
は、ＭＯＳ型トランジスタ素子のゲート酸化膜と同時に
形成した後エッチングにて所定の厚さとすることにより
形成することができるし、ＭＯＳ型トランジスタ素子の
ゲート酸化膜の形成とは別個に所定の厚さに形成するこ
ともできる。The gate oxide film of the MOS diode element can be formed by forming it at the same time as the gate oxide film of the MOS transistor element and then etching it to a predetermined thickness. It can also be formed to a predetermined thickness separately from the film formation.
【００１２】リニア回路とデジタル回路が共存する半導
体装置においては、大きな影響を被るリニア回路にのみ
本発明のゲート保護素子を設けることによって、半導体
装置の大きさの増加を回避することができる。In a semiconductor device in which a linear circuit and a digital circuit coexist, it is possible to avoid an increase in the size of the semiconductor device by providing the gate protection element of the present invention only in the linear circuit which is greatly affected.
【００１３】[0013]
【作用】ゲート酸化膜が薄くなると電子はトンネル効果
によってゲート酸化膜を通過するようになり、ゲート酸
化膜にはＦ−Ｎ電流が流れる。本発明の半導体装置のＭ
ＯＳ型トランジスタ素子及びＭＯＳ型ダイオード素子の
ゲート電極に３Ｖ程度の電圧が印加された程度ではゲー
ト酸化膜にＦ−Ｎ電流は流れない。１０Ｖ程度の電圧が
ゲート酸化膜に印加された場合、Ｆ−Ｎ電流は、ＭＯＳ
型ダイオード素子の薄いゲート酸化膜を流れ、ＭＯＳ型
トランジスタ素子の厚いゲート酸化膜を流れることはな
い。従って、本発明の半導体装置に高電界が印加された
場合でも、閾値電圧に変動を生じることがない。又、Ｆ
−Ｎ電流が流れてもＳｉＯ2 膜は劣化しないので、ＭＯ
Ｓ型ダイオード素子も破壊されることがなく、その後も
保護素子として継続的に使用することができる。When the gate oxide film becomes thin, electrons pass through the gate oxide film due to the tunnel effect, and an F-N current flows through the gate oxide film. M of the semiconductor device of the present invention
An FN current does not flow through the gate oxide film when a voltage of about 3 V is applied to the gate electrodes of the OS type transistor element and the MOS type diode element. When a voltage of about 10V is applied to the gate oxide film, the FN current is
Flowing through the thin gate oxide film of the MOS type diode element, and does not flow through the thick gate oxide film of the MOS type transistor element. Therefore, the threshold voltage does not fluctuate even when a high electric field is applied to the semiconductor device of the present invention. Also, F
Even if a -N current flows, the SiO 2 film does not deteriorate, so
The S-type diode element is not destroyed and can be continuously used as a protection element thereafter.
【００１４】[0014]
【実施例】以下、本発明を図面を参照して説明するが、
本発明は下記の実施例に限定されるものではない。The present invention will be described below with reference to the drawings.
The present invention is not limited to the examples below.
【００１５】図１に基づき、本発明の半導体装置の第１
の実施例を説明する。図１は、本発明の半導体装置の部
分断面図である。Referring to FIG. 1, the first semiconductor device of the present invention is shown.
An example will be described. FIG. 1 is a partial cross-sectional view of the semiconductor device of the present invention.
【００１６】まず、半導体基板１を選択酸化することに
よってフィールド酸化膜２を形成した後、半導体基板１
のトランジスタ素子及びダイオード素子形成領域の表面
を加熱酸化することによって、トランジスタ素子のゲー
ト酸化膜３及びダイオード素子のゲート酸化膜４を形成
する。これらのゲート酸化膜の厚さは約１０ｎｍであ
る。次にダイオード素子のゲート酸化膜をフッ酸によっ
てエッチングし、その厚さを約７ｎｍとする。その後、
ポリシリコン層から成るゲート電極５を酸化膜３，４上
に形成する。即ち、トランジスタ素子のゲート電極を延
在させてダイオード素子のゲート電極と一体化する。以
降、従来の半導体装置の製造工程に従い、トランジスタ
素子及びダイオード素子を形成し、本発明の半導体装置
を完成させる。First, the field oxide film 2 is formed by selectively oxidizing the semiconductor substrate 1, and then the semiconductor substrate 1 is formed.
By heating and oxidizing the surfaces of the transistor element and diode element forming regions of, the gate oxide film 3 of the transistor element and the gate oxide film 4 of the diode element are formed. The thickness of these gate oxide films is about 10 nm. Next, the gate oxide film of the diode element is etched with hydrofluoric acid to have a thickness of about 7 nm. afterwards,
A gate electrode 5 made of a polysilicon layer is formed on the oxide films 3 and 4. That is, the gate electrode of the transistor element is extended and integrated with the gate electrode of the diode element. After that, the transistor element and the diode element are formed according to the conventional manufacturing process of the semiconductor device to complete the semiconductor device of the present invention.
【００１７】次に、図２に基づき、本発明の半導体装置
の第２の実施例を説明する。図２は、本発明の半導体装
置の部分断面図である。Next, a second embodiment of the semiconductor device of the present invention will be described with reference to FIG. FIG. 2 is a partial cross-sectional view of the semiconductor device of the present invention.
【００１８】まず、半導体基板１を選択酸化することに
よってフィールド酸化膜２を形成した後、半導体基板１
のトランジスタ素子及びダイオード素子形成領域の表面
を加熱酸化することによって、約４ｎｍの酸化膜を形成
する。次に、ダイオード素子形成領域の表面に形成され
た酸化膜をフッ酸にてエッチングして除去する。その
後、再び半導体基板１のトランジスタ素子及びダイオー
ド素子形成領域の表面を加熱酸化することによって、ト
ランジスタ素子のゲート酸化膜３（厚さ約１０ｎｍ）及
びダイオード素子のゲート酸化膜４（厚さ約７ｎｍ）を
形成する。その後、ポリシリコン層から成るゲート電極
５，５’をそれぞれ酸化膜３，４上に形成する。図２に
示した半導体装置は、図１に示した半導体装置と、ゲー
ト電極が別々に形成されている点が異なる。ゲート電極
５及び５’は、これらのゲート電極上に層間絶縁層６を
形成して所定部分をエッチングし、更にその上にポリシ
リコン層７を形成することによって接続することができ
る。尚、ポリシリコン層７をアルミニウム配線に置き換
えることもできる。以降、従来の半導体装置の製造工程
に従い、トランジスタ素子及びダイオード素子を形成
し、本発明の半導体装置を完成させる。First, the field oxide film 2 is formed by selectively oxidizing the semiconductor substrate 1, and then the semiconductor substrate 1 is formed.
By heating and oxidizing the surface of the transistor element and diode element forming region of, an oxide film of about 4 nm is formed. Next, the oxide film formed on the surface of the diode element formation region is removed by etching with hydrofluoric acid. After that, the surface of the transistor element and diode element formation region of the semiconductor substrate 1 is again heated and oxidized, so that the gate oxide film 3 (thickness: about 10 nm) of the transistor element and the gate oxide film 4 (thickness: about 7 nm) of the diode element are formed. To form. After that, gate electrodes 5 and 5'made of a polysilicon layer are formed on the oxide films 3 and 4, respectively. The semiconductor device shown in FIG. 2 is different from the semiconductor device shown in FIG. 1 in that a gate electrode is formed separately. The gate electrodes 5 and 5'can be connected by forming an interlayer insulating layer 6 on these gate electrodes, etching a predetermined portion, and further forming a polysilicon layer 7 thereon. The polysilicon layer 7 may be replaced with aluminum wiring. After that, the transistor element and the diode element are formed according to the conventional manufacturing process of the semiconductor device to complete the semiconductor device of the present invention.
【００１９】[0019]
【発明の効果】ゲート酸化膜が薄くなると電子はトンネ
ル効果によってゲート酸化膜を通過するようになり、ゲ
ート酸化膜にはＦ−Ｎ電流が流れる。本発明の半導体装
置のＭＯＳ型トランジスタ素子及びＭＯＳ型ダイオード
素子のゲート電極に低い電界が印加された場合、ゲート
酸化膜にＦ−Ｎ電流は流れない。高い電界がゲート酸化
膜に印加された場合、Ｆ−Ｎ電流は、ＭＯＳ型ダイオー
ド素子のゲート酸化膜を流れ、ＭＯＳ型トランジスタ素
子のゲート酸化膜を流れることはない。従って、本発明
の半導体装置に高電界が印加された場合でも、閾値電圧
に変動を生じることがなく、安定した動作の半導体装置
を得ることができる。また、ＰＮ接合ダイオードをゲー
ト保護素子として使用できない半導体装置においても従
来と同様の静電破壊防止が可能となり、半導体装置の品
質や歩留まりの低下を防止することができる。When the gate oxide film becomes thin, electrons pass through the gate oxide film due to the tunnel effect, and an F-N current flows through the gate oxide film. When a low electric field is applied to the gate electrodes of the MOS type transistor element and the MOS type diode element of the semiconductor device of the present invention, no FN current flows through the gate oxide film. When a high electric field is applied to the gate oxide film, the F-N current flows through the gate oxide film of the MOS type diode element and does not flow through the gate oxide film of the MOS type transistor element. Therefore, even when a high electric field is applied to the semiconductor device of the present invention, a threshold voltage does not fluctuate, and a semiconductor device with stable operation can be obtained. Further, even in a semiconductor device in which the PN junction diode cannot be used as a gate protection element, electrostatic breakdown can be prevented as in the conventional case, and the quality and yield of the semiconductor device can be prevented from lowering.
【図１】本発明の半導体装置の第１の実施例を示す部分
断面図である。FIG. 1 is a partial cross-sectional view showing a first embodiment of a semiconductor device of the present invention.
【図２】本発明の半導体装置の第２の実施例を示す部分
断面図である。FIG. 2 is a partial cross-sectional view showing a second embodiment of the semiconductor device of the present invention.
【図３】本発明の半導体装置の等価回路図である。FIG. 3 is an equivalent circuit diagram of the semiconductor device of the present invention.
１ 半導体基板 ３ トランジスタ素子のゲート酸化膜 ４ ダイオード素子のゲート酸化膜 ５，５’ ゲート電極 ６ 層間絶縁膜 ７ ポリシリコン層 １０ トランジスタ素子 １２ ダイオード素子 1 Semiconductor Substrate 3 Gate Oxide Film of Transistor Element 4 Gate Oxide Film of Diode Element 5, 5'Gate Electrode 6 Interlayer Insulation Film 7 Polysilicon Layer 10 Transistor Element 12 Diode Element
Claims (1)
トランジスタ素子に接続されたゲート保護素子とから成
る半導体装置であって、 該ゲート保護素子はＭＯＳ型ダイオード素子から成り、
該ＭＯＳ型ダイオード素子のゲート酸化膜はＭＯＳ型ト
ランジスタ素子のゲート酸化膜よりも薄いことを特徴と
する半導体装置。1. A semiconductor device comprising a MOS type transistor element and a gate protection element connected to the MOS type transistor element, wherein the gate protection element is a MOS type diode element,
A semiconductor device, wherein a gate oxide film of the MOS type diode element is thinner than a gate oxide film of the MOS type transistor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03252786A JP3089502B2 (en) | 1991-09-05 | 1991-09-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03252786A JP3089502B2 (en) | 1991-09-05 | 1991-09-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567777A true JPH0567777A (en) | 1993-03-19 |
| JP3089502B2 JP3089502B2 (en) | 2000-09-18 |
Family
ID=17242247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03252786A Expired - Fee Related JP3089502B2 (en) | 1991-09-05 | 1991-09-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089502B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512237B1 (en) * | 1996-11-08 | 2005-11-28 | 소니 가부시끼 가이샤 | Semiconductor apparatus, manufacturing method therefor, solid state image device and manufacturing method therefor |
| JP2007067347A (en) * | 2005-09-02 | 2007-03-15 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US7851891B2 (en) | 2003-01-14 | 2010-12-14 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
-
1991
- 1991-09-05 JP JP03252786A patent/JP3089502B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512237B1 (en) * | 1996-11-08 | 2005-11-28 | 소니 가부시끼 가이샤 | Semiconductor apparatus, manufacturing method therefor, solid state image device and manufacturing method therefor |
| US7851891B2 (en) | 2003-01-14 | 2010-12-14 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2007067347A (en) * | 2005-09-02 | 2007-03-15 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US7589384B2 (en) | 2005-09-02 | 2009-09-15 | Kabushiki Kaisha Toshiba | Semiconductor device including an electrostatic discharge protection element |
| JP4625738B2 (en) * | 2005-09-02 | 2011-02-02 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089502B2 (en) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743061B2 (en) | Structure in an integrated circuit including at least two conductive elements and method of manufacture thereof | |
| JPH07183516A (en) | Electric field effect mold transistor and its manufacture | |
| JPH06326273A (en) | Semiconductor memory | |
| JP3089502B2 (en) | Semiconductor device | |
| JPH0936307A (en) | Mos capacitor | |
| US5736772A (en) | Bifurcated polysilicon gate electrodes and fabrication methods | |
| JP2009212348A (en) | Electric fuse element, semiconductor device, and their manufacturing methods | |
| JPH11330262A (en) | Manufacture of semiconductor device | |
| JPS626661B2 (en) | ||
| JPH04365373A (en) | Semiconductor intrgtrated circuit device | |
| JPH0645614A (en) | Manufacture of read-only semiconductor memory | |
| JPH0368170A (en) | Manufacture of thin film semiconductor element | |
| US5506432A (en) | Metal nitride oxide semiconductor device | |
| JPH098307A (en) | Semiconductor device | |
| JP7335376B2 (en) | Ternary inverter and manufacturing method thereof | |
| JP2507066B2 (en) | Charge transfer device and manufacturing method thereof | |
| JPH0621369A (en) | Manufacture of mos integrated circuit | |
| JPH0324056B2 (en) | ||
| JPH07176606A (en) | Semiconductor device and fabrication thereof | |
| JPH0831948A (en) | Semiconductor integrated circuit device | |
| JPH06224413A (en) | Mos type semiconductor integrated circuit and its manufacture | |
| JPH02246369A (en) | Semiconductor device | |
| JP2500924B2 (en) | Semiconductor device | |
| JPS60160666A (en) | Manufacture of semiconductor device | |
| JPH07161824A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |