JPS6262056B2 - - Google Patents
Info
- Publication number
- JPS6262056B2 JPS6262056B2 JP55178504A JP17850480A JPS6262056B2 JP S6262056 B2 JPS6262056 B2 JP S6262056B2 JP 55178504 A JP55178504 A JP 55178504A JP 17850480 A JP17850480 A JP 17850480A JP S6262056 B2 JPS6262056 B2 JP S6262056B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- metal
- tantalum
- opening
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に異種金属から
なる配線を有する半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and particularly to a semiconductor device having wiring made of different metals.
従来、半導体装置に於ける半導体基体と電極配
線との熱反応による特性劣化を阻止する目的で、
高融点金属を用いる例が多い。つまり、この高融
点金属を、半導体基体と電極配線との間に介在さ
せて、両者が接しないような構成とするものであ
る。しかし、このような半導体装置に於ては、半
導体基体と主電極配線金属との熱反応による劣化
は防止できる一方で、高融点金属と主電極配線金
属との熱反応により配線抵抗が増加し、回路構成
上制約が生じるとともに、配線自体が熱的に不安
定である。例えば、高融点金属としてチタン、主
電極金属としてアルミニウムを用い、膜厚を各々
1000Å、2000Åとした場合、温度450℃で1時間
の熱処理を行なうと、その層抵抗はアルミニウム
のみの8倍近くに達する。 Conventionally, in order to prevent characteristic deterioration due to thermal reaction between the semiconductor substrate and electrode wiring in semiconductor devices,
There are many examples of using high melting point metals. In other words, the high melting point metal is interposed between the semiconductor substrate and the electrode wiring so that the two do not come into contact with each other. However, in such a semiconductor device, while deterioration due to thermal reaction between the semiconductor substrate and the main electrode wiring metal can be prevented, wiring resistance increases due to thermal reaction between the high melting point metal and the main electrode wiring metal. There are restrictions on the circuit configuration, and the wiring itself is thermally unstable. For example, titanium is used as the high melting point metal and aluminum is used as the main electrode metal, and the film thickness is adjusted accordingly.
In the case of 1000 Å and 2000 Å, when heat treatment is performed at a temperature of 450° C. for 1 hour, the layer resistance reaches nearly 8 times that of aluminum alone.
本発明は、このような従来装置の欠点を除き、
熱的に安定な半導体装置を提供することを目的と
する。 The present invention eliminates the drawbacks of such conventional devices, and
The purpose is to provide a thermally stable semiconductor device.
本発明の特徴は、半導体基体上に第1の金属層
が形成され、この第1の金属層上に開孔を有する
絶縁膜が形成され、この絶縁膜上およびその開孔
内に前記第1の金属層を形成する金属より低い融
点を有する第2の金属層が形成され、前記第1の
金属層と前記第2の金属層とが同一方向へ延在し
ている半導体装置にある。 The present invention is characterized in that a first metal layer is formed on a semiconductor substrate, an insulating film having an opening is formed on the first metal layer, and the first metal layer is formed on the insulating film and in the opening. In the semiconductor device, a second metal layer having a lower melting point than the metal forming the metal layer is formed, and the first metal layer and the second metal layer extend in the same direction.
本発明によれば、電極配線は、高融点金属、開
孔を設けた電気絶縁膜及び主電極金属からなるた
め、半導体と主電極金属との反応及び高融点金属
と主電極金属と反応は同時に防止でき、従つて極
めて安定な半導体装置が得られる。 According to the present invention, since the electrode wiring is composed of a high melting point metal, an electrical insulating film provided with holes, and a main electrode metal, the reaction between the semiconductor and the main electrode metal and the reaction between the high melting point metal and the main electrode metal occur simultaneously. Therefore, an extremely stable semiconductor device can be obtained.
次に、本発明をより良く理解するために、その
実施例について図面を用いて説明する。説明を簡
単にするため材料として最も一般に使用されてい
る材料即ち半導体シリコン、主電極金属としてア
ルミニウムを用いる。 Next, in order to better understand the present invention, examples thereof will be described with reference to the drawings. To simplify the explanation, we will use the most commonly used material, ie, semiconductor silicon, and aluminum as the main electrode metal.
第1図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する。尚、図にはトランジスタ等
の素子は簡単のため省く。またシヨツトキーバリ
アダイオードを有していても良い。次に素子を形
成した前記シリコン基体101上に、電気絶縁
膜、例えばシリコン酸化膜102を被着し、開孔
103を設ける。 Figure 1a: Desired PN in silicon substrate 101
Junctions are formed, and elements such as transistors, diodes, and resistors are formed. Note that elements such as transistors are omitted in the figure for simplicity. It may also include a shot key barrier diode. Next, an electrical insulating film such as a silicon oxide film 102 is deposited on the silicon substrate 101 on which the device is formed, and an opening 103 is formed.
第1図b:高融点金属としてチタン104及び
シリコン酸化膜106を、各々1000乃至2000Å、
500乃至1000Åの膜厚で、前記開孔103を含む
シリコン酸化膜102上に被着する。 Figure 1b: Titanium 104 and silicon oxide film 106 as high melting point metals, each with a thickness of 1000 to 2000 Å,
It is deposited on the silicon oxide film 102 including the opening 103 to a thickness of 500 to 1000 Å.
第1図c:前記シリコン酸化膜106に、前記
チタン104に達する開孔107a,107b,
107cを設ける。これらの開孔は、配線抵抗の
観点からは開孔107b,107cのように前記
開孔103と同位置が望ましいが、開光107a
のようにこれに限定されない。 FIG. 1c: Openings 107a, 107b in the silicon oxide film 106 that reach the titanium 104,
107c is provided. From the viewpoint of wiring resistance, these openings are preferably located at the same position as the opening 103, such as openings 107b and 107c.
but is not limited to this.
第1図d:前記開孔107a,107b,10
7cを含むシリコン酸化膜106上にアルミニウ
ム108を0.3乃至1.0μmの膜厚被着する。次に
通常のホトリソグラフイーを用いて、前記アルミ
ニウム108、シリコン酸化膜106及びチタン
104を選択蝕刻除去し、アルミニウム108
a,108bおよびチタン104a,104bを
形成して電極配線を完成する。 Figure 1 d: The openings 107a, 107b, 10
Aluminum 108 is deposited to a thickness of 0.3 to 1.0 μm on silicon oxide film 106 including silicon oxide film 7c. Next, the aluminum 108, the silicon oxide film 106, and the titanium 104 are selectively etched away using ordinary photolithography, and the aluminum 108 is removed by selective etching.
a, 108b and titanium 104a, 104b are formed to complete the electrode wiring.
次に、本発明の第2の実施例を説明する。 Next, a second embodiment of the present invention will be described.
第2図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する(図中素子は省く。)。次に前
記シリコン基体101の素子形成面上に、電気絶
縁膜、例えば、シリコン酸化膜102を被着し、
開孔103を設ける。 Figure 2a: Desired PN in silicon substrate 101
Junctions are formed, and elements such as transistors, diodes, and resistors are formed (elements are omitted in the figure). Next, an electrical insulating film, for example, a silicon oxide film 102 is deposited on the element formation surface of the silicon substrate 101,
An opening 103 is provided.
第2図b:高融点金属としてチタン104とア
ルミニウム201とを、前記開孔103を含む前
記シリコン酸化膜102上に被着した後、前記ア
ルミニウム201上に酸化アルミニウム202を
設ける。各膜厚は、チタン104は1000乃至2000
Å、アルミニウム201は約1000Å酸化アルミニ
ウム202は500乃至1000Åが好適である。 FIG. 2b: Titanium 104 and aluminum 201 as refractory metals are deposited on the silicon oxide film 102 including the openings 103, and then aluminum oxide 202 is provided on the aluminum 201. The thickness of each film is 1000 to 2000 for titanium 104.
Preferably, the aluminum 201 has a thickness of about 1000 Å, and the aluminum oxide 202 has a thickness of 500 to 1000 Å.
第2図c:前記酸化アルミニウム202に前記
アルミニウム201に達する開孔107a,10
7b,107cを設ける。 FIG. 2c: Openings 107a, 10 in the aluminum oxide 202 reaching the aluminum 201
7b and 107c are provided.
第2図d:前記開孔107a,107b,10
7cを含む酸化アルミニウム202上にアルミニ
ウム108を0.3乃至1.0μmの膜厚被着する。次
に、通常のホトリソグラフイーを用いて、前記ア
ルミニウム108、酸化アルミニウム202、ア
ルミニウム201及びチタン104を選択蝕刻除
去し、アルミニウム108a,108bおよび2
01a,201b、酸化アルミニウム202a,
202b、チタン104a,104bを形成して
電極配線が形成される。 Figure 2 d: The openings 107a, 107b, 10
Aluminum 108 is deposited to a thickness of 0.3 to 1.0 μm on aluminum oxide 202 containing 7c. Next, using ordinary photolithography, the aluminum 108, aluminum oxide 202, aluminum 201 and titanium 104 are selectively etched away, and the aluminum 108a, 108b and 2
01a, 201b, aluminum oxide 202a,
202b and titanium 104a and 104b are formed to form electrode wiring.
次に、本発明の第3の実施例を説明する。 Next, a third embodiment of the present invention will be described.
第3図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する(図中素子は省く)。次に前
記シリコン基体101の素子形成面上に、電気絶
縁膜、例えば、シリコン酸化膜102を被着し、
開孔103を設ける。 Figure 3a: Desired PN in silicon substrate 101
Junctions are formed, and elements such as transistors, diodes, and resistors are formed (elements are omitted in the figure). Next, an electrical insulating film, for example, a silicon oxide film 102 is deposited on the element formation surface of the silicon substrate 101,
An opening 103 is provided.
第3図b:高融点金属として、タンタル301
を前記開孔103を含む前記シリコン酸化膜10
2上に被着した後、前記タンタル301上に酸化
タンタル302を設ける。該酸化タンタル302
は、前記タンタル301に陽極酸化処理を施して
形成することができる。前記タンタル301及び
酸化タンタル302の膜厚は各々1000乃至2000Å
が適当である。 Figure 3b: Tantalum 301 as a high melting point metal
The silicon oxide film 10 including the opening 103
After depositing on tantalum 2, tantalum oxide 302 is provided on the tantalum 301. The tantalum oxide 302
can be formed by subjecting the tantalum 301 to anodizing treatment. The film thicknesses of the tantalum 301 and tantalum oxide 302 are each 1000 to 2000 Å.
is appropriate.
第3図c:前記酸化タンタル302に前記タン
タル301に達する開孔303a,303bを設
ける。 FIG. 3c: Openings 303a and 303b reaching the tantalum 301 are provided in the tantalum oxide 302.
第3図d:前記開孔303a,303bを含む
前記酸化タンタル302上にアルミニウム108
を0.3乃至1.0μmの膜厚被着する。次に、通常の
ホトリソグラフイーを用いて、前記アルミニウム
108、酸化タンタル302及びタンタル301
を選択除去し、アルミニウム108a,108
b、酸化タンタル302a,302b、タンタル
301a,301bを形成して電極配線が形成さ
れる。 FIG. 3d: Aluminum 108 is placed on the tantalum oxide 302 including the openings 303a and 303b.
A film thickness of 0.3 to 1.0 μm is applied. Next, using ordinary photolithography, the aluminum 108, tantalum oxide 302 and tantalum 301 are
Selectively remove aluminum 108a, 108
b, tantalum oxide 302a, 302b, and tantalum 301a, 301b are formed to form electrode wiring.
なお、第3図eは、この上記の電極配線の平面
図である。 Note that FIG. 3e is a plan view of the above-mentioned electrode wiring.
なお、上記実施例では高融点金属としてチタン
及びタンタルを用いたが、タングステン、窒化チ
タンなども用いることができる。また金属間に設
置する電気絶縁膜は、シリコン酸化膜、シリコン
窒化膜、酸化アルミニウム膜などを用いることが
でき、また第3の実施例の如く、陽極酸化処理に
より形成される当該金属の酸化膜も用いることが
できる。 In the above embodiment, titanium and tantalum were used as high melting point metals, but tungsten, titanium nitride, etc. can also be used. Further, as the electrical insulating film installed between metals, silicon oxide film, silicon nitride film, aluminum oxide film, etc. can be used, and as in the third embodiment, an oxide film of the metal is formed by anodizing. can also be used.
以上、本発明を実施例を用いて説明したが、本
発明の本質的部分は、半導体装置の電極配線を少
なくとも高融点金属を含む金属膜、開孔を有する
電気絶縁膜及び主電極配線金属とから構成し、半
導体と主電極配線の熱反応による特性の劣化及び
高融点金属と主電極配線金属との熱反応による配
線抵抗の増加を、同時に防止することにある。す
なわち、本発明の大きな効果は、熱的に安定した
半導体装置が得られることである。 The present invention has been described above using examples, but the essential part of the present invention is that the electrode wiring of a semiconductor device is made of at least a metal film containing a high melting point metal, an electrical insulating film having openings, and a main electrode wiring metal. The object of the present invention is to simultaneously prevent deterioration of characteristics due to thermal reaction between the semiconductor and the main electrode wiring and an increase in wiring resistance due to thermal reaction between the high melting point metal and the main electrode wiring metal. That is, a major effect of the present invention is that a thermally stable semiconductor device can be obtained.
第1図a乃至第1図d、第2図a乃至第2図d
及び第3図a乃至第3図dはそれぞれ本発明によ
る半導体装置の実施例を工程順に示す断面図、第
3図eは第3図dに示された半導体装置の平面図
である。
尚、図に於て、101…シリコン基体、102
…シリコン酸化膜、103…シリコン酸化膜10
2の開孔、104…チタン、104a,104b
…電極配線を形成するチタン、106…シリコン
酸化膜、107a,107b,107c…シリコ
ン酸化膜106または酸化アルミニウム202の
開孔、108…アルミニウム、108a,108
b…電極配線を形成するアルミニウム、201…
アルミニウム、202…酸化アルミニウム、20
1a,201b…電極配線を形成するアルミニウ
ム、202a,202b…電極配線を形成する酸
化アルミニウム、301…タンタル、302…酸
化タンタル、303a,303b…酸化タンタル
302の開孔、301a,301b…電極配線を
形成するタンタル、302a,302b…電極配
線を形成する酸化タンタル、である。
Figures 1a to 1d, Figures 2a to 2d
3a to 3d are cross-sectional views showing embodiments of the semiconductor device according to the present invention in the order of steps, and FIG. 3e is a plan view of the semiconductor device shown in FIG. 3d. In the figure, 101...silicon substrate, 102
...Silicon oxide film, 103...Silicon oxide film 10
2 openings, 104...Titanium, 104a, 104b
...Titanium forming electrode wiring, 106...Silicon oxide film, 107a, 107b, 107c...Opening in silicon oxide film 106 or aluminum oxide 202, 108...Aluminum, 108a, 108
b...Aluminum forming electrode wiring, 201...
Aluminum, 202...Aluminum oxide, 20
1a, 201b... Aluminum forming electrode wiring, 202a, 202b... Aluminum oxide forming electrode wiring, 301... Tantalum, 302... Tantalum oxide, 303a, 303b... Opening of tantalum oxide 302, 301a, 301b... Electrode wiring The tantalum to be formed, 302a, 302b... is tantalum oxide which forms the electrode wiring.
Claims (1)
縁膜が形成され、該第1の絶縁膜上及び該第1の
開孔内に第1の金属層が形成され、該第1の金属
層上に第2の開孔を有する第2の絶縁膜が形成さ
れ、該第2の絶縁膜上および該第2の開孔内に前
記第1の金属層より融点の低い第2の金属層が形
成され、前記第1の金属層、前記第2の絶縁膜及
び前記第2の金属層はほぼ同一形状を有し、前記
第1の金属層と前記第2の金属層とは前記第2の
開孔以外の部分では前記第2の絶縁膜により分離
されていることを特徴とする半導体装置。1. A first insulating film having a first opening is formed on a semiconductor substrate, a first metal layer is formed on the first insulating film and within the first opening, and a first metal layer is formed on the first insulating film and within the first opening. A second insulating film having a second opening is formed on the metal layer, and a second metal having a melting point lower than that of the first metal layer is formed on the second insulating film and in the second opening. the first metal layer, the second insulating film, and the second metal layer have substantially the same shape, and the first metal layer and the second metal layer have substantially the same shape. 2. A semiconductor device characterized in that a portion other than the second opening is separated by the second insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17850480A JPS57102053A (en) | 1980-12-17 | 1980-12-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17850480A JPS57102053A (en) | 1980-12-17 | 1980-12-17 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57102053A JPS57102053A (en) | 1982-06-24 |
JPS6262056B2 true JPS6262056B2 (en) | 1987-12-24 |
Family
ID=16049613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17850480A Granted JPS57102053A (en) | 1980-12-17 | 1980-12-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57102053A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187759U (en) * | 1987-05-25 | 1988-12-01 | ||
JPH0238552U (en) * | 1988-09-06 | 1990-03-14 | ||
JPH03172656A (en) * | 1989-11-30 | 1991-07-26 | Nissan Motor Co Ltd | Moving disc for v-belt type continuously variable transmission |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6246559A (en) * | 1985-08-26 | 1987-02-28 | Tech Res & Dev Inst Of Japan Def Agency | Manufacture of image pickup device |
US5266835A (en) * | 1988-02-02 | 1993-11-30 | National Semiconductor Corporation | Semiconductor structure having a barrier layer disposed within openings of a dielectric layer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4943574A (en) * | 1972-08-30 | 1974-04-24 |
-
1980
- 1980-12-17 JP JP17850480A patent/JPS57102053A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4943574A (en) * | 1972-08-30 | 1974-04-24 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187759U (en) * | 1987-05-25 | 1988-12-01 | ||
JPH0238552U (en) * | 1988-09-06 | 1990-03-14 | ||
JPH03172656A (en) * | 1989-11-30 | 1991-07-26 | Nissan Motor Co Ltd | Moving disc for v-belt type continuously variable transmission |
Also Published As
Publication number | Publication date |
---|---|
JPS57102053A (en) | 1982-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716131A (en) | Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film | |
US3456335A (en) | Contacting arrangement for solidstate components | |
JPS61142739A (en) | Manufacture of semiconductor device | |
JPS6173370A (en) | Semiconductor device and method of producing same | |
US3237271A (en) | Method of fabricating semiconductor devices | |
US5030588A (en) | Method of making semiconductor device with film resistor | |
JPH07120653B2 (en) | Manufacturing method of monolithic integrated circuit | |
JPH07122558A (en) | Semiconductor device | |
JPS58116764A (en) | Manufacture of semiconductor device | |
JPS6262056B2 (en) | ||
JPS609159A (en) | Semiconductor device | |
JPS61174767A (en) | Semiconductor element electrode | |
JPS6381948A (en) | Multilayer interconnection semiconductor device | |
JPS5821821B2 (en) | Handout Taisouchinodenkiyokukeiseihouhou | |
JPH01168050A (en) | Laminated type semiconductor device | |
JPS5873136A (en) | Method of producing semiconductor device | |
JP3413653B2 (en) | Semiconductor device | |
JP2874216B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3337758B2 (en) | Method for manufacturing semiconductor device | |
JPS6143855B2 (en) | ||
JP2867537B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2755263B2 (en) | Method for manufacturing semiconductor device | |
JP3039163B2 (en) | Method for manufacturing semiconductor device | |
JPH04288834A (en) | Manufacturing for semiconductor device | |
JPS6161698B2 (en) |