JP2867537B2 - Method for manufacturing semiconductor integrated circuit device - Google Patents

Method for manufacturing semiconductor integrated circuit device

Info

Publication number
JP2867537B2
JP2867537B2 JP1977890A JP1977890A JP2867537B2 JP 2867537 B2 JP2867537 B2 JP 2867537B2 JP 1977890 A JP1977890 A JP 1977890A JP 1977890 A JP1977890 A JP 1977890A JP 2867537 B2 JP2867537 B2 JP 2867537B2
Authority
JP
Japan
Prior art keywords
film
diffusion layer
contact
integrated circuit
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1977890A
Other languages
Japanese (ja)
Other versions
JPH03222414A (en
Inventor
修 堀篭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1977890A priority Critical patent/JP2867537B2/en
Publication of JPH03222414A publication Critical patent/JPH03222414A/en
Application granted granted Critical
Publication of JP2867537B2 publication Critical patent/JP2867537B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に
アルミニウム配線−半導体基板間のコンタクトの形成方
法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more particularly to a method for forming a contact between an aluminum wiring and a semiconductor substrate.

〔従来の技術〕 従来の半導体集積回路装置のアルミニウム配線−半導
体基板間のコンタクトの形成方法について、第3図を参
照して説明する。P型のSiからなる半導体基板1にフォ
トレジスト膜又は、アルミニウム膜をマスクとして、As
を選択的にイオン注入することにより、半導体基板1表
面に、n型の拡散層2を形成する。この拡散層2は、半
導体集積回路装置内で、トランジスタのソース・ドレイ
ン部、回路上の抵抗等として使われる。
[Prior Art] A method of forming a contact between an aluminum wiring and a semiconductor substrate of a conventional semiconductor integrated circuit device will be described with reference to FIG. Using a photoresist film or an aluminum film as a mask on a semiconductor substrate 1 made of P-type Si,
Is selectively ion-implanted to form an n-type diffusion layer 2 on the surface of the semiconductor substrate 1. The diffusion layer 2 is used as a source / drain portion of a transistor, a resistor on a circuit, and the like in a semiconductor integrated circuit device.

このようにしてできた半導体基板1上に、素子間又は
配線間の分離の為に分離絶縁膜3を形成する。
On the semiconductor substrate 1 thus formed, an isolation insulating film 3 is formed for isolation between elements or interconnections.

分離絶縁膜3を、フォトレジスト膜をマスクにしてリ
アクティブ・イオンエッチ等によりエッチングを行う
と、拡散層2上の分離絶縁膜3は除去され、コンタクト
部4が形成される。コンタクト部4内の半導体基板2上
に、TiW、Alをスパッタリング法によりそれぞれ0.1μ
m、1.1μmほど堆積させると、バリアメタル膜5及び
アルミニウム配線7が形成される。さらに、バリアメタ
ル膜5及び、アルミニウム配線7を選択的にエッチング
すると第3図に示す構造のn型の拡散層2へのコンタク
トが形成される。このようにして形成されたコンタクト
は、熱処理を水素雰囲気中で行うことにより、アルミニ
ウム配線7−拡散層2間のコンタクト抵抗を低くする事
が可能となる。
When the isolation insulating film 3 is etched by reactive ion etching or the like using a photoresist film as a mask, the isolation insulating film 3 on the diffusion layer 2 is removed, and a contact portion 4 is formed. TiW and Al are sputtered on the semiconductor substrate 2 in the contact portion 4 by 0.1 μm each.
When about 1.1 μm is deposited, the barrier metal film 5 and the aluminum wiring 7 are formed. Further, when the barrier metal film 5 and the aluminum wiring 7 are selectively etched, a contact to the n-type diffusion layer 2 having the structure shown in FIG. 3 is formed. The contact thus formed can be subjected to a heat treatment in a hydrogen atmosphere so that the contact resistance between the aluminum wiring 7 and the diffusion layer 2 can be reduced.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来のアルミニウム配線−半導体基板間のコ
ンタクト形成方法においては、拡散層2、バリアメタル
膜5及びアルミニウム配線7間の密着性を高め、拡散層
2−アルミニウム配線7間の抵抗を小さくするために、
水素雰囲気中で、400〜500℃の熱処理を行っているが、
抵抗値を小さくする為に、従来技術のコンタクトにおい
てはTiWのバリア性が保持されず、アルミニウム配線か
ら半導体基板への拡散層洩れ電流が増大してしまうとい
う問題点があった。
In the above-described conventional method for forming a contact between an aluminum wiring and a semiconductor substrate, in order to increase the adhesion between the diffusion layer 2, the barrier metal film 5 and the aluminum wiring 7 and to reduce the resistance between the diffusion layer 2 and the aluminum wiring 7. To
In a hydrogen atmosphere, heat treatment at 400-500 ° C is performed.
In order to reduce the resistance value, the contact according to the related art has a problem that the barrier property of TiW is not maintained, and the leakage current of the diffusion layer from the aluminum wiring to the semiconductor substrate increases.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体集積回路の製造方法は、半導体基板上
に形成された、素子間又は層間の分離絶縁膜を選択的に
開孔してコンタクト部を形成し、前記コンタクト部にバ
リアメタル膜を形成する工程、前記バリアメタル膜上
に、酸化シリコン膜を形成後、アルミニウム膜を形成す
る工程、及び熱処理を行なって前記酸化シリコン膜の少
なくとも一部を還元する工程を有している。
According to the method of manufacturing a semiconductor integrated circuit of the present invention, a contact portion is formed by selectively opening a separation insulating film between elements or between layers formed on a semiconductor substrate, and a barrier metal film is formed on the contact portion. Forming a silicon oxide film on the barrier metal film, then forming an aluminum film, and performing a heat treatment to reduce at least a part of the silicon oxide film.

〔実施例〕〔Example〕

次に本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を説明するための工程順に
示す半導体チップの断面図である。
FIG. 1 is a sectional view of a semiconductor chip shown in the order of steps for explaining one embodiment of the present invention.

P型Siからなる半導体基板1にフォトレジスト膜又
は、アルミニウム膜をマスクとしてAsを選択的に、30ke
V程度のエネルギーで、イオン注入することにより、半
導体基板1の表面上に薄いn型の拡散層2を形成する。
この拡散層は、従来技術の時と同様、トランジスタのソ
ース・ドレイン部、又は回路上の抵抗等として使われて
いる。このようにしてできた半導体基板1上には、一般
に素子間又は層間の分離用としてボロン又はリンをドー
プしたPSG膜、酸化シリコン膜等が設けられる。ここで
は1.0μmの酸化シリコン膜を気相成長することにより
堆積させ、分離絶縁膜3を形成した。この分離絶縁膜3
をリアクティブ・イオン・エッチによりエッチングし、
n型の拡散層2の表面がむき出しになるようにコンタク
ト4部を形成する。拡散層2の表面に表面処理を施した
後、TiWをスパッタし、バリアメタル膜5を0.1μmほど
堆積させる。さらに、酸化シリコン膜6を厚さ1〜2nm
ほど気相成長、又はスパッタリング法により形成する
(第1図(a))。
As is selectively applied to a semiconductor substrate 1 made of P-type Si by using a photoresist film or an aluminum film as a mask, 30 ke
By ion implantation at an energy of about V, a thin n-type diffusion layer 2 is formed on the surface of the semiconductor substrate 1.
This diffusion layer is used as a source / drain portion of a transistor, a resistor on a circuit, or the like, as in the conventional technology. On the semiconductor substrate 1 thus formed, a PSG film or a silicon oxide film doped with boron or phosphorus is generally provided for separating elements or layers. Here, a 1.0 μm silicon oxide film was deposited by vapor phase growth to form an isolation insulating film 3. This isolation insulating film 3
Is etched by reactive ion etching,
The contact 4 is formed so that the surface of the n-type diffusion layer 2 is exposed. After performing a surface treatment on the surface of the diffusion layer 2, TiW is sputtered to deposit a barrier metal film 5 to a thickness of about 0.1 μm. Further, the silicon oxide film 6 is formed to a thickness of 1 to 2 nm.
It is formed by vapor deposition or sputtering (FIG. 1A).

さらに酸化シリコン膜6、アルミニウム膜の積層膜を
フォトレジストをマスクにしてエッチングしてアルミニ
ウム配線7を形成すると、第1図(b)に示す構造のn
型拡散層へのコンタクトの形成が可能となる。
Further, when the aluminum oxide film 7 is formed by etching the laminated film of the silicon oxide film 6 and the aluminum film using the photoresist as a mask, n of the structure shown in FIG.
A contact with the mold diffusion layer can be formed.

上述した構造のコンタクトは、十分アルミニウム配線
7−拡散層2間の抵抗が低くなるように、熱処理を行う
必要がある。この熱処理により酸化シリコンはアルミニ
ウムにより還元され、酸化アルミニウム、Si,Alの混合
物からなる中間層が形成され、十分低抵抗のコンタクト
が得られる。例えば1nmの酸化シリコン膜の場合は450℃
の熱処理を20分行えばよい。
The contact having the above-described structure needs to be subjected to a heat treatment so that the resistance between the aluminum wiring 7 and the diffusion layer 2 is sufficiently reduced. By this heat treatment, silicon oxide is reduced by aluminum, an intermediate layer made of a mixture of aluminum oxide, Si and Al is formed, and a contact with sufficiently low resistance is obtained. For example, 450 ° C for 1nm silicon oxide film
Heat treatment may be performed for 20 minutes.

このようにして形成したコンタクトの洩れ電流(p−
n接合の逆バイアス電流)と熱処理温度の関係を第2図
に実線で示す。但し、熱処理時間は20分とする。低温で
は酸化シリコン膜がほとんどそのまま残るので洩れ電流
が小さいのは当然である。
The contact leakage current (p−
The relationship between the reverse bias current of the n-junction) and the heat treatment temperature is shown by the solid line in FIG. However, the heat treatment time is 20 minutes. At low temperatures, the silicon oxide film remains almost intact, so that the leakage current is naturally small.

n型の拡散層とアルミニウム配線7とのコンタクトの
形成を例にあげたが、p型の拡散層とアルミニウム配線
とのコンタクトの形成においても同様に本発明を適用で
きる。さらにバリアメタルとしてTiWだけでなくその他
のバリアメタルでもよい。
Although the formation of the contact between the n-type diffusion layer and the aluminum wiring 7 is described as an example, the present invention can be similarly applied to the formation of the contact between the p-type diffusion layer and the aluminum wiring. Furthermore, not only TiW but also other barrier metals may be used as the barrier metal.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、バリアメタル膜とアル
ミニウム配線との間に酸化シリコン膜を形成することに
より、アルミニウム配線−拡散層間の密着性をよくする
ための熱処理を行っても、洩れ電流を小さく抑える事が
できるので、良好なコンタクトをもつ半導体集積回路装
置を実現することが可能となる。
As described above, according to the present invention, by forming a silicon oxide film between a barrier metal film and an aluminum wiring, the leakage current can be reduced even when a heat treatment for improving the adhesion between the aluminum wiring and the diffusion layer is performed. Since it can be kept small, a semiconductor integrated circuit device having good contacts can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a),(b)は本発明の一実施例を説明するた
めの工程順に示す半導体チップの断面図、第2図は、拡
散層2とアルミニウム配線7の間にp−n接合に対して
逆方向に電流を流した時の熱処理温度と洩れ電流のとの
関係を示す特性図、第3図は従来のコンタクト形成方法
を説明するための縦断面図である。 1……半導体基板、2……拡散層、3……分離絶縁膜、
4……コンタクト部、5……バリアメタル膜、6……絶
縁膜、アルミニウム配線膜。
1 (a) and 1 (b) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention, and FIG. 2 is a pn junction between a diffusion layer 2 and an aluminum wiring 7. FIG. 3 is a characteristic diagram showing a relationship between a heat treatment temperature and a leakage current when a current flows in the opposite direction, and FIG. 3 is a longitudinal sectional view for explaining a conventional contact forming method. 1 ... semiconductor substrate, 2 ... diffusion layer, 3 ... isolation insulating film,
4 ... contact part, 5 ... barrier metal film, 6 ... insulating film, aluminum wiring film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に形成された、素子間又は層
間の分離絶縁膜を選択的に開孔してコンタクト部を形成
し、前記コンタクト部にバリアメタル膜を形成する工
程、前記バリアメタル膜上に、酸化シリコン膜を形成
後、アルミニウム膜を形成する工程、及び熱処理を行な
って前記酸化シリコン膜の少なくとも一部を還元する工
程を有する事を特徴とする半導体集積回路装置の製造方
法。
A step of forming a contact portion by selectively opening a separation insulating film between elements or between layers formed on a semiconductor substrate, and forming a barrier metal film on the contact portion; A method for manufacturing a semiconductor integrated circuit device, comprising: forming a silicon oxide film on a film, forming an aluminum film, and performing a heat treatment to reduce at least a part of the silicon oxide film.
JP1977890A 1990-01-29 1990-01-29 Method for manufacturing semiconductor integrated circuit device Expired - Lifetime JP2867537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977890A JP2867537B2 (en) 1990-01-29 1990-01-29 Method for manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977890A JP2867537B2 (en) 1990-01-29 1990-01-29 Method for manufacturing semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH03222414A JPH03222414A (en) 1991-10-01
JP2867537B2 true JP2867537B2 (en) 1999-03-08

Family

ID=12008784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977890A Expired - Lifetime JP2867537B2 (en) 1990-01-29 1990-01-29 Method for manufacturing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2867537B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770564B1 (en) 1998-07-29 2004-08-03 Denso Corporation Method of etching metallic thin film on thin film resistor

Also Published As

Publication number Publication date
JPH03222414A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
JPS6152584B2 (en)
JPS6252963A (en) Manufacture of bipolar transistor
JP2601136B2 (en) Method for manufacturing semiconductor device
JP3023853B2 (en) Method for manufacturing semiconductor device
JPS5846193B2 (en) semiconductor equipment
JP2867537B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS6242391B2 (en)
JPH01241168A (en) Bipolar transistor and manufacture thereof
JPS6231507B2 (en)
JPH0897212A (en) Manufacture of semiconductor device
JP2782737B2 (en) Method for manufacturing semiconductor device
JPH0283920A (en) Manufacture of semiconductor device
JP2659798B2 (en) Semiconductor device
JPH0155585B2 (en)
JP3218777B2 (en) Semiconductor device and manufacturing method thereof
JP2822382B2 (en) Semiconductor device and manufacturing method thereof
JP3104335B2 (en) Method for manufacturing semiconductor device
JPH06291077A (en) Semiconductor device and manufacture thereof
JPH02226758A (en) Semiconductor device
JPH04296020A (en) Semiconductor device and manufactuer thereof
JPS59222939A (en) Semiconductor device
JPS6113383B2 (en)
JPS6046546B2 (en) Manufacturing method of semiconductor device
JPS61108162A (en) Semiconductor device and manufacture thereof
JPS60170267A (en) Schottky barrier diode