JPS6258294A

JPS6258294A - 表示装置

Info

Publication number: JPS6258294A
Application number: JP60198906A
Authority: JP
Inventors: 浩一長谷川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-09-09
Filing date: 1985-09-09
Publication date: 1987-03-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は表示装置に係り、特に多色のカラーを表示する
カラー表示装置に関する。

〔従　来　技　術〕

マイクロプロセッサの発展にともない、内部において処
理した画像を多色のカラーで表示する装置が要求されて
いる。従来の表示装置においては。

たとえば６４０Ｘ　４００ドツトで１画面を構成し、そ
れぞれのドツトが赤、青、緑の三色を独立に発光する様
になされている。尚、各色の発光はそれぞれ各光に割り
当てられたメモリの１ビツトに１ドツトが対応しており
９発光はオンかオフしか存在しない。そして、この三色
の組合わせによって白。

黒を含めて合計８色の色を表示している。しかしながら
、前述したマイクロプロセッサ等で処理した画像の色調
が複雑な場合には８色で表現することができない問題が
発生していた。これを解決する為、中間調を表示できな
いあるいは少ししか表示できない装置においては点燈す
るドツト密度をコントロールして行っていた。たとえば
表示装置の各ドツトを２×２の合計４ドツトを１組とし
て合計３２０Ｘ　２００の画素として使用している。こ
の時には各色は第４図に表す様に全く発光しない場合を
含めて５階調が可能となる。よって、各色が５階調であ
るので２表示可能色としては１２５色（５Ｘ　５　Ｘ　
５）となる。尚、第４図においては・点燈、○は清規を
表す。

前述した従来の方式によるカラー表示は１２５色あるの
で、簡単な画像を表示することは可能であるが、明るさ
を変化させたり９表現豊かな画像を表示することはでき
なかった。これを解決する方法として、１画素を構成す
るドツトの数をたとえば３×３ドツトや４×４ドツトの
様にすることによって階調を多くする方法がある。しか
し、この方法はドツトを増加させることによって表示分
解能が低下してしまう問題を有している。

一方、各ドツトの発光色に階調をもたせる為。

各ドツトの色の階調すなわち中間調を表示できる様にす
る為、各ドツトの各色に対応して複数のビットを割り当
て、ＤＡコンバータでアナログ量に変換して複数の階調
を表示できる様にした装置がある。この装置は各ドツト
に対応して各色の階調が制御できるので、前述した明る
さの変化や表現豊かな画像の表示は可能であるが、高価
なりＡコンバークを必要とした。この為１分解能や多数
の階調が表示可能であっても高価であるという問題を有
していた。

〔発明の目的〕

本発明は上記従来の欠点に鑑み、総画素数すなわち分解
能を低下させずに、多色の表示さらには表現豊かな表示
を可能とした安価な表示装置を提供することを目的とし
た。

〔発明の要点〕

本発明は上記目的を達成するために、複数のドツトによ
ってパターンを表示する表示装置において少なくとも１
個の表示ドツト単位で発光量を。

記憶するメモリと１画面数をカウントするカウント手段
と、前記メモリより少なくとも１個のドツト単位での発
光量のデータと前記カウント手段の値とによって前記少
なくとも１個のドツト単位の発光量を制御するドツト制
御手段を有することを特徴とした。

そして、その作用は以下の如くである。少なくとも１個
の表示ドツト単位で発光量を記憶しているメモリより表
示ドツトの発光量データを読出して前記制御手段に加え
る。前記制御手段は複数階調の発光量に対応したｎ×ｎ
ドットの発光パターンを複数記憶しており、前記メモリ
より加わる発。

光量データに対応した複数のパターンを９表示画面単位
で加わるカウントデータに従って順次選択的に出力する
。

〔実　施　例〕

以下９図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例の回路構成図である。

図示しないプロセッサ（ＣＰＵ）のアドレスＡｄｒはセ
レクタ１に加わる。また表示部（ＣＲＴ）２で表示させ
る為の各メモリのアドレスを発生するアドレスカウンタ
３の出力も前述のセレクタ１に加わる。セレクタ１はＲ
メモリ４゜Ｇメモリ５．Ｂメモリ６に接続されており、
ＣＰＵより加わるアドレスＡｄｒあるいはアドレスカウ
ンタ３より加わるアドレスを選択して出力する。

ＣＰＵアドレスをセレクタ１が選択するのはたとえば表
示がなされていない時に行われるＲメモリ４、Ｇメモリ
５．Ｂメモリ６のアクセス時であり。

この選択によってＲメモリ４．Ｇメモリ５．Ｂメモリ６
へのデータＤａの書込みあるいは読出しが行われる。尚
、書込みあるいは読出しは全て各メモリ４〜６に接続し
ているＲ用水方向トランシーバ７．０用双方向トランシ
ーバ８．Ｂ用双方向トランシーバ９を介してなされ、こ
の書込みあるいは読出しによって目的の画像のデータが
各メモリ４〜６に格納される。ＣＰＵアドレスをセレク
タ１が選択しない場合にはセレクタ１は全てアドレスカ
ウンタ３より出力されるアドレス値を選択して各メモリ
４〜６に出力する。アドレスカウンタ３は前述した様に
表示部２で表示させる為のデー６一夕を各メモリ４〜６より読出す為のアドレス値を出力し
ており、このアドレス値によって各メモリ４〜６はアド
レスされて表示部２における各ドツトグループたとえば
２×２ドツトのグループの階調データを出力する。各メ
モリ４〜６より出力された階調データはそれぞれＲ用パ
ターン発生器１０、Ｇ用パターン発生器１１．Ｂ用パタ
ーン発生器１２に加わる。Ｒメモリ４は赤の表示データ
を、Ｇメモリ５は緑の表示データをまたＢメモリ６は青
の表示データをそれぞれ記憶するメモリであり、Ｒ用パ
ターン発生器１０．Ｇ用パターン発生器１１．Ｂ用バク
ーン発生器１２は赤、緑、青用のパターン発生器である
。

一方、アドレスカウンタ３の出力はパターン選択回路１
３に加わっており、一画素分の各メモリ４〜６のアドレ
スを出力した時に１回データをパターン選択回路１３に
出力する。パターン選択回路はたとえば２ビツトのカウ
ンタより成り、０〜３のデータをＲ用パターン発生器１
１．Ｇ用パターン発生器１０．Ｂ用パターン発生器１２
に出力する。２ビツト（Ｖ、Ｈ）より成るＯ〜３のデー
タはそれぞれのパターン発生器１０〜１２が有する各階
調に対する４個のパターンデータのどのパターンを選択
してビデオ信号コントローラ１４に出力するかを指定す
る。第２図はパターンの選択を表す図表である。４個の
異なるパターンＡ、Ｂ。

Ｃ，ＤはそれぞれＶ、Ｈが００．０１，１０゜１１の時
に選択される。すなわち、パターン選択回路１３の出力
は順次０，１，２，３．Ｏ・・・・とくりかえされるの
で、順次パターンＡ、パターンＢ、パターンＣ，パター
ンＤが（りかえし選択される。

表示時にはセレクタ１を介してアドレスカウンタ３のア
ドレス値がメモリ４〜６に加わり、メモＩ７４〜６より
階調データが各パターン発生器１０〜１２に入力する。

よって加わる階調データに対応したレベルのパターンが
各パターン発生器１０〜１２内でそれぞれ選択され、さ
らにレベルにおける４個のパターンがパターン選択回路
１３より加わる信号Ｖ、Ｈによって順次選択をくりかえ
される。

第３図は各レベルにおけるパターン図である。

各レベルのパターンはパターンＡ、Ｂ、Ｃ，Ｄより成り
、このパターンが各パターン発生器１０〜１２でそれぞ
れ選択されてビデオ信号コントローラ１４に出力される
。尚、パターン発生器１０〜１２には図示しないが、ド
ツトを指定するアドレス信号が加わっており、−走査線
単位で各ドツトが選択されて出力される様に構成されて
いる。

ビデオ信号コントローラ１４はＲ用パターン発生器１０
．Ｇ用パターン発生器１１．Ｂ用パターン発生器１２に
よりそれぞれ赤、緑、青の分離したビデオ信号が加わる
ので、ビデオ信号コントローラはＣＲＴ２に対し、必要
な同期信号を付加して出力する。

第３図に示した様に各レベルが選択すなわちメモリ４〜
６内で指定された時にはその指定に対応して各レベルの
パターンが選択され、さらに順次そのレベル内のパター
ンがパターン選択回路１３で順次選択されるので、たと
えばレベル１が選択された時には、ＣＲＴ２における１
表示画素の４ドツトは第１回目の時には１個が点燈他が
消燈となる。そして第２．３．４回目の時には４個全て
消燈となる。またたとえばレベル１０の時には第１回目
の時には３個が点燈し、１個が清規、第２゜第３回目の
時には２個が点燈、２個が清規、第４回目の時には３個
が点燈、１個が消燈する。第３図のパターン図より明確
な様に第１番目から第４番目のパターンの各ドツトの点
燈は各レベルに対応しており、第１番目から第４番目の
画像すなわち４画像で各レベルが表現できる。このパタ
ーンによるレベルは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三
色に対してなされるので合計１’７Ｘ　１７ｘ　１７の
色調を表現することができる。

本発明の実施例においては２×２ドツトのパターンを４
個順次選択して表示することにより、１画像の各色の階
調を表している力ζ”、２Ｘ２ドツトに限らず、たとえ
ば１×２ドツトや３×２ドツト等他の構成でも可能であ
る。さらに、１画素に対し４個のパターンを画面単位で
選択して表示しているが、４個のパターンとは限らず、
２．３．さらには５．６個としたことも可能である。ま
た。

第１図に示した本発明の実施例では各パターン発生器１
０〜１２に各レベルのパターンを設け９画面単位でその
パターンを選択しているが、各Ｒメモリ４．Ｇメモリ５
．Ｂメモリ６をそれぞれ複数個設け、順次表示しておい
てそのそれぞれの複数個のメモリを選択することによっ
ても同様の効果を発生する。尚、この場合には、プロセ
ッサによって１画素を構成するドツトの数は任意に決定
することができる。たとえば、各Ｒ，Ｇ、Ｂに対しそれ
ぞれ４個のメモリを設けた時には１画素を１ドツトで構
成して５階調としたことや、前述したと同様に１画素を
４ドツトで構成して１７７階調すること等がプロセッサ
のメモリへの書込み処理によって変更することが可能と
なる。

〔発明の効果〕

以上述べた様に本発明は複数ドツトを１画素とし、少な
いドツト数で多くの階間を表示できるので本発明によれ
ば分解能を低下することなく多色の表示さらには表現豊
かな表示を可能とした安価な表示装置を得ることができ
る。

【図面の簡単な説明】

第１図は本発明の実施例の回路構成図。第２図はパターンの選択を表す図表。第３図は各レベルにおけるパターン図。第４図は従来の５階調のパターン図である。１・・・セレクタ。３・・・アドレスカウンタ。４・・・Ｒメそり。５・・・Ｇメそり。６・・・Ｂメそり。７・・・Ｒ用双方向トランシーバ。８・・・Ｇ用双方向トランシーバ。９・・・Ｂ用双方向トランシーバ。１０・・・Ｒ用パターン発生器。１１・・・Ｇ用パターン発生器。１２・・・Ｂ用パターン発生器。１３・・・パターン選択回路。特許出願人　　　カシオ計算機株式会社レヤルＯレヘ”ル１　　　　　　レヘ゛ル　２　　　　　　レヘ
”ル　３　　　　　　しτル　４レヘ゛ル　５　　　　
　　レヘ″ル６　　　　　　レヘ゛ル　７　　　　　　
しＴ／し　８レヘ・ル　９　　　　　レヘ゛／し　１０
　　　　　レヘ゛ル１１　　　　　　し〜゛ｊし１２レ
ヘ゛ル１３　　　　　　レヘ゛ル　１４　　　　　し■
ル１５　　　　　１．へ／し　１６穫釆の５ρυ鶴ｈパ
タ一ン図ｍ４図各レヘ゛ノνｒ＝おけ３パｙ−＞国電　３１！１

Claims

【特許請求の範囲】

（１）複数のドットによってパターンを表示する表示装
置において少なくとも１個の表示ドット単位で発光量を
記憶するメモリと、画面数をカウントするカウント手段
と、前記メモリより少なくとも１個のドット単位での発
光量のデータと前記カウント手段の値とによって前記少
なくとも１個のドット単位の発光量を制御するドット制
御手段を有することを特徴とした表示装置。
（２）前記メモリは表示画面におけるドットのｎ×ｎド
ットを１画素として発光量を記憶することを特徴とした
特許請求の範囲第１項記載の表示装置。
（３）前記ドット制御手段は複数階調の発光量に対応し
たｎ×ｎドットの発光パターンをそれぞれ複数記憶し、
前記カウント手段より加わるカウント値に従って発光量
に対応したパターンを順次表示することを特徴とした特
許請求の範囲第２項記載の表示装置。