JPS6257253B2 - - Google Patents
Info
- Publication number
- JPS6257253B2 JPS6257253B2 JP56131615A JP13161581A JPS6257253B2 JP S6257253 B2 JPS6257253 B2 JP S6257253B2 JP 56131615 A JP56131615 A JP 56131615A JP 13161581 A JP13161581 A JP 13161581A JP S6257253 B2 JPS6257253 B2 JP S6257253B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- position detection
- detection mark
- mark
- charged beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造工程に用いられる電
子ビーム露光などの荷電粒子によるパターン形成
において、荷電ビームの照射位置を補正するため
に用いられる位置検出マークの帯電を防止して、
パターン形成精度を向上する方法に関するもので
ある。
子ビーム露光などの荷電粒子によるパターン形成
において、荷電ビームの照射位置を補正するため
に用いられる位置検出マークの帯電を防止して、
パターン形成精度を向上する方法に関するもので
ある。
荷電粒子によるパターン形成においては、一般
に、パターン形成を行う基板上に塗布されたレジ
スト膜の所望の位置に荷電粒子を照射し、現像処
理によつてレジスト膜の荷電粒子照射部分のみを
残したり、あるいは溶解除去して未照射部を残
し、次にレジストパターンをマスクとして基板の
エツチング等を行いパターン形成が行われる。所
望部に正確に荷電粒子を照射するため、あらかじ
め基板に形成（通常、ホトリソグラフイにより形
成）された断面形状凹もしくは凸またはＶ状等の
荷電ビーム用位置検出マークを用いて、そこから
の信号によりビーム位置の修正を行う。この際、
基板が絶縁性（又は高抵抗）である場合は、基板
に照射された電荷が逃げにくく、あらかじめ形成
されている位置検出用マークを荷電粒子で走査す
るとき、電荷がマーク付近に蓄積して粒子線を曲
げるため、誤つた位置情報を与え、描画位置ずれ
が発生し易い欠点があつた。
に、パターン形成を行う基板上に塗布されたレジ
スト膜の所望の位置に荷電粒子を照射し、現像処
理によつてレジスト膜の荷電粒子照射部分のみを
残したり、あるいは溶解除去して未照射部を残
し、次にレジストパターンをマスクとして基板の
エツチング等を行いパターン形成が行われる。所
望部に正確に荷電粒子を照射するため、あらかじ
め基板に形成（通常、ホトリソグラフイにより形
成）された断面形状凹もしくは凸またはＶ状等の
荷電ビーム用位置検出マークを用いて、そこから
の信号によりビーム位置の修正を行う。この際、
基板が絶縁性（又は高抵抗）である場合は、基板
に照射された電荷が逃げにくく、あらかじめ形成
されている位置検出用マークを荷電粒子で走査す
るとき、電荷がマーク付近に蓄積して粒子線を曲
げるため、誤つた位置情報を与え、描画位置ずれ
が発生し易い欠点があつた。
第１図は従来の位置検出用マークの一構成例を
示した斜視図である。図において、１は基板、２
はレジスト、３は位置検出マーク、４は走査用ビ
ーム、５は走査方向の一例を示す矢印である。
示した斜視図である。図において、１は基板、２
はレジスト、３は位置検出マーク、４は走査用ビ
ーム、５は走査方向の一例を示す矢印である。
第１図に示す例では、基板１を半絶縁性ガリウ
ムひ素（比抵抗が107Ω・cm）とし、位置検出用
マーク３はガリウムひ素基板１上に形成した深さ
0.6μｍの溝であり、電子線（走査用ビーム４）
で溝の上を走査して位置を検出する。位置検出終
了後、所望のパターンを所望の位置に形成する電
子の照射を行う。
ムひ素（比抵抗が107Ω・cm）とし、位置検出用
マーク３はガリウムひ素基板１上に形成した深さ
0.6μｍの溝であり、電子線（走査用ビーム４）
で溝の上を走査して位置を検出する。位置検出終
了後、所望のパターンを所望の位置に形成する電
子の照射を行う。
第２図は従来構成の検出用マークによる描画の
位置ずれ結果（実測による。）を示したグラフで
あり、横軸はパターン位置の所望位置からのずれ
（μｍ）、縦軸はひん度である。スケールの右側に
Ｘ方向、左側にＹ方向のずれを示す。
位置ずれ結果（実測による。）を示したグラフで
あり、横軸はパターン位置の所望位置からのずれ
（μｍ）、縦軸はひん度である。スケールの右側に
Ｘ方向、左側にＹ方向のずれを示す。
図から明らかなように、前述した帯電によるず
れが発生している。
れが発生している。
本発明は、上記の欠点を除去するために、検出
用マーク部の帯電を防止し、位置検出で正確な位
置情報が得られる様に、マーク部を導電化しマー
ク形成領域の電荷の拡散を促し、さらには電荷が
マーク部から逃げるように基板上に導電路を設け
た構成にした。
用マーク部の帯電を防止し、位置検出で正確な位
置情報が得られる様に、マーク部を導電化しマー
ク形成領域の電荷の拡散を促し、さらには電荷が
マーク部から逃げるように基板上に導電路を設け
た構成にした。
以下、本発明を実施例によつて詳細に説明す
る。
る。
第３図は本発明の位置検出用マークの一実施例
を示した斜視図である。基板１は半絶縁性ガリウ
ムひ素（GaAs）基板、レジスト２は電子ビーム
レジスト、走査用ビーム４は電子ビームである。
６は基板１に不純物元素を導入し導電層（低抵抗
層）が形成された部分（マークの導電領域）であ
る。本実施例においては、不純物元素としてSiを
用い、イオン注入法で基板に注入し、ｎ形の導電
層を形成した。Siイオン注入の一例を示すと、加
速電圧は100kVと60kVの２段階に分けて行な
い、ドーズ量はいずれも１×1013／cm2であり、注
入深さは0.2〜0.3μｍであつた。
を示した斜視図である。基板１は半絶縁性ガリウ
ムひ素（GaAs）基板、レジスト２は電子ビーム
レジスト、走査用ビーム４は電子ビームである。
６は基板１に不純物元素を導入し導電層（低抵抗
層）が形成された部分（マークの導電領域）であ
る。本実施例においては、不純物元素としてSiを
用い、イオン注入法で基板に注入し、ｎ形の導電
層を形成した。Siイオン注入の一例を示すと、加
速電圧は100kVと60kVの２段階に分けて行な
い、ドーズ量はいずれも１×1013／cm2であり、注
入深さは0.2〜0.3μｍであつた。
なお、GaAs基板に対し導入される不純物元素
はSiに限らず、Ｓ，Se，Sn，Te，Be，Mg，
Zn，Cd等があり、またイオン注入法に限らず、
拡散法によつて導入してもよい。
はSiに限らず、Ｓ，Se，Sn，Te，Be，Mg，
Zn，Cd等があり、またイオン注入法に限らず、
拡散法によつて導入してもよい。
また、ｎ形（又はｐ形）導電層を形成するかわ
りに、Ti，Al，Ｗ，Pt，Moなどの金属または多
結晶Siなどの低抵抗半導体の薄層を表面に堆積さ
せても同様の効果すなわちマーク形成領域の電荷
の拡散促進効果が得られる。
りに、Ti，Al，Ｗ，Pt，Moなどの金属または多
結晶Siなどの低抵抗半導体の薄層を表面に堆積さ
せても同様の効果すなわちマーク形成領域の電荷
の拡散促進効果が得られる。
第４図は本発明の他の実施例を示したもので、
位置検出用マーク構成の平面図である。図におい
て、７は電荷を拡散するための導電路、８は所望
のパターンを露光する領域、３Ａ，３Ｂ，３Ｃは
あるチツプの３組の検出用マークであり、３′
Ａ，３′Ｂ，３′Ｃは図中では右どなりのチツプの
もつ検出用マークを示している。
位置検出用マーク構成の平面図である。図におい
て、７は電荷を拡散するための導電路、８は所望
のパターンを露光する領域、３Ａ，３Ｂ，３Ｃは
あるチツプの３組の検出用マークであり、３′
Ａ，３′Ｂ，３′Ｃは図中では右どなりのチツプの
もつ検出用マークを示している。
荷電ビームで位置検出用マーク３，３Ａ，３
Ｂ，３Ｃを走査するときに、基板のマーク近傍に
注入された電荷は導電路７を通つてマーク近傍か
ら拡散し、走査ビームに影響をおよぼさなくな
る。
Ｂ，３Ｃを走査するときに、基板のマーク近傍に
注入された電荷は導電路７を通つてマーク近傍か
ら拡散し、走査ビームに影響をおよぼさなくな
る。
本実施例におけるマークの導電領域６及び導電
路７の形成方法は第３図で説明したのと同じであ
る。
路７の形成方法は第３図で説明したのと同じであ
る。
なお、基板１の絶縁性が良好で電荷の蓄積が著
しい場合は導電路７の一端を接地することが望ま
しい。
しい場合は導電路７の一端を接地することが望ま
しい。
第５図は本発明の検出用マーク構成による描画
の位置ずれ結果を示したグラフであり、横軸はず
れ（μｍ）、縦軸はひん度である。スケールの右
側にＸ方向、左側にＹ方向にずれを示す。
の位置ずれ結果を示したグラフであり、横軸はず
れ（μｍ）、縦軸はひん度である。スケールの右
側にＸ方向、左側にＹ方向にずれを示す。
実験結果は第４図に示した構成の場合であり、
同一基板上の導電化処理を施さないパターン露光
領域８部分に、約３×10-4クーロン／cm2の露光量
で、線幅１〜0.5μｍのパターンを描画し、所望
位置に対する描画位置のずれを測定したものであ
る。検出用マーク近傍の導電化処理を行なわない
基板の場合（第２図参照）に比べ、ずれ量は著し
く小さくおさえられている。
同一基板上の導電化処理を施さないパターン露光
領域８部分に、約３×10-4クーロン／cm2の露光量
で、線幅１〜0.5μｍのパターンを描画し、所望
位置に対する描画位置のずれを測定したものであ
る。検出用マーク近傍の導電化処理を行なわない
基板の場合（第２図参照）に比べ、ずれ量は著し
く小さくおさえられている。
以上説明したように、本発明の位置検出用マー
クの構成方法を用いれば、電子ビーム等の荷電粒
子を使う基板上の位置検出において、低抵抗の領
域を基板の一部に選択的に形成することにより、
検出マークの帯電を防止して描画位置のずれを小
さくすることができる。この方法は、半絶縁性ガ
リウムひ素などの帯電しやすい基板に対する荷電
ビームによるパターンの直接描画において著しく
有効である。
クの構成方法を用いれば、電子ビーム等の荷電粒
子を使う基板上の位置検出において、低抵抗の領
域を基板の一部に選択的に形成することにより、
検出マークの帯電を防止して描画位置のずれを小
さくすることができる。この方法は、半絶縁性ガ
リウムひ素などの帯電しやすい基板に対する荷電
ビームによるパターンの直接描画において著しく
有効である。
第１図は従来の位置検出用マークの一構成例を
示した斜視図、第２図は従来構成の検出用マーク
による描画の位置ずれ結果を示したグラフ、第３
図及び第４図はそれぞれ本発明の位置検出用マー
クの構成を示した斜視図及び平面図、第５図は本
発明の検出用マーク構成による描画の位置ずれ結
果を示したグラフである。 １…基板、２…レジスト、３…位置検出用マー
ク、４…走査用ビーム、５…走査方向の一例を示
す矢印、６…マークの導電領域、７…導電路、８
…パターン露光領域。
示した斜視図、第２図は従来構成の検出用マーク
による描画の位置ずれ結果を示したグラフ、第３
図及び第４図はそれぞれ本発明の位置検出用マー
クの構成を示した斜視図及び平面図、第５図は本
発明の検出用マーク構成による描画の位置ずれ結
果を示したグラフである。 １…基板、２…レジスト、３…位置検出用マー
ク、４…走査用ビーム、５…走査方向の一例を示
す矢印、６…マークの導電領域、７…導電路、８
…パターン露光領域。
Claims (1)
- 【特許請求の範囲】 １ パターン形成を行なう基板の所定位置に荷電
ビーム用位置検出マークを形成する工程と、該位
置検出マーク形成領域近傍の基板を低抵抗化する
様に基板に対して選んだ不純物元素をイオン注入
法もしくは拡散法により基板に導入し表面近傍に
低抵抗層を選択的に形成する工程又は金属もしく
は低抵抗半導体の薄層を基板表面に選択的に形成
する工程を有し、上記位置検出マーク形成領域の
電荷の拡散を促す手段を設けたことを特徴とする
荷電ビーム用位置検出マークの構成方法。 ２ 上記電荷の拡散を促す手段として、上記位置
検出マーク領域に接続して導電路を形成すること
を特徴とする特許請求の範囲第１項記載の荷電ビ
ーム用位置検出マークの構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131615A JPS5833837A (ja) | 1981-08-24 | 1981-08-24 | 荷電ビ−ム用位置検出マ−クの構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131615A JPS5833837A (ja) | 1981-08-24 | 1981-08-24 | 荷電ビ−ム用位置検出マ−クの構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833837A JPS5833837A (ja) | 1983-02-28 |
| JPS6257253B2 true JPS6257253B2 (ja) | 1987-11-30 |
Family
ID=15062199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131615A Granted JPS5833837A (ja) | 1981-08-24 | 1981-08-24 | 荷電ビ−ム用位置検出マ−クの構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833837A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948924A (ja) * | 1982-09-14 | 1984-03-21 | Nec Corp | 電子線露光用位置合せマ−ク |
| JPS603400U (ja) * | 1983-06-22 | 1985-01-11 | 富士工器株式会社 | Ｌｐガス容器用キヤツプ |
-
1981
- 1981-08-24 JP JP56131615A patent/JPS5833837A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5833837A (ja) | 1983-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232439A (en) | Masking technique usable in manufacturing semiconductor devices | |
| EP0779557A2 (en) | Method for forming re-entrant photoresist lift-off profile for thin film device processing and a thin film device made thereby | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5948924A (ja) | 電子線露光用位置合せマ−ク | |
| US4221045A (en) | Self-aligned contacts in an ion implanted VLSI circuit | |
| CA1066431A (en) | Semiconductor device manufacture | |
| US4377627A (en) | Microminiature solid state device manufacture with automatic alignment of sub-patterns | |
| JPS58107630A (ja) | 半導体装置の自己整合方法 | |
| JPS6216534B2 (ja) | ||
| US6399401B1 (en) | Test structures for electrical linewidth measurement and processes for their formation | |
| JPS6257253B2 (ja) | ||
| US4416055A (en) | Method of fabricating a monolithic integrated circuit structure | |
| JPH05502760A (ja) | 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| JPS627688B2 (ja) | ||
| JP2822938B2 (ja) | 重ね合わせ精度の測定方法 | |
| JPH0429180B2 (ja) | ||
| JP3617223B2 (ja) | アライメント方法 | |
| JPH047587B2 (ja) | ||
| JPH0644550B2 (ja) | 半導体装置の製造方法 | |
| EP0107851A1 (en) | Manufacture of semiconductor devices by the planar method | |
| JPS5942971B2 (ja) | 半導体装置の製造方法 | |
| JPH05136480A (ja) | 半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| Daniel | Improvements in and relating to methods of manufacturing semiconductor devices |