JPS6256084A - 走査線補間回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は供給された飛越走査方式のカラーテレビジョン
信号を水平周波数がほぼＮ倍の順次走査方式に変換する
場合の走査線補間信号生成手段に関するものである。

〈発明の技術的背景〉 現行の飛越走査方式の映像信号から高解像度画像を得る
ものとして、順次走査方式のテレビジョン受像機が提案
され、特にデジタルテレビジョン受信機の付加機能の一
つとして顕著な価値ある画像を１７られている。

順次走査方式を実現するためには、同一フィールド内で
走査する他方のフィールドにおける映像信号（補間信号
）をいかにして作り出すかが課題となっている。

その一つの方法として、同一のフィールドにおける隣り
合う２ラインの和信号と、前後のフィールドの和信号を
補間信号とし、画面の動きに応じて使い分ける方法があ
る。本発明はこの方法に関するものであり、第２図に示
す従来例に従って説明づる。第２図において、１．１３
は１水平走査期間の２６２倍の期間の信号を記憶できる
２　６２　＋−１メモリ、２は１水平走査期間（１Ｈ）
の信号を記憶する１日メモリ、３．１５及び１６は加算
器であり、４及び１４は信号レベルを１／２にする割算
器、５及び７は動き検出器６の動き信号による係数Ｋを
検出しその係数Ｋによって乗算出力レベルが変化する乗
算器である。この係数Ｋが０のとき完全な動きの映像を
示し係数Ｋが１のときは静止画の映像を示づ、。

次に動作について説明する。入力に映像信号が入力され
るとまず１水平走査期間の２６２倍の期間を記憶する、
′７Ｊなわち遅延する２６２Ｈメモリ１により２６２Ｈ
の期間遅延される。この２６２１」期間遅延された信号
Ｖ１の一部は下記補間信号作成に要する期間に位相を合
せる為の遅延器８を通り後段にて処理する為の原信号と
し７て出力端子１０に出力される。また２６２Ｈ期間遅
延された信号１は１１」メモリ２によって１ト（は延さ
れた信号Ｖ２と加算器３に加えられ、その出力は割算器
、・１にて信号レベルを１／′２と成され通常の信号１
、ノベ、！７・となり信号ｖ３として乗ｔ−ｉ器５に入
力される。この信号Ｖ３はフィールド内の上下走査線に
おける信号の平均値を表わす信号となっているっまた、
１！−１匠延された信号Ｖ２は更に２６２　Ｈメモリ１
３により２６２　＋−１の期間遅延され（入力端子に加
えられた映像信号に対して計５２５　！ｌ遅延されたこ
とになり、１フレーム遅れとなる）、６”１”２１ＣＡ
　ｈ　２″″′”／　Ｉ／−１″″″“”８“　　　１
ある映像信号と加算器１５に加えられ、加算されて割算
器１４にて信号レベルを１／２となされ通常の信号レベ
ルとなり信号ＶＬｉとして乗算器７に入力される。この
信号ｖ４はフレーム間の信号の平均値を表わす信号とな
っている。入力信号レベルに対しく１−Ｋ）倍と成す乗
算器５及びに倍と成す乗算器７における係数Ｋ　ｆ、を
動き検出器６によって生成される。この動き検出器６は
、例えば前厄のフレーム期間の信号どうしの差信号を非
線形回路を経て得る方法によって係数にの値を決定する
方法があるが、係数Ｋが１のときは完全な静止画のとき
であり、係数ＫがＯのときは完全な仙さの映像のときで
あり、Ｏ≦に≦１であるときはその中間の映像を示づ。

よって例えば係数Ｋが１である静止画のとき【よフレー
ム間の平均値の信号４、っく乗口器７を通り加算器１６
を通して出力端子１１に出力される、また係数ＫがＯで
ある完全な勅さび〕ある映像であるとぎはフィールド内
の上下走Ｎ線における平均値の信号Ｖ３がｉｉ器５を通
り加算器１６を経て出力端子１１に出力される。

く背景技術の問題点〉 従来の走査線補間回路は以上のように構成され−〔いる
ので、静止画においては補間信号がフレーム間信号の平
均値によって生成されるが、この場合Ｓ／Ｎの改善度は
３　ｄ３程度であり、また補間仁ｒ（のみの改善でしか
ないという問題点があった。

〈発明の目的：〉 こ（′ｒＩ発明は、上記のよ・うな従来のものの問題点
を（イ決、改善するために成されたもので、映像信号の
平均化を繰り返すことにより、原信号及び補間信号ども
にＳ・ｉ−の大幅改善特に静止画における改善を成し得
る走査線補間回路を提供ゴるもＣ）である。

〈発明の実施例〉 以下、この発明の一実施例を図に基づいＣ説明する。第
１図において９は１フレーム（５２５１４）　　　　　
’の遅延時間を有する遅延器であり、１７．１８’よ夫
々（１−Ｋ）又はＫの乗算係数を有する乗ｔ）器であり
、第２図における部分と同等部分は同一符号で示してい
る。

第１図において説明を簡単にづるため、まず係数Ｋが１
である場合の静止画について説明する。、ツなわち乗算
器５及び１７の出力が零で乗算器７役び１８の出力が入
力と同一レベルの場合である、入力端子１２に映像信号
が入力されるとこの映像信号は２６２　Ｈメモリ１と１
Ｈメモリ２ど２６２１−（メモリ１３の合計５２５Ｈメ
モリとなる遅延（１１間を有する１フレーム前までの平
均化された信シ；へＪ５とともに加算器１５に入力され
て加口され、割算器１４によって信号レベルが１７２と
成され通常の信号レベルとなり信号Ｖ４として乗算器７
に入力される。また信号Ｖ４は乗算器１８に入力され、
その出力信号は加算器１９を経て出力信号Ｖ６となり再
び２６２Ｈメモリ１に入力され、１１」メモリ及び２６
２Ｈメモリ１３により５２５Ｈの遅延時間すなわち１フ
レーム遅れた信号Ｖ５となり次の映像信号と加算器１５
及び割算器１４により平均化される。つまり静止画の場
合フレーム間において絶えず平均化された信号が生成さ
れることとなる。他方信号Ｖ４が入力された乗算器７は
動ぎ検出器６からの係数にの信号が５２５Ｈメモリ９で
５２５　Ｈ期間遅延された乗算係数にとして乗算し加算
器１６を経由して出力端子１１に出力される。よって静
止画における出力信号は補間信号出力端子１１に現出さ
れる補間信号だけでなく、平均化された信号Ｖ１から遅
延器８を経由して出力端子１０に出力される原信号さえ
も絶えず平均化が繰り返された原信号として処理される
ことになり、平均化のくりかえしによって補間信号及び
原信号のＳ／Ｎは理論的には無限に大きくなる。

次に乗算器５，７，１７．１８に関する係数ＫがＯであ
る完全な動きの映像について説明する。

こ場合は乗符器７．１８の入力信号は出力に伝送されな
い。入力端子１２に動きの映像信号が入力されると２６
２日メモリ１で２６２１−１の遅延期間を遅延する信号
Ｖ１となり、１Ｈメモリ２によって信号Ｖ１に対し１Ｈ
の遅延時間を有する信号′・Ｊ２とともに加算器３にて
加算され割算器・１にて通常のレベルとなる１／２のレ
ベルに変換され、１フレーム分の遅延時間を与える５２
５Ｈの遅延器９を経た係数の情報により乗算器５にて乗
降され加算器１６を経て出力端子１１に出力される。以
上の動作により完全な動き映像の場合には、前のライン
信号と後のライン信号とが平均化されこ、動き検出器６
の出力像ｖｉＫによる制御によって出力されることにな
るが係数ＫがＯの場合、原信号は映像入力信号に対して
２６２Ｈメモリ′１悦び遅延器８を経由して出力端子１
０に出力され、補間信号はラインごとに平均化されて出
力端子１１に表われることになる。

また、乗算器５，７．１７．１８に関する係数Ｋが０〜
１の間にある完全な動ぎ映像と完全な静止画との間にあ
るゆるやかに変化する映像の場合は、動き検出６によっ
て検出された信号係数にの値に従って乗算器５，７，１
７．１８が動作する。

この動作に関しては上述の静止画及び完全な映像の場合
の動作の組み合せとなる。

なお上記実施例では前後のライン間信号の平均化をする
ために１Ｈメモリ２を使った半没を例示し、また前後の
フレーム間信号の平均化をするために２６２Ｈメモリ１
，１３及び１Ｈメモリ２を使った手段を例示したが、前
者は１水平走査期間の遅延期間の遅延時間を与えられる
素子、例えばガラス遅延線やＣＯＤ　（電荷転送素子）
等でもよく、後者の２６２日メモリも同様に水平走査期
間の２６２倍の遅延時間を与えられる素子で構成しても
よい。

また上記実施例での説明において、映像信号はアナプロ
／デジタルの区別を論じていないが、これはどちらでも
よく、デジタル信号として映像信号を扱かう場合は入力
端子１２の前段にＡ／Ｄ変換回路、出力端子１０．１１
の後段にＤ／Ａ変換回路及びタイミング関係を制御する
クロック制御回路等を必要とし、最近の集積回路技術の
進歩度合からみて、本発明の実施にもデジタル信号処理
が有利になると考えられる。

〈発明の効果〉 以上のようにこの発明によれば、平均化された前のフレ
ーム信号に更に平均化を行ない多数回の平均化を可能と
した構成としたので、静止画における映像信号は補間信
号のみでなく原信号をし多数回平均化されることになる
ので、静止画におけるＳ／Ｎの改善効果は創り知れない
。特にラノブムノイズに係わる静止画の画質劣化に対し
ｒ：：、ま゛［′。

均化という効果のため、顕８な画質向上がΔ１れる。、
′

【図面の簡単な説明】

第１図は本発明の走査線補間回路の一実施例を示すブロ
ック図、第２図は従来の走査線補間回路を示すブロック
図である。 １．１３・・・・・・２６２　＋−１メモリ２・・・・
・・・・・・・・・・・１Ｈメモリ４．１４・・・・・
・割樟器

Claims (1)

【特許請求の範囲】
1. 第１の映像信号と該第１の映像信号を１フレーム時間遅
   延する遅延手段を通した第２の映像信号とを平均化する
   加算器及び割算器を備え、画像の動きを検出する手段と
   により飛越走査を順次走査に変換する原信号及び補間信
   号を生成する走査線補間回路において、前記画像の動き
   を検出する手段により静止画と判断された場合に前記第
   １の映像信号と第２の映像信号とを平均化する加算器及
   び割算器を経た第３の映像信号と前記第１の映像信号と
   を前記平均化する加算器及び割算器を経た信号を前記補
   間信号とし前記第３の映像信号を前記原信号と成す走査
   線補間回路。