JPS62545B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は装置選択方式に関する。

特に、最終選択対象である下位装置を選択する
ための第１選択信号と各々が任意個の前記下位装
置を共通制御する上位装置を選択する第２選択信
号とを受信して前記下位装置のうちの１個を選択
するとともに該選択に関与した前記上位装置が自
己または該選択された前記下位装置いずれかの認
識信号を前記第１および第２選択信号の送信元
（選択装置）に返信する装置選択方式に関する。

認識信号には、受信した第２選択信号を上位装
置において単に折り返しただけの折返し信号と、
選択に関与した上位装置または選択された下位装
置の種類や番号を知ることのできる特性情報とが
ある。これらの認識情報が選択装置へ返信され、
マイクロ命令等により解析することによつて、選
択が正しく行なわれたか否かを確認することがで
きる。

従来のこの種の装置選択方式は第１選択信号を
送信するための片方向の第１信号線と、第２選択
信号を上位装置単位に送信するための第２選択信
号線と、認識信号を返信するための片方向の第３
信号線と、選択装置において前記第１選択信号を
保持する送信レジスタと、第１信号線を介して第
１選択信号を受信する前記上位装置毎の受信バツ
フアと、受信された第２選択信号と前記受信バツ
フアが出力する第１選択信号とに基づいて前記認
識信号を発生する前記上位装置毎の認識信号発生
回路とを含んでいる。

このような従来構成においては、第１選択信号
と認識信号とがそれぞれ別個の片方向信号線を介
して送受信されているため、選択装置と上位装置
との間のインタフエース線数が多くなるという欠
点がある。

本発明の目的はインタフエース線数が少ない装
置選択方式を提供することにある。

本発明の方式は最終選択対象である下位装置を
選択するための第１選択信号と各々が任意個の前
記下位装置を共通制御する上位装置を選択する第
２選択信号とを受信して、前記下位装置のうちの
１個を選択するとともに該選択に関与した前記上
位装置が自己または該選択された前記下位装置い
ずれかの認識信号を前記第１および第２選択信号
の送信元に返信する装置選択方式において、 前記第１選択信号の受信および前記認識信号の
返信を時分割に行なうための双方向の第１信号線
と、 前記第２選択信号を前記上位装置単位に受信す
るための第２選択信号線と、 前記第１および第２選択信号送信元において前
記第１選択信号を保持しかつ該第１選択信号を前
記第１信号線を介して送信したのち高インピーダ
ンス状態になる送信レジスタと、 前記第１信号線を介して受信した前記第１選択
信号を保持する前記上位装置毎の受信レジスタ
と、 前記受信された第２選択信号および前記受信レ
ジスタが保持する前記第１選択信号とに基づいて
前記認識信号を発生する前記上位装置毎の認識信
号発生回路と、 前記時分割を実現するためのタイミングを発生
するタイミング発生回路と、 前記受信レジスタが前記第１選択信号受信時に
は高インピーダンス状態に保たれかつ前記認識信
号発生回路が前記認識信号を発生するとこれを保
持し前記タイミング発生回路が発生する前記タイ
ミングに応答して前記返信を行なう前記上位装置
毎の三値状態ゲートとを設けている。

次に本発明について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示す回路図であ
る。

本実施例は第１信号線１０３と、２組の第１信
号線１０１，１０２と、折返し信号線１０４と、
送信レジスタ３と、受信レジスタ４と、タイミン
グ発生回路である遅延回路５と、認識信号発生回
路を構成するROM６と、三値状態ゲート７と、
レジスタ１と、２つのデコーダ２，８と、ゲート
９とを含んでいる。

第２図は第１図に示す実施例の適用例、第３図
は該実施例の動作を説明するためのタイミングを
それぞれ示す。

第２図において、各々が下位装置であるプリン
タ制御装置１１１、磁気デイスク制御装置１１
２、カードリーダ制御装置１１３および磁気テー
プ制御装置１１４はそれぞれプリンタ１１１Ｂ、
磁気デイスク装置１１２Ｂ、カード読取装置１１
３Ｂおよび磁気テープ装置１１４Ｂに個有の制御
を行ない、上位装置であるアダプタ１１０はこれ
ら４台の下位装置に共通する制御を行なう。

アダプタ１２０と、カードリーダ制御装置１２
１、プリンタ制御装置１２２、磁気デイスク制御
装置１２３および磁気テープ制御装置１２４と、
カード読取装置１２１Ｂ、プリンタ１２２Ｂ、磁
気デイスク装置１２３Ｂおよび磁気テープ装置１
２４Ｂとの関係も同様である。

選択装置１００は第１図に示すレジスタ１、デ
コーダ２、送信レジスタ３およびゲート９を含ん
でいる。

アダプタ１１０と１２０各々が共通制御を行な
う各前記４台の下位装置のうちの各１台が第１信
号線１０３を介して選択装置１００から第１選択
信号３′を受信して共通に選択（半選択）されか
つアダプタ１１０またはアダプタ１２０は各々第
２信号線１０１または１０２を介して選択装置１
００から第２選択信号１０１′または１０２′（図
示せず）を受信して、前記半選択された２台の下
位装置のうちの１台が最終的に選択される。い
ま、アダプタ１１０が選択されるものとして説明
を進めるが、アダプタ１２０が選択された場合に
も同様な動作が行なわれる。

受信された第２選択信号１０１′は受信レジス
タ４を励起させて既に受信されている第１選択信
号３′を保持させるとともに、折返し信号線１０
４を介して選択装置１００の送信レジスタ３へ折
返し信号１０４′として返信されて該送信レジス
タ３を高インピーダンス状態にして、認識信号の
受信に備える。

受信レジスタ出力４′はデコーダ８に供給され
て、解読され、デコーダ８はプリンタ１１１Ｂ、
磁気デイスク装置１１２Ｂ、カード読取装置１１
３Ｂおよび磁気テープ装置１１４Ｂのいずれか１
台を選択して、選択信号線１１１Ａ，１１２Ａ，
１１３Ａおよび１１４Ａのいずれか１つに信号を
出力する。受信レジスタ出力４′は１つのアドレ
スのみを有するROM６にも供給されて、該ROM
６にあらかじめ書き込まれている、アダプタ１１
０の種類や番号を含む認識信号を三状態ゲート７
に読み出させる。

一方、受信され第２選択信号１０１′は遅延回
路５にも入力されて、タイミング５′を発生さ
せ、三値状態ゲート７に供給される。三値状態ゲ
ート７はタイミング５′に応答してこれまでの高
インピーダンス状態から低インピーダンス状態に
なり、前記ROM６から読み出された認識信号
７′を第１信号線１０３を介して選択装置１００
に返信する。

以上の結果、第１信号線上の波形１０３′は第
３図に示すように、第１選択信号３′と認識信号
７′とが時分割で現われたものになる。

選択装置１００においては、ゲート９が返信さ
れてきた認識信号７′を中核回路（図示せず）に
おいて、マイクロ命令により解析し、アダプタ１
１０が確実に選択されたか否か検査する。

第４図は第１図に示す実施例の他の適用例を示
す。

本適用例は４台の入出力プロセツサ１００Ｐ，
２００Ｐ，３００Ｐおよび４００Ｐと、３台のサ
ブプロセツサ５００Ｐ，６００Ｐおよび７００Ｐ
と、メモリ２０００と、システムコントロールユ
ニツト１０００とがバス３０００を介して接続さ
れている情報処理装置である。各入出力プロセツ
サは任意数のアダプタを制御する。たとえば、入
出力プロセツサ１００Ｐは４台のアダプタ１１
０，１２０，１００および１４０を制御してい
る。

システムコントロールユニツト１０００はこの
情報処理装置全体の制御を行なうが、そのなかに
は、入出力プロセツサを上位装置、アダプタを下
位装置と見立てた選択機能も含まれる。

本実施例では認識信号として、上位装置である
アダプタに関する情報のみを返信しているが、
ROM６に複数アドレスを設けてデコーダ８の出
力によりアクセスさせることにより、下位装置に
関する情報をも認識信号のなかに含ませることも
容易にできる。

本実施例ではROM６のアクセスを受信レジス
タ出力４′により一回のみ行なつているが、受信
レジスタ出力４′により励起されるカウンタを設
け、このカウンタの出力により複数回連続して
ROMの複数アドレスをアクセスさせることによ
り、より情報量の多い認識信号を読み出させるよ
うにすることもできる。

本実施例では認識信号発生回路をROM６で構
成しているが、ROMを使用せず、アダプタ毎に
アダプタを識別することができるだけのヒツト数
分の折返し端子を設け、第２選択信号を該折返し
端子を介して三値状態ゲート７に出力するように
すれば、構成をより簡単化できる。

本実施例では認識信号の全てを第１信号線を介
して返信しているが、認識信号の一部は別個に設
ける片方向の返信線を介して返信するようにすれ
ば、認識信号の情報量が多くて、複数回に分けて
返信しなければならないようなときに、返信回数
を減らせることができる。

本発明によれば、第１選択信号の受信と認識信
号の返信とをそれぞれ片方向の信号線で行なう代
りに、以上のような構成の採用により、双方向の
信号線で行えるようになるため、インタフエース
線数を減少させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例、第２図は該実施例
の適用例、第３図は該実施例の動作タイミングお
よび第４図は該実施例の他の適用例をそれぞれ示
す。 図において、１００……選択装置、１１０，１
２０，１３０，１４０……アダプタ、１１１，１
２２……プリンタ制御装置、１１２，１２３……
磁気デイスク制御装置、１１３，１２１……カー
ドリーダ制御装置、１１４，１２４……磁気テー
プ制御装置、１１１Ｂ，１２２Ｂ……プリンタ、
１１２，１２３……磁気デイスク装置、１１３，
１２１……カード読取装置、１１４，１２４……
磁気テープ装置、１０１，１０２……第２信号
線、１０３……第１信号線、１０４……折返し信
号線、１０４，１１１Ａ，１１２Ａ，１１３Ａ，
１１４Ａ……選択信号線、１……レジスタ、２，
８……デコーダ、３……送信レジスタ、４……受
信レジスタ、５……遅延回路、６……ROM、７
……三値状態ゲート、９……ゲート、１′……レ
ジスタ出力、３′……第１選択信号、４′……受信
レジスタ出力、５′……タイミング、７′……認識
信号、１０１′……第２選択信号、１０４′……折
返し信号、１０３′……第１信号線上の波形、１
００Ｐ，２００Ｐ，３００Ｐ，４００Ｐ……入出
力プロセツサ、１０００……システムコントロー
ルユニツト、２０００……メモリ、３０００……
バス、５００Ｐ，６００Ｐ，７００Ｐ……サブプ
ロセツサ。

Claims (1)

1. 【特許請求の範囲】 １ 最終選択対象である下位装置を選択するため
   の第１選択信号と各々が任意個の前記下位装置を
   共通制御する上位装置を選択する第２選択信号と
   を受信して前記下位装置のうちの１個を選択する
   とともに該選択に関与した前記上位装置が自己ま
   たは該選択された前記下位装置いずれかの認識信
   号を前記第１および第２選択信号の送信元に返信
   する装置選択方式において、 前記第１選択信号の受信および前記認識信号の
   返信を時分割に行なうための双方向の第１信号線
   と、 前記第２選択信号を前記上位装置単位に受信す
   るための第２選択信号線と、 前記第１および第２選択信号送信元において前
   記第１選択信号を保持しかつ該第１選択信号を前
   記第１信号線を介して送信したのち高インピーダ
   ンス状態になる送信レジスタと、 前記第１信号線を介して受信した前記第１選択
   信号を保持する前記上位装置毎の受信レジスタ
   と、 前記受信された第２選択信号および前記受信レ
   ジスタが保持する前記第１選択信号とに基づいて
   前記認識信号を発生する前記上位装置毎の認識信
   号発生回路と、 前記時分割を実現するためのタイミングを発生
   するタイミング発生回路と、 前記受信レジスタが前記第１選択信号受信時に
   は高インピーダンス状態に保たれかつ前記認識信
   号発生回路が前記認識信号を発生するとこれを保
   持し前記タイミング発生回路が発生する前記タイ
   ミングに応答して前記返信を行なう前記上位装置
   毎の三値状態ゲートとを設けたことを特徴とする
   装置選択方式。 ２ 前記下位装置は入力装置もしくは出力装置も
   しくは入出力両用装置のいずれかに対する制御装
   置である特許請求の範囲第１項記載の装置選択方
   式。 ３ 前記下位装置は入力装置もしくは出力装置も
   しくは入出力両用装置のいずれかに対する制御装
   置を共通制御する制御装置である特許請求の範囲
   第１項記載の装置選択方式。