JPS6254182A

JPS6254182A - パタ−ン発生装置

Info

Publication number: JPS6254182A
Application number: JP60194665A
Authority: JP
Inventors: Genzo Ueda; 上田　源三; Eiji Wada; 和田　英二
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1985-09-03
Filing date: 1985-09-03
Publication date: 1987-03-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、パターン発生装置に関し、特に、ＩＣ検査
のためのテスト波形パターンなど、複数のＩＣテストピ
ンにそれぞれの波形パターンを発生するパターン発生装
置に関する。

［従来の技術］Ｉ（Ｊｌｌフシステムおいては、ＩＣの性能９機能試験
を行うためにそれに必“冴な複数ビットのテスト波形パ
ターンを、テストパターンプログラム等に従って自動的
に発生する７堡がある。

従来、そのようなテスト波形パターンの発牛装置にあっ
ては、パターン発生器によって作られたパターンデータ
とタイミング発生器により作られたクロック信弓とのそ
れぞれのうちから、ＩＣのピンごとに必要なものを選択
して合成し、所定の波形を生成する。そしてこれをドラ
イブ回路に送出して、その出力をレベル変換し、所定の
ＩＣピンに供給する方法を採っている。

その−・例として、第４図に見るような具体的な回路を
挙げることができる。

１は、パターン発生器であって、例えば所定のＲＯＭ等
により構成されていて、所定のアドレスをアクセスして
第５図の（ａ）　、　（ｂ）に見るパターンＡ、パター
ンＢのような所定のパターンデータを発生し、データセ
レクタ２により、そのうちの７反なパターンデータが所
定のタイミングで選択され、波形フォーマツタ３に送出
される。

・ツバタイミング発生器４により発生する第５図の（ｄ
）　、　（ｅ）のタイミング波形（＋）　、　（２）に
見るような各種のタイミングｊｒｊ号’のうちの１つか
タイミングセレクタ５により所定のタイミングで選択さ
れて、波形フォーマツタ３に送出される。

ここで、例えば、パターンＡ、パターンＢが選択された
とすると、波形フォーマツタ３おいて、第５図の（Ｃ）
に見るパターンデータがＡＢの合成パターンとして生成
されて、例えばタイミング波形（１）、（２）かそれぞ
れ選択されて、これらに従って、第５図の（ｆ）に見る
ようなテスト波形パターンの波形フォマッタ出力を発生
する。

この波形フォーマツタ３の出力信号は、テスト波形パタ
ーンとして、次段のドライブ回路６のドライバ７に送出
される。そしてドライブ回路６を経て”、設定された所
定の電圧の対応する波形パターンを、例えばハンドラ側
のソケットに挿着されている被検査ＩＣの特定のピンに
印加するものである。

なお、７ａ＋　７ｂは、ドライバ７に供給する基準電圧
源モジュールであって、これらにより安定な電圧ＶＩＨ
（ＨＩＧＨレベルの設定電圧値）。

ＶＩＬ（ＬＯＷレベルの設定電圧値）がドライバ７に供
給される。

［解決しようとする問題点コさて、゛１１導体集積回路は、＋’：：Ｉ機能化される
につれてテス）　１１．’ｌに印加される波形パターン
も複雑になる傾向にある。したがって、＋ｌ’ｉ記のよ
うにパターン発生器とタイミング発生器とにより、所定
の波形パターンを発生するものにあっては、発生できる
波形の種類がハードウェアの構成で決定されてしまい、
多様なテスト波形パターンに対応しきれない欠点がある
。

また、ピンごとにテスト波形や論理値に融通性をもたせ
るため、それに対応する選択回路が必要であって、ピン
数が多くなった場合に、回路規模が人きくなるとともに
、高速性が損なわれ、装置全体が大型化するという問題
点がある。

［発明の目的］この発明は、このような従来技術の問題点を解決すると
ともに、多様で複雑なテストパターンを曲中な構成によ
り発生することができるパターン発生装置を提供するこ
とを目的とする。

［問題点を解決するためのＬ段］このような目的を達成するためにのこの発明のパターン
発生装置におけるＬ段は、発生波形パターンを所定の期
間ごとに区分して、この区分された各期間における波形
の変化についてのタイミングデータをその発生シーケン
スに従って順次記憶し、これらのタイミングデータを順
次読み出して各期間における波形を順次発生することに
より発生波形パターンを発生するというものである。

［作用］このように構成することにより、区分けしたタイミング
データを？１１．に連続的にメモリにに記憶し、これを
順次アクセスするだけで、種々の波形パターンをｆｆ［
ｔ’−に発生させることができる。したがって、データ
とタイミングとを別々に取り扱わなくて済むことになる
。その結果、テスト波形パターンの発生が容易となり、
その管理、制御がｊｌｊ純なものとなる。

また、いくつかの領域にそれぞれ区分された部分波形の
集合として得られる一定周期の長さの基本的な波形パタ
ーンデータを記憶するようにすれば、これらの組合せて
順次アクセスすることにより複雑な波形パターンをこれ
らの組合せにより血中に発生させることかできる。

したがって、その１゛団１が大きく、ハードウェア構成
が中線となる。また、テストＩＣの各ピンに対するパタ
ーン発生回路を同一の回路（同一のメモリを使用する。

ＣＩ′味として）として実現することができる。

［実施例］以ド、図面を参照し、この発明の−・実施例について説
明する。

第１図は、この発明によるパターン発生装置の・実施例
の概略ブロック図、第２図（ａ）は、発生すべき波形パ
ターンの具体例であって、第２図（ｂ）は、その場合の
パターンデータメモリの記憶内容を示す説明図、第３図
は、第１図におけるタイミング信−ノ・発生回路の具体
例のブロック図、である。なお、各図において同一のも
のは、同一の符ジノ・でボす。

パターンＱ　生’装置１０は、ＩＣ検査ンステムにおい
てＩ　ＣＭＡのためのテスト波形パターンを発生するも
ので、パターンデータメモリ１２、テストシーケンスプ
ロセッサ１４、タイミング信号発生量に？ｌ　１５　、
アドレスカウンタ／アクセス回路１６、そしてクロック
発生回路１８″Ｆを備えている。

テストシーケンスプロセッサ１４は、内部のメモリに種
々のテスト波形パターンを発生させるために必要なマイ
クロコマンドプログラムを格納しており、それを実行す
ることによりパターンデータメモリ１２に対するスター
トアドレス情報を発生するとともに、クロック発生回路
１８を起動する。′ パターンデータメモリ１２は、被検査デバイス（ＩＣ）
の性能１機能試験に必要な種々の発生波形パターンを所
定の期間ごとに区分して、この区分された各期間の長さ
及びその期間における波形の変化についてのデータをタ
イミングデータとして発生波形のシーケンスに対応して
順次各アドレスに記憶している。そしてこれら各タイミ
ングデータの集合は、等しい時間的長さで、等しい領域
に分割された記憶領域Ｍｔ　＋　Ｍ２　、・φ・にそれ
ぞれ記憶されている。

これら各記憶領域Ｍｔ　、　Ｍ２　、　　”・・は、ア
ドレスカウンタ／アクセス回路１６からり、えられるア
ドレス情＋Ｖ（及び読み出し制御信号）により指定され
、その記憶領域の先頭アドレスを基準さして＊を次アク
セスした各アドレスからタイミングデータが順次出力さ
れて、それらが順次タイミング信−ノ・発生回路１５に
送出される。

ここで、タイミングデータは、−ｙちＩ−かりタイミン
グ値、）７ちドがりタイミング値９区分された部分発生
波形のＩｔＪＩ間を示す波形レート値の３つのデータか
ら構成されていて、第２図（ｂ）に見るように、これら
３つのデータは、パターンデータメモリ１２の同一・ア
ドレスで並列に設置され、同時にアクセスされる３つの
領域、データメモ’Ｊ　部１２　ａ、ｌ　２　ｂ＊　　
ｌ　２　ｃにそれぞれ記憶されている。

・方、タイミング（；ｊ’　Ｓ；’発生回路１５は、前
記タイミングデータに応じて−ｒち１・、がり指令信号
及び−ｙち下がり指令信−シ１５ｂを波形エツジ発生回
路２０に送出する。また、指定された！Ｊ！新タイミン
グに従ってアドレスカウンタ／アクセス回路１６にアド
レス更新信号１５ｃを送出する。

このタイミング信号発生回路１５の詳細は、第３図に見
るように、第１．第２．第３のカウンタ２１．２２．２
３と第１．第２．第３のコンパレータ２４，２５．２Ｂ
、そしてクロックカウンタ２７とからなり、第１のカウ
ンタ２１には、パターンデータメモリ１２ａから読み出
された＼γちｌ−かりタイミング値が格納され、第２の
カウンタ２２には、データメモリ沈１２　ａから読み出
された一γちドがりタイミング値が格納される。そして
第３のカウンタ２３には、波形レート値が格納される。

これらの値と、クロック発生回路１８からのクロックを
カウントするクロックカウンタ２７の（直とがそれぞれ
第１．第２．第３のコンパレータ２４．２５．２８にお
いて比較され、それぞれにおいて−・致が検出された時
点で−・致検出信号を発生する。

ここで、第１のコンパレータ２４から発生する致検出（
，１−じは、＼ｆち１−かり指令信−）１５ａとして波
形エツジ発生回路２０に送出される。また、第２のコン
パレータ２５から発生するー・致検出信−シ・は、　Ｘ
７．ちドがり指令信−；ｔ５ｂとして同様に波形エツジ
発生回路２０に送出される。−・方、第３のコンパレー
タ２６から発生する一致検出信シノ・は、アドレスカウ
ンタ／アクセス回路１６のアドレス値を更新する更新信
’ｒｊ　ｌ　５　ｃとしてアドレスカウンタ／アクセス
回路１６に送出される。なお、第１、第２．第３のカウ
ンタ２Ｌ　２２，２３とクロックカウンタ２７とは、そ
れぞれ第３のカウンタ２３から発生する更新信シ号１５
　ｃによりクリアされる。

さて、波形エツジ発生回路２０は、第１図に見るように
、タイミングイ、：号発生回路１５から出力される１ｙ
ち１ユがり指令イ、：−ノ１５ａ又は〜ｙちドがり指令
イ１、’ノ１５　ｂに応して出力波形パターンを立ち１
・げ又は＼γちドげたテスト波形パターンをドライブ回
路６（そのドライバ７）へと出力する。

ここで、アドレスカウンタ／アクセス回路１６は、テス
トシーケンスプロセッサ１４からパターンデータメモリ
１２の先頭アドレス値がストアされる。その後、このア
ドレス値は、タイミング信号発生回路１５から送出され
る更新４８号１５ｃにより更新される。そしてアドレス
が更新されるごとに、アドレスカウンタ／アクセス回路
１６は、パターンデータメモリ１２に対して読み出し制
御信号を送出する。

したがって、パターンデータメモリ１２から読み出され
るタイミングデータの発生タイミングは、アドレスカウ
ンタ／アクセス回路１６がメモリをアクセスするタイミ
ングで決定され、それは、タイミング信号発生回路１５
の更新信号１５ｃにより決定される。そしてこの更新信
号１５ｃは、タイミングデータの中の波形のレート値で
決定される。

ところで、テストシーケンスプロセッサ１４からアドレ
スカウンタ／アクセス回路１６にストアされる先頭アド
レス値のうち１−位ビット９例えば１位２ビツトかパタ
ーンデータメモリ１２の分割された領域Ｍ＋（ｉ＝ｌ〜
ｎ　）の１つを指定する。

そしてそのド（Ｘ′１ビット、例えばド位８ピントがそ
の領域におけるデータパターンのアクセスアドレスとな
る。

なお、前記のように、１−位ビットを２ビツトとし、ド
位ビットを８ビツトとすると、パターンデータメモリ１
２は、４つの領域に分割されて、４つのパターンデータ
を記憶し、各パターンデータの長さは、ド位が８ビツト
なので２５６ビツトとなる。そして更新されるアドレス
は、このド位８ビットのみの範囲でなされる。

次に、テスト波形パターンの発生動作について説明する
。

第２図（ａ）に見るような波形パターンを発生する場合
を４えて見ると、基環′点Ｏから５０ｎｓ経たら＼７ち
１・がり、この波形は、基準点Ｏから１５０　ｎ　ｓ経
たら−ｙちドがり、さらに基？４１！点Ｏから６５０　
ｎ　ｓ経たら１γち１−１がり、７５０ｎｓでｑちドが
る波形パターンとして捉えることができる。

そしてこの波形の区分レートを、例えば２００ｎｓ＋　
　４００ｎｓ、２００ｎｓとして区分すると、第１の区
分波形３０における１ｙちｌがり、−ｙちドがりのタイ
ミングは、５０ｒｌｓでＸｌちｌ−がり、１５０ｎｓで
１″１．ちドがり、そして２００ｎｓでこの波形区間が
終了することになる。

第２図（ｂ）は、この場合のパターンデータメモリ１２
の記憶状態を示すものであって、今仮に、クロック発生
回路１８のクロック周期をｉｎｓとし、説明の都合に、
パターンデータメモリ１２から読み出されるデータの時
間とか、タイミング（，１号発生回路１５からの指令信
号により波形エツジ発生回路２０が動作するまでの詳細
な時間関係は無視すると仮定して、その動作を簡単に説
明する。

まず、第２図（ｂ）に見るように、これらのイ１αに対
応してパターンデータメモリ１２のデータメモリ部１２
ａには、５０の値が、データメモリ部１２ｂには、１５
０の値が、そしてデータメモリ部１２ｃには、２００の
値がそれぞれその先頭アドレス（例えば５１２爵地）に
記憶される。

また、データメモ′り部１２ａ及び１２ｂの次のアドレ
ス（例えば５１３爵地）には、それぞれ０の値が、デー
タメモリ部１２ｅの同・のアドレスには４００の値が記
憶される。さらに、データメモリ部１２ａの先頭アドレ
ス＋２番地（例えば５１４爵地）には、５０の値が、デ
ータメモリ部１２ｂの同一のアドレスには、１５０の値
が、そしてデータメモリ部１２ｃの同一・のアドレスに
は、２００の値がそれぞれ記憶される。

さて、テストシーケンスプロセッサ１４から前記発生波
形の先頭アドレスとして５１２爵地がアドレスカウンタ
／アクセス回路１６に送出される。このとき同＋１．’
ｌにテストシーケンスプロセッサ１４はクロック発生回
路１８を起動する。

そこで、先頭番地５１２がアクセスされて、各データメ
モリ１２　ａ、ｌ　２　ｂ＋　　１２　ｃから５０゜１
００．２００の値がタイミング信号発生回路１５の第１
．第２．第３のカウンタ２１．２２．２３に送出され、
それぞれ格納される。

一方、クロックカウンタ２７は、この格納時点のときに
は、すでにクロック発生回路１８からのクロックのカウ
ントを開始している。そこでこのクロックカウンタ２７
が５０ｎｓカウントしたｌ＋、’７点で、第１のコンパ
レータ２４が・致検出信ジノを発生して、これを１′／
、ち１−かり指令信号１５ａとして波形エツジ発生回路
２０に送出する。

次に、クロックカウンタ２７が１００ｎｓカウントした
時点で、今度は、第２のコンパレータ２５から　一致（
５号が発生して、これかＸ７ちドがり指令信号１５ｂと
して波形エツジ発生回路２０に送出される。

さらに、クロックのカウントが進みクロックカウンタ２
７のカウンタ値が２００ｎｓとなると１、次に、第３の
コンパレータ２６において一致信”Ｊが発生して、この
一致信号が更新信号１５ｃとしてアドレスカウンタ／ア
クセス回路１６に送出される。ことのき同時に、カウン
タ２７及び第１゜第２．第３のカウンタ２１，２２．２
３がそれぞれクリアされる。そしてアドレスカウンタ／
アクセス回路１６の値は、先頭番地５１２から１つ更新
される。

アドレスカウンタ／アクセス回路１６が更新された時点
で、この更新アドレスにおいてパターンデータメモリ１
２がＩｌｌびアクセスされ、今度は、５１３爵地からデ
ータが読み出され、そのデータがタイミングイ、：号発
生回路１５の第１．第２．第３のカウンタに格納される
。

ここで、第１．第２のカウンタ２Ｌ２２には、“０”が
格納されているが、このときクロックカウンタ２７は、
すでにカウントを続けていて、各コンパレータがコンパ
レータ動作を開始する時点では、カウント２７が“１”
をカウントしているタイミングとなる。

そこで、第１．第２のコンパレータ２４，２５からは−
・致信号が発生しない。したがって、この期間では、Ｘ
７．ち１−かり／　１７．ちドがり指令信号１５ｂは、
発生しない。−・方、第３のカウンタ２３には、４００
が格納されているので、クロックカウンタ２７が４００
　ｎ　ｓカウントとした時点で第３のコンパレータ２６
から一致信号・が発生して、更新信号１５ｃがアドレス
カウンタ／アクセス回路１６に送出されるとともに、各
カウンタがクリアされる。

同様にして今度は、パターンデータメモリ１２の５１３
爵地からデータが読み出されて、クロックカウンタ２７
が５０ｎｓカウントした時点で、）γち１−かり指令信
号１５ａが発生し、同様にして次に１５０　ｎ　ｓカウ
ントした時点で１γちドがり指令信号１５ｂが発生する
。そして同様に２０００Ｓカウントした時点で更新信Ｓ
；　１５　Ｃが発生することになる。

以ニーの結果として、各−ｙち１−かり指令信号１５ａ
／立ちＦがり指令信号１５ｂが波形エツジ発生回路２０
に送出されて、第２図（ａ）に見る波形パターンが発生
するものである。

このようにしてパターンデータメモリ１２がアクセスさ
れ、順次区分された部分波形に対応する各タイミングデ
ータが読み出されて、このタイミングデータにより各区
分された波形が連続的に１呼牛されて１１″く。そして
これらが順次ンーケンンヤルに発１１することにより求
める発生波形パターンが合成されて発生することになる
。

こうして発生した波形は、次にドライブ回路６のドライ
バ７（第６図参照）を高レベル又は低レベルにセットす
る。

ところで、この実施例では、各（区分された波形に対応
するタイミングデータのシーケンシャルな集合としてパ
ターンデータを記憶し、このタイミングデータのシーケ
ンシャルな集合の記憶がパターンデータメモリの分割さ
れた領域に均等記憶されるようにしているが、この分割
の仕方は、必すしも均等でなくてもよい。複数のパター
ンデータが複数の領域に記憶されていればよく、この場
合には、各領域に記憶されるタイミングデータのシーケ
ンシャルな集合（パターンデータ）の長さは等しくない
。そして各領域の先頭アドレスがテストシーケンスプロ
セッサ１４でそれぞれ管理されることになる。なお、均
等に分割すれば、各領域に記憶されるパターンデータの
長さが専しくなるので、テストシーケンスプロセッサの
制御で＋］ｉｆの領域アクセス終ｒ後に連続的に次の領
域をアクセスできるように組合せてアクセスすることが
容易となり、これらパターンデータを組合せて使用する
ことが而ｒａｔにできる。その結果、複雑な波形パター
ンを而１す１に発生させることができる。

また、ここでは、４つに領域分割したものを例としてい
るが、これは複数の領域に分かれていればよいものであ
る。

ところで、テストシーケンスプロセッサ１４の内部にお
けるマイクロコマンドプログラムの実行動衿それ自体は
、−・般的なマイクロプログラムの実行動作と同様であ
る。

したがって、マイクロコマンドにより先頭アドレスをア
ドレスカウンタ／アクセス回路にセットするだけで一連
のテスト波形パターンが生成できる。

以１°、説明してきたが、実施例においては、区分され
た部分波形の期間として波形レートを記憶するようにし
ているが、発生波形の区分区間を一定期間とすれば、メ
モリに記憶することなく、弔にカウンタ（実施例では第
３のカウンタ）に一定値をセントすればよい。そこで、
このタイミングデータとしての波形レートの記憶は必ず
しも必姿ではない。

実施例におけるタイミング信ジノ・発生回路は、第１、
第２．第３のカウンタを自゛しているが、これは１つの
カウンタに順次Ｘ７．ち１−かり値、〜ｙちドがり値、
波形レートをセットして行ってもよく、この場合には、
コンパレータは、１つで済む。

また、〜ｆち］；かり／　ｋ’／、ちドがり時間は、波
形区間の最初からカウントしたカウント値を記憶するよ
うにしているが、これは、各カウント値を時間的に連続
してシリアルにカウントした値を記憶するようにしても
よい。すなわち最初の立ち上がり時点からカウントを開
始して次に〜ｙちドがりまでの時間を前の＼１ち１−か
り時間を起点としてカウントシ、そのカウント値を記憶
してもよい。波形レートも同様である。

さらに、実施例では、先に立ち１−がりが発生して、次
に−χちドがる波形の例を挙げているが、波形は先に一
γちドがるものであってもよく、波形の形態に限定され
るものではなく、いわゆる波形の変化するタイミングを
記憶するようにすればよい。

なお、このようなタイミングデータの中には、実施例の
波形３１で見たように変化のないデータも含まれていも
よいことはもちろんである。

実施例におけるタイミング４３号発生回路は、−例であ
ってこれに限定されないことはもちろんであり、例えば
、このタイミング信号発生回路が指定された期間の間タ
イミングで発生波形パターンのＨＩＧＨレベル状態、Ｌ
ＯＷレベル状態を“１゛。

、“０”のビットパターンとして発生するものであって
もよい。この場合には、波形エツジ発生回路が、いわゆ
るＮＲ２回路で構成できる。これらの回路は、種々の論
理回路の組合せとして実現できるものである。

また、各実施例におけるアドレスカウンタ／アクセス回
路とかパターンデータメモリは、検査ＩＣのピン対応に
複数個設けられることになる。この場合、テストシーケ
ンスプロセッサとかクロ。

り発生回路等は、各アドレスカウンタ／アクセス回路と
かパターンデータメモリに共通に用いることができる。

さらに、この例では、パターンデータメモリは、先頭ア
ドレスを指定して特定の波形パターンに対応する区分さ
れた波形に対応するタイミングデータのシリアルな集合
としてのパターンデータを読み出すものであり、パター
ンデータメモリの領域の分割は、波形発生パターンの１
つのｒｌｔ位長さに対応している。そして各Ｕ（域には
相違するパターンデータが記憶されている。したがって
、他の領域の先頭アドレスをアドレスカウンタ／アクセ
ス回路にストアすることにより、他の波形パターンを発
生させることができる。

この場合、同じ波形パターンを繰り返し発生するときに
は、テストシーケンスプロセッサがそのマイクロプログ
ラムにより繰り返し同じ先頭アドレスをアドレスカウン
タ／アクセス回路にストアすることにより行う。

また、パターンデータメモリは、ＲＡＭであっても、Ｒ
ＯＭであってもよいことはもちろんである。

以１−１この発明の・実施例としてテスト波形パターン
発生装置につき説明したが、この発明は他の同様のパタ
ーンデータを発生する装置にも適用できることはも２．
ちろんである。

［発明の効果］以１−説明から理解できるようにこの発明にあっては、
発生波形パターンを所定の期間ごとに区分して、この区
分された各期ｊ１１１における波形の変化についてのタ
イミングデータをその発生シーケンスに従って順次記憶
し、これらのタイミングデータを順次読み出して各期間
における波形を順次発生することにより発生波形パター
ンを発生するようにしているので、区分けしたタイミン
グデータを単に連続的にメモリ１ユに記憶し、これを順
次アクセスするだけで、種々の波形パターンを筒中に発
生させることができる。

したがって、データとタイミングとを別々に取り扱わな
くて済むことになる。その結果、テスト波形パターンの
発生か容易となり、その管理、制御がｔｐ純なものとな
る。

したがって、その自由度が大きく、ハードウェア構成が
単純となる。また、テストＩＣの各ピンに対するパター
ン発生回路を同一の回路（同・のメモリを使用する。α
味として）として実現することができる。

【図面の簡単な説明】第１図は、この発明によるパターン発生装置の一実施例
の概略ブロック図、第２図（ａ）は、発生すべき波形パ
ターンの具体例の説明図、第２図（ｂ）は、その場合の
パターンデータメモリの記憶内容を小す説明図、第３図
は、第１図におけるタイミングＬ′；５−Ｊ・発生回路
の具体例のブロック図、第４図は、従来のパターンデー
タ発生装置のブロック図、第５図は、それぞれその波形
発生タイミングチャートである。ｌ・・・パターン発生器、２・・・データセレクタ、３
・・・波形フォーマツタ、４・・・タイミング発生器６
・・・次段のドライブ回路、７・・・ドライバ、７　ａ
　＋　７　ｂ・・・基準電圧源モジュール、ＩＯ・・・
パターン発生装置、１２・・・パターンデータメモリ、１２　ａ９　１２　ｂｙ　　１２　ｃ　・”データメモ
リ部、１４・・・テストシーケンスプロセッサ、１５・
・・タイミング信′Ｉ７発生回路、Ｉ６・・・アドレス
カウンタ／アクセス回路、１８・・・クロック発生回路
。２０・・・波形エツジ発生回路。２１・・・第１のカウンタ、２２・・・第２のカウンタ
２３・・・第３のカウンタ、２４・・・第１のコンパレ
ータ、２５・・・第２のコンパレータ、２６・・・第３
のコンパレータ、２７・・・クロックカウンタ、Ｍｌ１
Ｍ２・・・記憶領域。３１．３２．３３・・・発生波形の各区分。特１／「出酊１人１”Ｊ　立？［ｒエンジニアリング株式会社代理人　弁
理士　梶　山　イ１１１　　是第　　１　図第　　２　　図　（す４′ 第　　５　　図（ｆ）２ユヨー、／１ユニュＬ−ｕ

Claims

【特許請求の範囲】

（１）発生波形パターンを所定の期間ごとに区分して、
この区分された各期間における波形の変化についてのタ
イミングデータをその発生シーケンスに従って順次記憶
し、これらのタイミングデータを順次読み出して各期間
における波形を順次発生することにより前記発生波形パ
ターンを発生することを特徴とするパターン発生装置。
（２）波形の変化についてのタイミングデータは、区分
期間における発生波形の立ち上がり及び立ち下がりにつ
いてのデータであることを特徴とする特許請求の範囲第
１項記載のパターン発生装置。
（３）所定の期間についてのデータがタイミングデータ
の１つとして区分された各期間に対応して立ち上がり信
号又は立ち上がり信号とともに記憶されていることを特
徴とする特許請求の範囲第２項記載のパターン発生装置
。
（４）所定の期間は、一定の期間であって、区分さらた
各期間のタイミングデータに対して共通なものとして記
憶されていることを特徴とする特許請求の範囲第１項又
は第２項記載のパターン発生装置。
（５）発生波形パターンは、ＩＣに対するテストパター
ンであることを特徴とする特許請求の範囲第１項乃至第
４項のうちから選択されたいずれか１項記載のパターン
発生装置。