JPS6253073B2 - - Google Patents

Info

Publication number
JPS6253073B2
JPS6253073B2 JP58170471A JP17047183A JPS6253073B2 JP S6253073 B2 JPS6253073 B2 JP S6253073B2 JP 58170471 A JP58170471 A JP 58170471A JP 17047183 A JP17047183 A JP 17047183A JP S6253073 B2 JPS6253073 B2 JP S6253073B2
Authority
JP
Japan
Prior art keywords
circuit
output
time
hour
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58170471A
Other languages
Japanese (ja)
Other versions
JPS6061673A (en
Inventor
Yoshihito Oowa
Tetsuo Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP17047183A priority Critical patent/JPS6061673A/en
Publication of JPS6061673A publication Critical patent/JPS6061673A/en
Publication of JPS6253073B2 publication Critical patent/JPS6253073B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C21/00Producing acoustic time signals by electrical means
    • G04C21/04Indicating the time of the day
    • G04C21/12Indicating the time of the day by electro-acoustic means

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は報時時計に関するものである。[Detailed description of the invention] The present invention relates to a timepiece.

例えば円板に各時のコードを表わすパターン電
極を形成し、この電極上を接片を摺動させて時を
検出し、このコード出力に基づいて報時を行なう
ものがある。この報時時計においては、分針カム
によつて毎正時に接点を閉じ、この接点信号によ
つて報時をスタートさせている。ところがこの接
点信号にはチヤタリングが多く含まれ、特にオフ
になる際には徐々に接点が開かれていくため数秒
以上にわたつてチヤタリングが発生する場合があ
る。そのため時計用集積回路内にチヤタリング除
去回路を構成したのでは上記チヤタリングを除去
し切れず、外部にコンデンサおよび抵抗を付加し
てチヤタリング除去回路を構成しなければならな
い。この場合の欠点としてはコンデンサおよび抵
抗を外付けしなければならないこととその時定数
が大きいため、手動で針回しを早くしたときに正
時をす早く通過したときに上記接点信号が正時入
力と見做されず報時が行なわれないことがあつ
た。
For example, there is a device in which a patterned electrode representing a code for each hour is formed on a disk, a contact piece is slid on this electrode to detect the time, and the time is reported based on the code output. In this timepiece, the minute hand cam closes a contact point every hour on the hour, and the time signal is started by this contact signal. However, this contact signal contains a lot of chattering, and especially when the contact is turned off, since the contact is gradually opened, chattering may occur for several seconds or more. Therefore, configuring a chattering removal circuit within a timepiece integrated circuit cannot completely eliminate the above-mentioned chattering, and it is necessary to configure a chattering removal circuit by adding an external capacitor and a resistor. The disadvantage of this case is that a capacitor and resistor must be externally connected, and the time constant is large, so when the hand quickly passes the hour when the hand is turned quickly, the above contact signal becomes the hour input. In some cases, the incident was not recognized and the report was not made.

そこで本発明は外付けのチヤタリング除去回路
が不要で、しかもす早く針回しを行なつても正常
に報時が行なえる報時時計を提供するものであ
る。
SUMMARY OF THE INVENTION Therefore, it is an object of the present invention to provide a timepiece that does not require an external chattering removal circuit and that can normally notify the time even when the hands are turned quickly.

以下本発明の一実施例を図面に基づいて説明す
る。第1図において、円板Dには同心円状に2列
に複数の電極ES1〜ES4,EC1〜EC3を形成してあ
る。Aは時針(図示せず。)に連動して回転する
接片で、移動装置である時計軸Bに固着してあ
る。接片Aの接点a1は外側の電極上を摺動し、接
点a2は内側の電極上を摺動する。この摺動によつ
て、外側の4種類の電極ES1〜ES4と内側の3種
類の電極EC1〜EC3との導通がとられ、その組合
せは1〜12時の位置においてそれぞれ異なり、こ
の組合せを識別することにより時針の表示位置を
検出することができるのである。この検出が正時
より充分前に行なわれるように、各電極は正時の
位置より延長して形成してある。
An embodiment of the present invention will be described below based on the drawings. In FIG. 1, a plurality of electrodes ES 1 to ES 4 and EC 1 to EC 3 are formed in two concentric rows on a disk D. A is a contact piece that rotates in conjunction with an hour hand (not shown), and is fixed to a clock shaft B, which is a moving device. Contact a 1 of contact piece A slides on the outer electrode, and contact a 2 slides on the inner electrode. Through this sliding, conduction is established between the four types of electrodes ES 1 to ES 4 on the outside and the three types of electrodes EC 1 to EC 3 on the inside, and the combinations are different at the 1 to 12 o'clock positions, respectively. By identifying this combination, the display position of the hour hand can be detected. Each electrode is formed to extend beyond the hour position so that this detection can be performed well before the hour.

この検出を行なつて報時を行なう回路構成を示
したのが第2図で、同図においてQは発振および
分周回路、PG1はパルス発生回路で、その出力端
子P1〜P3からは順次位相のずれた3系統のパルス
が生じそれぞれバツフアF1〜F3を介してリード
端子C1〜C3に供給されている。リード端子C1
C3はそれぞれ第1図の電極EC1〜EC3に接続した
ものである。
Figure 2 shows the circuit configuration that performs this detection and reports the time . Three systems of pulses whose phases are sequentially shifted are generated and supplied to lead terminals C1 to C3 via buffers F1 to F3 , respectively. Lead terminal C 1 ~
C 3 is connected to the electrodes EC 1 to EC 3 in FIG. 1, respectively.

またリード端子S1〜S4はそれぞれ電極ES1
ES4から引き出したもので、これらからの出力は
バツフアF4〜F7を介して出力回路EN1に供給され
る。出力回路EN1はエンコーダ等からなり、パル
ス発生回路PG1からのパルスおよびバツフアF4
F7からのパルスによつて4ビツトの2進コード
出力を生じるものである。この具体的構成につい
ては後述する。L1,L2はラツチ回路、CMは比較
回路で、ラツチ回路L1,L2の内容が不一致のと
き出力が“1”になる。MはO検出回路で、ラツ
チ回路L1の出力が0のとき出力が“0”にな
る。Nは報時回路で、ラツチ回路L2の内容に応
じた回数だけ報時音を発生する。Kは制御回路
で、ゲート回路G2の出力を僅かに遅延するもの
である。Fは準備回路を構成するフリツプフロツ
プ回路、G1,G2はゲート回路で、ゲート回路G2
の入力端子tには分針カムに連動して毎正時に閉
成するスイツチSからの接点信号が供給されてい
る。
In addition, lead terminals S 1 to S 4 are connected to electrodes ES 1 to ES 4 , respectively.
ES 4 , the outputs from which are fed to the output circuit EN 1 via buffers F 4 to F 7 . The output circuit EN 1 consists of an encoder, etc., and outputs the pulses from the pulse generation circuit PG 1 and the buffer F 4 ~
The pulse from F7 produces a 4-bit binary code output. This specific configuration will be described later. L 1 and L 2 are latch circuits, and CM is a comparison circuit. When the contents of the latch circuits L 1 and L 2 do not match, the output becomes "1". M is an O detection circuit whose output becomes "0" when the output of the latch circuit L1 is "0". N is a time signal circuit which generates a time signal sound a number of times according to the contents of the latch circuit L2 . K is a control circuit that slightly delays the output of the gate circuit G2 . F is a flip-flop circuit constituting a preparation circuit, G 1 and G 2 are gate circuits, and gate circuit G 2
A contact signal from a switch S, which is closed every hour on the hour in conjunction with the minute hand cam, is supplied to the input terminal t.

第3図は第2図の出力回路EN1の一例を示した
もので、G3〜G18はゲート回路で、ゲート回路
G15〜G18の出力から4ビツトのコード出力が生じ
る。
Figure 3 shows an example of the output circuit EN 1 in Figure 2, where G 3 to G 18 are gate circuits.
A 4-bit code output is generated from the outputs of G15 to G18 .

つぎに動作について説明する。第1図の接片A
が図示の状態から時針に連動して回転していき約
2時15分前になると接点a1,a2がそれぞれ電極
ES2,EC1に弾接する。そのため第2図の端子
S2,C1間が接片Aによつて導通される。そこで
パルス発生回路PG1の端子P1からパルスが発生す
ると、これがバツフアF1,F5を介して出力回路
N1に供給され、このときのバツフアF4〜F7の出
力はそれぞれ(0100)となる。また端子P2,P3
らパルスが発生してもこれらはバツフアF4〜F7
には伝達されず、各出力は“1”に保持される。
上記各パルスが繰り返し発生し、接片Aが電極
ES2,EC1に接している間上記各出力が繰り返し
発生する。この出力によつて出力回路EN1からは
以下のような出力が生じる。端子P1からのパルス
は第3図のゲート回路G11〜G14に供給されるとと
もにバツフアF5を介してゲート回路G4,G8,G12
に供給される。そのためゲート回路G12の出力が
“1”になり、他のゲート回路の出力は“0”に
保持される。したがつてゲート回路G15〜G18から
は2時のコード出力(0100)が生じる。また端子
P2,P3からのパルスの発生時にはバツフアF4
F7の出力が総て“1”に保持されているためゲ
ート回路G3〜G14の出力が総て“0”、したがつ
てゲート回路G15〜G18の出力も総て“0”に保持
される。
Next, the operation will be explained. Contact piece A in Figure 1
rotates in conjunction with the hour hand from the state shown in the figure, and at about 2:15, contacts a 1 and a 2 are connected to the electrodes.
Elastic contact with ES 2 and EC 1 . Therefore, the terminal in Figure 2
Contact piece A establishes continuity between S 2 and C 1 . Therefore, when a pulse is generated from terminal P 1 of pulse generation circuit PG 1 , it is sent to the output circuit via buffers F 1 and F 5 .
N1 , and the outputs of buffers F4 to F7 at this time are each (0100). Also, even if pulses are generated from terminals P 2 and P 3 , these are buffers F 4 to F 7
is not transmitted, and each output is held at "1".
Each of the above pulses is generated repeatedly, and the contact piece A becomes the electrode.
Each of the above outputs occurs repeatedly while in contact with ES 2 and EC 1 . This output produces the following output from the output circuit EN 1 . The pulse from the terminal P1 is supplied to the gate circuits G11 to G14 in FIG. 3, and is also supplied to the gate circuits G4 , G8 , G12 via the buffer F5
supplied to Therefore, the output of the gate circuit G12 becomes "1", and the outputs of the other gate circuits are held at "0". Therefore, the 2 o'clock code output (0100) is generated from the gate circuits G 15 to G 18 . Also the terminal
When pulses are generated from P 2 and P 3 , the buffer F 4 ~
Since the outputs of F7 are all held at "1", the outputs of gate circuits G3 to G14 are all "0", and therefore the outputs of gate circuits G15 to G18 are also all "0". is maintained.

こうして端子P1,P2,P3からのパルスの発生ご
とに出力回路EN1からはそれぞれ(0100)、
(0000)、(0000)が発生しラツチ回路L1に供給さ
れる。このラツチ回路L1にはパルス発生回路PG1
の端子P4から、端子P1,P2,P3からのパルスの発
生中において狭幅のパルスが供給されている。し
たがつて端子P1,P2,P3からのパルスの発生ごと
における出力回路EN1の出力がラツチ回路L1にラ
ツチされる。ラツチ回路L1に2時のコード出力
(0100)がラツチされると、比較回路CMによつ
てラツチ回路L2の出力(今、前回の正時である
1時のコード出力が記憶されている。)(1000)と
比較され、両者が不一致のため出力が“1”にな
る。また0検出回路Mの出力も“1”になりゲー
ト回路G1が開く。ゲート回路G1にはパルス発生
回路PGの端子P5から、端子P4からのパルスと位
相のずれたパルスを供給してあり、これがゲート
回路G1を通過する。このパルスによつてラツチ
回路L1の2時のコード出力がラツチ回路L2にラ
ツチされるとともにフリツプフロツプ回路Fがセ
ツトされて報時準備状態になる。
In this way, each time a pulse is generated from terminals P 1 , P 2 , P 3 , the output from output circuit EN 1 is (0100),
(0000) and (0000) are generated and supplied to the latch circuit L1 . This latch circuit L1 has a pulse generation circuit PG1.
A narrow pulse is supplied from the terminal P 4 of the terminal P 4 during the generation of pulses from the terminals P 1 , P 2 , and P 3 . Therefore, the output of the output circuit EN 1 is latched in the latch circuit L 1 every time a pulse is generated from the terminals P 1 , P 2 , P 3 . When the 2 o'clock code output (0100) is latched in the latch circuit L1 , the output of the latch circuit L2 (the code output at 1 o'clock, which is the previous hour) is stored by the comparator circuit CM. ) (1000), and since they do not match, the output becomes "1". Further, the output of the 0 detection circuit M also becomes "1" and the gate circuit G1 is opened. A pulse that is out of phase with the pulse from the terminal P4 is supplied to the gate circuit G1 from the terminal P5 of the pulse generating circuit PG, and this pulse passes through the gate circuit G1 . This pulse causes the 2 o'clock code output of latch circuit L1 to be latched to latch circuit L2 , and flip-flop circuit F is set to become ready for time reporting.

なお端子P2,P3からのパルスの発生時にラツチ
回路L1に(0000)がラツチされた場合には0検
出回路Mの出力が“0”になりゲート回路G1
閉じるためラツチ回路L2にはラツチされない。
Note that if (0000) is latched in the latch circuit L1 when pulses are generated from the terminals P2 and P3 , the output of the 0 detection circuit M becomes "0" and the gate circuit G1 is closed, so the latch circuit L 2 is not latched.

また一旦、ラツチ回路L2に2時のコード出力
がラツチされた後は、ラツチ回路L1に2時のコ
ード出力がラツチされたとき両者が一致するため
比較回路CMの出力が“0”になりゲート回路G1
からパルスは発生しない。すなわちラツチ回路
L2に一旦、2時のコード出力がラツチされた後
はつぎの3時のコード出力がラツチ回路L1にラ
ツチされるまで変化しない。
Also, once the 2 o'clock code output is latched in the latch circuit L2 , when the 2 o'clock code output is latched in the latch circuit L1 , the two match, so the output of the comparator circuit CM becomes "0". Nari gate circuit G 1
No pulse is generated. i.e. latch circuit
Once the 2 o'clock code output is latched to L2 , it does not change until the next 3 o'clock code output is latched to the latch circuit L1 .

以上のように正時の15分程度前にその正時のコ
ード出力がラツチ回路L2にラツチされるととも
にゲート回路G2が開いて報時の準備状態とな
る。
As described above, about 15 minutes before the hour, the hour code output is latched in the latch circuit L2 , and the gate circuit G2 is opened to become ready for time reporting.

そこで正時になつて分針カムによるスイツチS
からの接点信号が第4図Bのように端子tに供給
されると、これがゲート回路G2を介して報時回
路Nに供給され正時の報時が行なわれる。ゲート
回路G2からのパルスによつて僅かに遅れて制御
回路Kから第4図Cのパルスを生じフリツプフロ
ツプ回路Fを第4図Aのようにリセツトする。し
たがつて端子tからの接点信号にチヤタリングが
生じてもゲート回路G2を通過しえず報時回路N
が誤動作することはない。分針カムによつて閉じ
られるスイツチSは約10分後から徐々に開かれて
いき、特にこのときに第4図Bのように激しいチ
ヤタリングが生じるものであるが、これによる誤
動作を完全に排除できるのである。
Then, when the hour came, the switch S was turned on by the minute hand cam.
When a contact signal is supplied to the terminal t as shown in FIG. 4B, it is supplied to the time signal circuit N via the gate circuit G2 , and the hour is announced. With a slight delay due to the pulse from the gate circuit G2 , the control circuit K generates the pulse shown in FIG. 4C to reset the flip-flop circuit F as shown in FIG. 4A. Therefore, even if chattering occurs in the contact signal from terminal t, it cannot pass through gate circuit G2 and is sent to time signal circuit N.
will not malfunction. The switch S, which is closed by the minute hand cam, is gradually opened after about 10 minutes, and especially at this time, intense chattering occurs as shown in Figure 4B, but malfunctions caused by this can be completely eliminated. It is.

なお第1図の接片Aと電極間にもチヤタリング
が生じるが、これによる悪影響も何ら生じないの
である。例えば接点a1,a2が電極ES2,EC1
徐々に接していくときのチヤタリングでは第2図
の端子S2,C1間が導通したり非導通になつたり
する。導通状態においてパルス発生回路PG1の端
子P4からパルスが発生すれば、2時のコード出力
がラツチ回路L1にラツチされて問題は生じな
い。また非導通状態では(0000)がラツチ回路
L1にラツチされるため、この場合にも誤動作は
生じない。
Although chattering also occurs between the contact piece A and the electrode in FIG. 1, this does not cause any adverse effects. For example, due to chattering when the contacts a 1 and a 2 gradually come into contact with the electrodes ES 2 and EC 1 , the terminals S 2 and C 1 in FIG. 2 become conductive or non-conductive. If a pulse is generated from the terminal P4 of the pulse generating circuit PG1 in the conductive state, the code output at 2 o'clock will be latched by the latch circuit L1 and no problem will occur. Also, in the non-conducting state, (0000) is a latch circuit.
Since it is latched to L1 , no malfunction will occur in this case either.

以上のようにして、接片Aの回転に従つて外側
の電極ES1,ES4と内側の電極EC1〜EC3との導通
がとられ、第2図示のマトリクスの接点が順次閉
成していく。これによつて出力回路EN1からは各
時のコード出力が順次発生し、これに基づいて報
時回路Nによつて表示時刻に対応した回数だけ報
時が行なわれる。
As described above, as the contact piece A rotates, the outer electrodes ES 1 , ES 4 and the inner electrodes EC 1 to EC 3 are electrically connected, and the contacts of the matrix shown in the second figure are sequentially closed. To go. As a result, the output circuit EN1 sequentially generates a code output for each time, and based on this, the time signal circuit N performs the time signal a number of times corresponding to the displayed time.

第5図は外側に6種類の電極ES5〜ES10を形成
し、内側に2種類の電極EC4,EC5を形成したも
ので、上記と同様に1〜12時の位置においてそれ
ぞれ異なつた組合せの電極間が導通され、各時が
検出されるものである。
Figure 5 shows an example in which six types of electrodes ES 5 to ES 10 are formed on the outside, and two types of electrodes EC 4 and EC 5 are formed on the inside, and as in the above, different electrodes are formed at the 1 to 12 o'clock positions. Conductivity is established between the electrodes of the combination, and each time is detected.

この場合には第6図のようにパルス発生回路
PG2から2系統の位相のずれたパルスを発生し、
バツフアF8,F9を介してリード端子C4,C5に供
給する。リード端子C4,C5はそれぞれ電極EC4
EC5に接続したものである。また電極ES5〜ES10
にはそれぞれリード端子S5〜S10を接続してあ
り、この各端子S5〜S10はそれぞれバツフアF10
F15の入力側に接続してある。バツフアF10〜F15
の出力は出力回路EN2に供給してあり、他の構成
は上記と同様である。
In this case, as shown in Figure 6, the pulse generation circuit
Generates two systems of out-of-phase pulses from PG 2 ,
It is supplied to lead terminals C 4 and C 5 via buffers F 8 and F 9 . Lead terminals C 4 and C 5 are electrodes EC 4 and EC 4 , respectively.
It is connected to EC 5 . Also electrodes ES 5 ~ ES 10
are connected to lead terminals S 5 to S 10 , respectively, and these terminals S 5 to S 10 are connected to terminals F 10 to F 10 respectively.
It is connected to the input side of F 15 . Batsuhua F 10 ~ F 15
The output of is supplied to the output circuit EN 2 , and the other configuration is the same as above.

動作は上記の例と同様で、各電極からなるマト
リクスの交点が接片Aによつて順次閉成され、バ
ツフアF10〜F15からのパルスおよびパルス発生回
路PG2からのパルスによつて出力回路EN2からは
各時を表わすコード出力が発生し、これに基づい
て報時が行なわれる。
The operation is similar to the above example, and the intersection points of the matrix made up of each electrode are sequentially closed by the contact piece A, and the pulses from the buffers F 10 to F 15 and the pulse from the pulse generation circuit PG 2 are output. A code output representing each hour is generated from the circuit EN 2 , and the time is announced based on this code output.

なお上記の実施例では電極を固定しておき接片
を回転させたが、逆に接片を固定しておいて電極
側を回転させるようにしてもよい。
In the above embodiment, the electrode is fixed and the contact piece is rotated, but the contact piece may be fixed and the electrode side is rotated.

以上のように本発明によれば、正時のコード出
力の変化を検出して報時準備状態にし正時に動作
するスイツチの接点信号によつて報時を行なうと
ともに報時準備出力を停止するようにしたので、
スイツチのチヤタリングによる影響を受けず外付
けのチヤタリング除去回路が不要となり、早く針
回しを行なつても正常に報時が行なわれる。
As described above, according to the present invention, a change in the code output at the hour is detected, the switch is set to the time alarm preparation state, and the time is notified by the contact signal of the switch that operates at the hour, and the time alarm preparation output is stopped. So,
It is not affected by the chattering of the switch, eliminates the need for an external chattering removal circuit, and allows normal time reporting even if the hands are turned quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示した正面図、第
2図は回路構成の一例を示した論理回路図、第3
図は第2図の一部を詳細に示した論理回路図、第
4図は動作説明のためのタイムチヤート、第5図
は他の実施例を示した正面図、第6図は第5図の
例における回路構成の一例を示した論理回路図で
ある。 ES1〜ES4,EC1〜EC3……電極、A……接点、
B……移動装置、PG1……パルス発生回路、EN1
……出力回路、L1,L2……ラツチ回路、CM……
比較回路、G1,G2……ゲート回路、F……準備
回路、K……制御回路、N……報時回路、ES5
ES10,EC4,E5……電極、PG2……パルス発生回
路、EN2……出力回路。
FIG. 1 is a front view showing an embodiment of the present invention, FIG. 2 is a logic circuit diagram showing an example of the circuit configuration, and FIG.
The figure is a logic circuit diagram showing a part of figure 2 in detail, figure 4 is a time chart for explaining the operation, figure 5 is a front view showing another embodiment, and figure 6 is figure 5. FIG. 2 is a logic circuit diagram showing an example of a circuit configuration in the example of FIG. ES 1 ~ ES 4 , EC 1 ~ EC 3 ... Electrode, A ... Contact,
B...Moving device, PG 1 ...Pulse generation circuit, EN 1
...Output circuit, L1 , L2 ...Latch circuit, CM...
Comparison circuit, G 1 , G 2 ... gate circuit, F ... preparation circuit, K ... control circuit, N ... time signal circuit, ES 5 -
ES 10 , EC 4 , E 5 ... Electrode, PG 2 ... Pulse generation circuit, EN 2 ... Output circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 正時の所定時間前からその正時のコード出力
を生じる出力発生装置と、この出力発生装置から
のコード出力の変化を検出する検出回路と、この
検出回路の出力によつて変化後のコード出力を記
憶する記憶回路と、上記検出回路の出力によつて
報時準備出力を発生する準備回路と、分針軸に連
動して毎正時に動作するスイツチと、このスイツ
チの接点信号と上記報時準備出力との協働出力に
よつて報時を行なう報時回路と、上記協働出力に
よつて上記報時準備出力を停止せしめる制御回路
とからなる報時時計。
1. An output generator that outputs a code at the hour from a predetermined time before the hour, a detection circuit that detects a change in the code output from this output generator, and a code after the change is detected by the output of the detection circuit. A storage circuit that stores the output, a preparation circuit that generates a time signal preparation output based on the output of the detection circuit, a switch that operates every hour on the hour in conjunction with the minute hand axis, and a contact signal of this switch and the time signal A time-reporting clock comprising a time-signaling circuit that notifies the time by a cooperative output with a preparation output, and a control circuit which stops the time-signal preparation output by the cooperative output.
JP17047183A 1983-09-14 1983-09-14 Time signalling timepiece Granted JPS6061673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17047183A JPS6061673A (en) 1983-09-14 1983-09-14 Time signalling timepiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17047183A JPS6061673A (en) 1983-09-14 1983-09-14 Time signalling timepiece

Publications (2)

Publication Number Publication Date
JPS6061673A JPS6061673A (en) 1985-04-09
JPS6253073B2 true JPS6253073B2 (en) 1987-11-09

Family

ID=15905553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17047183A Granted JPS6061673A (en) 1983-09-14 1983-09-14 Time signalling timepiece

Country Status (1)

Country Link
JP (1) JPS6061673A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173091U (en) * 1985-04-17 1986-10-28

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243336U (en) * 1975-09-22 1977-03-28
JPS5372663A (en) * 1976-12-09 1978-06-28 Seikosha Kk Timepiece device
JPS54103636A (en) * 1977-12-29 1979-08-15 Centre Electron Horloger Data input mutually operating device
JPS5542127B2 (en) * 1971-08-24 1980-10-29

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542127U (en) * 1978-09-11 1980-03-18
JPS636718Y2 (en) * 1978-11-16 1988-02-25

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542127B2 (en) * 1971-08-24 1980-10-29
JPS5243336U (en) * 1975-09-22 1977-03-28
JPS5372663A (en) * 1976-12-09 1978-06-28 Seikosha Kk Timepiece device
JPS54103636A (en) * 1977-12-29 1979-08-15 Centre Electron Horloger Data input mutually operating device

Also Published As

Publication number Publication date
JPS6061673A (en) 1985-04-09

Similar Documents

Publication Publication Date Title
US5488319A (en) Latch interface for self-reset logic
JPH0122595B2 (en)
JPH0654474B2 (en) Time-related error detection device and method
JPS634151B2 (en)
JPS6253073B2 (en)
US4926427A (en) Software error detection apparatus
US3708791A (en) Sequential monitor
US3965432A (en) High reliability pulse source
US4257114A (en) Electronic timepiece
JPS6260670B2 (en)
CA1085001A (en) Control pulse generators
SU1637010A1 (en) Device for time separation of pulse signals
JP2516237Y2 (en) Auxiliary circuit of time signal clock
JPS6084602A (en) Malfunction preventing circuit
JPH0113656B2 (en)
JPS6040048B2 (en) Keyboard input circuit
SU1548787A1 (en) Device for checking counters
SU743205A1 (en) Ring counter
SU1282109A1 (en) Information input device
SU1264206A1 (en) Switching device for multichannel check and control systems
JP2513032B2 (en) Microcomputer input control circuit
JPH01129609A (en) Switch input circuit
JPH019019Y2 (en)
SU1608669A1 (en) Redundancy device
JPS61201346A (en) Control method for microprogram