JPS6253016A - 高速ラツチ付き比較器 - Google Patents
高速ラツチ付き比較器Info
- Publication number
- JPS6253016A JPS6253016A JP19199885A JP19199885A JPS6253016A JP S6253016 A JPS6253016 A JP S6253016A JP 19199885 A JP19199885 A JP 19199885A JP 19199885 A JP19199885 A JP 19199885A JP S6253016 A JPS6253016 A JP S6253016A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- power supply
- supply line
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発Ｆ！Ａは高速にして、高感度な比較器に関するもの
である。
である。
（発明の概要）
本発明は高速ラッチ付き比較器において、リミッタ機能
もしくはスライス機能もしくはインピーダンス変換機能
もしくは単純な線形増幅機能を有する前置増幅回路と、
ラッチ機能を有する比較器回路と、該前置増幅回路と該
比較器回路の接続の九めの直流レベルの整合をとる九め
のエミッタ・フォロア回路もしくはソース・フォロア回
路から構成される比較器において、該前置増幅回路の供
給電源を、該比較器回路あるいは以エミッタ・フォロア
回路あるいはソース・フォロア回路の供給電源と分離し
、独立に構成することにニジ、電源供給線の寄生効果に
よるキックパックの発生を抑圧し、高速にして高精匿な
動作を行なわしめることにある。
もしくはスライス機能もしくはインピーダンス変換機能
もしくは単純な線形増幅機能を有する前置増幅回路と、
ラッチ機能を有する比較器回路と、該前置増幅回路と該
比較器回路の接続の九めの直流レベルの整合をとる九め
のエミッタ・フォロア回路もしくはソース・フォロア回
路から構成される比較器において、該前置増幅回路の供
給電源を、該比較器回路あるいは以エミッタ・フォロア
回路あるいはソース・フォロア回路の供給電源と分離し
、独立に構成することにニジ、電源供給線の寄生効果に
よるキックパックの発生を抑圧し、高速にして高精匿な
動作を行なわしめることにある。
（従来技術および発明が解決しようとする問題点）前置
増幅回路を持ち、ラッチ動作を行なう比較器として、Ｐ
ＣＭ伝送システムの波形再成等に用いられる識別回路あ
るいは並列形Ａ／Ｄ変換器の比較器列を構成する比較器
などがある。
増幅回路を持ち、ラッチ動作を行なう比較器として、Ｐ
ＣＭ伝送システムの波形再成等に用いられる識別回路あ
るいは並列形Ａ／Ｄ変換器の比較器列を構成する比較器
などがある。
識別回路においては高速化に伴なう識別感度劣化の改善
の九めにスライス・アンプとして前置増幅回路が付加さ
れている。ラッチ動作はデータ・タイミングの維持とい
う意味で不可欠な機能である。並列形Ａ／Ｄ変換器では
同様に高速化に伴ない劣化する精度の改善等の点から前
置増幅回路が付加きれることがよく行なわれており、［
Ｌパイプライン動作による高速化のためにラッチ機能が
不可欠とされている。こうしｔ高速に動作し、しかもラ
ッチ動作を行なう比較器においては比較動作のストロー
ブ信号による雑音が入力端子あるいは基準電圧入力端子
に重畳し、感度あるいは精度が劣化する。これは、一般
にキック・パックといわれている問題である。
の九めにスライス・アンプとして前置増幅回路が付加さ
れている。ラッチ動作はデータ・タイミングの維持とい
う意味で不可欠な機能である。並列形Ａ／Ｄ変換器では
同様に高速化に伴ない劣化する精度の改善等の点から前
置増幅回路が付加きれることがよく行なわれており、［
Ｌパイプライン動作による高速化のためにラッチ機能が
不可欠とされている。こうしｔ高速に動作し、しかもラ
ッチ動作を行なう比較器においては比較動作のストロー
ブ信号による雑音が入力端子あるいは基準電圧入力端子
に重畳し、感度あるいは精度が劣化する。これは、一般
にキック・パックといわれている問題である。
勿論、高速化すればする程、回路動作がその速度に追従
しなくなって感度、精度が劣化するという問題、即ち回
路の周波数特性の問題もあるが、このキック−バックの
問題も大きな高速化の制限要因である。
しなくなって感度、精度が劣化するという問題、即ち回
路の周波数特性の問題もあるが、このキック−バックの
問題も大きな高速化の制限要因である。
キック・バックは特に、多数の比較器を同時に動作させ
る並列形Ａ／Ｄ変換器では顕著である。第３図に並列形
Ａ／Ｄ変換器の比較器の従来例とキックφバックのメカ
ニズムを説明するための図である。第３図において、１
は入力信号端子、２は高電位の基準電圧端子、３は低電
位の基準電圧端子、４は比較器のラッチ動作のためのス
トローブ入力端子、５は低電位の電源端子、６は高電位
の電源端子、７は前置増幅回路、８はレベルシフトの友
めのエミッタフォロア回路、９はラッチ付き比較器回路
、ｌＯは各比較器の基準レベルを発生する几めの抵抗ス
トリングを構成する抵抗、１１は配線、抵抗等の寄生イ
ンダクタンス、１２はトランジスタの寄生容量の代表例
である。
る並列形Ａ／Ｄ変換器では顕著である。第３図に並列形
Ａ／Ｄ変換器の比較器の従来例とキックφバックのメカ
ニズムを説明するための図である。第３図において、１
は入力信号端子、２は高電位の基準電圧端子、３は低電
位の基準電圧端子、４は比較器のラッチ動作のためのス
トローブ入力端子、５は低電位の電源端子、６は高電位
の電源端子、７は前置増幅回路、８はレベルシフトの友
めのエミッタフォロア回路、９はラッチ付き比較器回路
、ｌＯは各比較器の基準レベルを発生する几めの抵抗ス
トリングを構成する抵抗、１１は配線、抵抗等の寄生イ
ンダクタンス、１２はトランジスタの寄生容量の代表例
である。
ラッチ動作のストローブ信号が印加されると、比較器回
路９を流れる電流がＶ、。ｆをペース端子トスるトラン
ジスタと、ストローブ入力をベース端子とするトランジ
スタとの間で高速に切りかわる。この電流の切りかわり
は並列形Ａ／Ｄ変換器では多数の比較器において同時に
行なわれる几め、その過渡的な過程において、高電位お
よび低電位の電源線が図に示すようにインダクタンス等
のインピーダンスを持つ場合、電流切りかえ動作に伴な
いおのおの比較器回路のそれぞれの電源供給線に切シ換
え電流のアンバランスを生じ、電圧変化を生じる。この
電圧変化が、１２で示すようなトランジスタ等の寄生容
量を介して雑音として入力信号線あるいは基準電圧発生
抵抗ス） ＩＪソング出力端子に重畳する。
路９を流れる電流がＶ、。ｆをペース端子トスるトラン
ジスタと、ストローブ入力をベース端子とするトランジ
スタとの間で高速に切りかわる。この電流の切りかわり
は並列形Ａ／Ｄ変換器では多数の比較器において同時に
行なわれる几め、その過渡的な過程において、高電位お
よび低電位の電源線が図に示すようにインダクタンス等
のインピーダンスを持つ場合、電流切りかえ動作に伴な
いおのおの比較器回路のそれぞれの電源供給線に切シ換
え電流のアンバランスを生じ、電圧変化を生じる。この
電圧変化が、１２で示すようなトランジスタ等の寄生容
量を介して雑音として入力信号線あるいは基準電圧発生
抵抗ス） ＩＪソング出力端子に重畳する。
このストローブ動作、ラッチ動作による雑音の入力信号
線、基準電圧供給線への重畳の経路の詳細は、例えばト
ランジスタＱ１．のペース電流の変化となり、トランジ
スタＱ＋ｏのコレクタ電流の変化となって、高電位の電
源供給線上の電圧変化となるもの等様々であるが、この
例のように前置増幅回路が付加されている場合は、回路
内部の信号線を経由して直接入力信号線に到達するもの
よりは、上述の説明のように電源供給線を介するものが
大きいものと考えられる。
線、基準電圧供給線への重畳の経路の詳細は、例えばト
ランジスタＱ１．のペース電流の変化となり、トランジ
スタＱ＋ｏのコレクタ電流の変化となって、高電位の電
源供給線上の電圧変化となるもの等様々であるが、この
例のように前置増幅回路が付加されている場合は、回路
内部の信号線を経由して直接入力信号線に到達するもの
よりは、上述の説明のように電源供給線を介するものが
大きいものと考えられる。
以上説明し友、いわゆるキックパックは通常よく使用さ
れる識別回路等のラッチ付き比較器においても、信号線
、電源線の寄生インダクタンス寄生容量による効果によ
り生じ、入力信号線、基準電圧線に雑音が重畳する九め
、比較動作において誤動作金招き、高速動作の限界を与
えるという問題がある。
れる識別回路等のラッチ付き比較器においても、信号線
、電源線の寄生インダクタンス寄生容量による効果によ
り生じ、入力信号線、基準電圧線に雑音が重畳する九め
、比較動作において誤動作金招き、高速動作の限界を与
えるという問題がある。
（問題点を解決する友めの手段）
本発明は上記の欠点を改善する九めに提案され友もので
、電源供給線の寄生効果によるキックパックの発生を抑
圧し、高速にして高精度な動作を行なうラッチ付き比較
器上提供することを目的とする。
、電源供給線の寄生効果によるキックパックの発生を抑
圧し、高速にして高精度な動作を行なうラッチ付き比較
器上提供することを目的とする。
本発明の特徴とする点は、前置増幅回路の高電位および
、低電位の電源供給線をラッチ動作を行なう比較器の高
電位および低電位の電源供給線とそれぞれ独立に与える
こと、さらに前置増幅回路から、ラッチ動作付比較器回
路への信号の伝達の几めのレベルシフトｔ−行なうエミ
ツタ７オロア回路の高電位および低電位の電源供給ＡＩ
を、ラッチ付き比較器回路のそれぞれの電源供給線と共
通にすることを特徴とする。従来の技術は、前置増幅回
路、エミッタ７オロア回路、ラッチ付き比較器回路の高
電位、低電位の電源供給Ｍｔ−それぞれ全て共通にして
いたのに対し、独立の供給電源に構成しｔ点が異なるも
のである。
、低電位の電源供給線をラッチ動作を行なう比較器の高
電位および低電位の電源供給線とそれぞれ独立に与える
こと、さらに前置増幅回路から、ラッチ動作付比較器回
路への信号の伝達の几めのレベルシフトｔ−行なうエミ
ツタ７オロア回路の高電位および低電位の電源供給ＡＩ
を、ラッチ付き比較器回路のそれぞれの電源供給線と共
通にすることを特徴とする。従来の技術は、前置増幅回
路、エミッタ７オロア回路、ラッチ付き比較器回路の高
電位、低電位の電源供給Ｍｔ−それぞれ全て共通にして
いたのに対し、独立の供給電源に構成しｔ点が異なるも
のである。
第１図は本発明の詳細な説明する図であって、図におい
て１は入力信号端子、２は高電位の基準電圧端子、３は
低電位の基準電圧端子、４はストローブ信号入力端子゛
、７は前置増幅回路、８はエミッタフォロア回路％ ９
はラッチ付き比較器回路、１０は各比較器の基準レベル
を発生するための抵抗ストリングを構成する抵抗。
て１は入力信号端子、２は高電位の基準電圧端子、３は
低電位の基準電圧端子、４はストローブ信号入力端子゛
、７は前置増幅回路、８はエミッタフォロア回路％ ９
はラッチ付き比較器回路、１０は各比較器の基準レベル
を発生するための抵抗ストリングを構成する抵抗。
１１は配線、抵抗等の寄生インダクタンス、認はトラン
ジスタの寄生容量の代表例、１３は前置増幅回路の高電
位の電源端子、１４は前置増幅回路の低電位の電源端子
、１５はエミッタ７オロア。
ジスタの寄生容量の代表例、１３は前置増幅回路の高電
位の電源端子、１４は前置増幅回路の低電位の電源端子
、１５はエミッタ７オロア。
ラッチ付き比較器回路の高電位の電源端子、１６はエミ
ッタフォロア、ラッチ付き比較器回路の低電位の電源端
子である。
ッタフォロア、ラッチ付き比較器回路の低電位の電源端
子である。
次に動作について説明する。第１図の実施例から明らか
なとおシ、比較器回路９のラッチ動作によシトランジス
タＱｒａとトランジスタＱＩ６の電流が切）かわっても
、その過渡的な電流のアンバランスによる電源線への電
圧の変化は、前置増幅回路と比較器回路の電源線が分離
されている之め原理的に前置増幅回路の電源線には発生
しえず、入力信号端子、基準電圧端子に雑音の重畳、す
なわちキックバックは生じない。また、トランジスタＱ
＋ｔのベース電流の変化を生じてエミッタフォロア回路
のコレクタ電流が変化しても、その変化はトランジスタ
Ｑａ、Ｑｔｏのベース電流の変化となって前置増幅回路
に影響するがそのｆｉは非常に小さく、大きな雑音の重
ｆは入力信号線、基準電圧線には生じない。
なとおシ、比較器回路９のラッチ動作によシトランジス
タＱｒａとトランジスタＱＩ６の電流が切）かわっても
、その過渡的な電流のアンバランスによる電源線への電
圧の変化は、前置増幅回路と比較器回路の電源線が分離
されている之め原理的に前置増幅回路の電源線には発生
しえず、入力信号端子、基準電圧端子に雑音の重畳、す
なわちキックバックは生じない。また、トランジスタＱ
＋ｔのベース電流の変化を生じてエミッタフォロア回路
のコレクタ電流が変化しても、その変化はトランジスタ
Ｑａ、Ｑｔｏのベース電流の変化となって前置増幅回路
に影響するがそのｆｉは非常に小さく、大きな雑音の重
ｆは入力信号線、基準電圧線には生じない。
（発明の効果）
第３図の従来例と第１図の本発明の実施例についてキッ
クバックをシミュレーションによシ定量的に比較する。
クバックをシミュレーションによシ定量的に比較する。
第２図は電源線、信号線。
基準電圧発生回路の抵抗の寄生容址、寄生インダクタン
スをそｉＬぞれ単位長さく−）当シ１．６ｐＦ／ｍ ｌ
１．２ ｎＨ／ｓｍ ＋ ０．４ ｐＦ／ｍ 、 １
．８ ｎＨ／１１１１゜２ ｐＦ／ｗ 、 １．７
ｎシーとし九ときのシミュレーション結果である。この
値は通常の集積回路で得られる標準的な値である。（ａ
）は従来例のシミュレーション結果、 （ｂ）は本実施
例のシミュレーション結果であり、（ａ）、 （ｂ）と
も第３図、第１図の節点ＪＬ、ｂｌ ｃの波形をプロッ
トしたもので、伽）が大幅に雑音が低減されることがわ
かる。
スをそｉＬぞれ単位長さく−）当シ１．６ｐＦ／ｍ ｌ
１．２ ｎＨ／ｓｍ ＋ ０．４ ｐＦ／ｍ 、 １
．８ ｎＨ／１１１１゜２ ｐＦ／ｗ 、 １．７
ｎシーとし九ときのシミュレーション結果である。この
値は通常の集積回路で得られる標準的な値である。（ａ
）は従来例のシミュレーション結果、 （ｂ）は本実施
例のシミュレーション結果であり、（ａ）、 （ｂ）と
も第３図、第１図の節点ＪＬ、ｂｌ ｃの波形をプロッ
トしたもので、伽）が大幅に雑音が低減されることがわ
かる。
以上説明し九ように、キックパックが大幅に抑圧される
九め、高速化にともなう精度劣化を阻止するという利点
がある。
九め、高速化にともなう精度劣化を阻止するという利点
がある。
なお上記の前置増幅回路としては、リミッタ機能、スラ
イス機能、インピーダンス変換機能。
イス機能、インピーダンス変換機能。
あるいは単純な線形増幅機能を有するもの、いずれのも
のにも適用可能であシ、また上記のエミッタフォロア回
路の代シにンース７オロア回路を適用することもできる
。
のにも適用可能であシ、また上記のエミッタフォロア回
路の代シにンース７オロア回路を適用することもできる
。
第１図は本発明の実施例である並列形Ａ／Ｄ変換器の比
較器の構成図、第２図は本発明の実施例の効果を説明す
るためのシミュレーション結果、第３図は従来の並列形
Ａ／Ｄ変換器の比較器の構成図金示す。 １・・・・・・入力信号端子 ２・・・・・・高電位の基準電圧端子 ３・・・・・・低電位の基準電圧端子 ４・・・・・・ストローブ信号入力端子５・・・・・低
電位の電源端子 ６・・・・・・高電位の電源端子 ７・・・・・前置増幅回路 ８・・・・・・レベルシフトの友めのエミッタフォロア
回路 ９・・・・・ラッチ付き比較器回路 ｌＯ・・・・・・各比較器の基準レベルを発生するため
の抵抗ストリングを構成するｔめの抵抗 １１・・・・・・配線、抵抗等の寄生インダクタンス１
２・・・・・・トランジスタの寄生容量の代表例１３・
・・・・・前置増幅回路の高電位の電源端子１４・・・
・・・前ｌｉｔ増幅回路の低電位の電源端子１５・・・
・・・エミッタフォロア、ラッチ付き比較器回路の高電
位の電源端子 １６・・・・・・エミッタフォロア、ラッチ付き比較器
回路の低電位の電源端子 第１図 第 ２図 （ａ） （ｂ） （プノでηンド） 第３図
較器の構成図、第２図は本発明の実施例の効果を説明す
るためのシミュレーション結果、第３図は従来の並列形
Ａ／Ｄ変換器の比較器の構成図金示す。 １・・・・・・入力信号端子 ２・・・・・・高電位の基準電圧端子 ３・・・・・・低電位の基準電圧端子 ４・・・・・・ストローブ信号入力端子５・・・・・低
電位の電源端子 ６・・・・・・高電位の電源端子 ７・・・・・前置増幅回路 ８・・・・・・レベルシフトの友めのエミッタフォロア
回路 ９・・・・・ラッチ付き比較器回路 ｌＯ・・・・・・各比較器の基準レベルを発生するため
の抵抗ストリングを構成するｔめの抵抗 １１・・・・・・配線、抵抗等の寄生インダクタンス１
２・・・・・・トランジスタの寄生容量の代表例１３・
・・・・・前置増幅回路の高電位の電源端子１４・・・
・・・前ｌｉｔ増幅回路の低電位の電源端子１５・・・
・・・エミッタフォロア、ラッチ付き比較器回路の高電
位の電源端子 １６・・・・・・エミッタフォロア、ラッチ付き比較器
回路の低電位の電源端子 第１図 第 ２図 （ａ） （ｂ） （プノでηンド） 第３図
Claims (2)
- （１）リミッタ機能もしくはスライス機能もしくはイン
ピーダンス変換機能もしくは単純な線形増幅機能を有す
る前置増幅回路と、ラッチ機能を有する比較器回路と、
該前置増幅回路と該比較器回路の接続のための直流レベ
ルの整合をとるためのエミッタ・フォロア回路もしくは
ソース・フォロア回路から構成される比較器において、
該前置増幅回路の供給電源を、該比較器回路あるいは該
エミッタ・フォロア回路あるいはソース・フォロア回路
の供給電源と分離し、独立に構成することを特徴とする
高速ラッチ付き比較器。 - （２）リミッタ機能もしくはスライス機能もしくはイン
ピーダンス変換機能もしくは単純な線形増幅機能を有す
る前置増幅回路とラッチ機能を有する比較器回路と、該
前置増幅回路と該比較器回路の接続のための直流レベル
の整合をとるためのエミッタ・フォロア回路もしくはソ
ース・フォロア回路から構成される比較器において、該
前置増幅回路の供給電源を、該比較器回路あるいは該エ
ミッタ・フォロア回路あるいはソース・フォロア回路の
供給電源と分離し、独立に構成し、かつ前記の比較器の
供給電源とエミッタ・フォロア回路あるいはソース・フ
ォロア回路の供給電源とを共通に構成することを特徴と
する特許請求の範囲第１項記載の高速ラッチ付き比較器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19199885A JPH0728209B2 (ja) | 1985-09-02 | 1985-09-02 | 高速ラツチ付き比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19199885A JPH0728209B2 (ja) | 1985-09-02 | 1985-09-02 | 高速ラツチ付き比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6253016A true JPS6253016A (ja) | 1987-03-07 |
| JPH0728209B2 JPH0728209B2 (ja) | 1995-03-29 |
Family
ID=16283908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19199885A Expired - Fee Related JPH0728209B2 (ja) | 1985-09-02 | 1985-09-02 | 高速ラツチ付き比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728209B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111537A (ja) * | 1990-08-30 | 1992-04-13 | Yamaha Corp | Ｄａ変換装置 |
-
1985
- 1985-09-02 JP JP19199885A patent/JPH0728209B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111537A (ja) * | 1990-08-30 | 1992-04-13 | Yamaha Corp | Ｄａ変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728209B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609834A (en) | Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise | |
| JPS6026329B2 (ja) | アナログ・デジタル変換器 | |
| CA1165829A (en) | Integrated amplifier arrangement | |
| US4939478A (en) | Asymmetrical differential amplifier as level converter | |
| US4307305A (en) | Precision rectifier circuits | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JPS63114410A (ja) | データ整形回路 | |
| JPS6253016A (ja) | 高速ラツチ付き比較器 | |
| US5225791A (en) | Non-saturating complementary type unity gain amplifier | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPH0452654B2 (ja) | ||
| US6114896A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
| JP2715074B2 (ja) | データ受信回路 | |
| JP3980337B2 (ja) | トラックホールド回路 | |
| SU1385251A1 (ru) | Выходной каскад усилител мощности | |
| JPH0445297Y2 (ja) | ||
| US6114908A (en) | Bipolar impedance converter circuit | |
| JPH0524226Y2 (ja) | ||
| JPS63142717A (ja) | マルチプレクサ回路 | |
| JPH0715343A (ja) | 単極性符号・双極性符号変換回路 | |
| JPS59231705A (ja) | 多チヤンネル再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |