JPS6252903B2 - - Google Patents

Info

Publication number
JPS6252903B2
JPS6252903B2 JP55133114A JP13311480A JPS6252903B2 JP S6252903 B2 JPS6252903 B2 JP S6252903B2 JP 55133114 A JP55133114 A JP 55133114A JP 13311480 A JP13311480 A JP 13311480A JP S6252903 B2 JPS6252903 B2 JP S6252903B2
Authority
JP
Japan
Prior art keywords
tuples
information
elements
syndrome
tuple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55133114A
Other languages
English (en)
Other versions
JPS5657150A (en
Inventor
Barendo Buriesu Rodebyoku
Aruberutasu Deiipuebeen Mateiyosu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5657150A publication Critical patent/JPS5657150A/ja
Publication of JPS6252903B2 publication Critical patent/JPS6252903B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 本発明は一般に、畳込み符号（コンボルーシヨ
ンコード）を用いて情報ビツトの流れの信頼性を
監視することにある。この分野に関する一般的な
本はMIT（マサチユサツツ州ボストン）発行の
W.W.Peterson氏等の著書“Error conecting
codes”，1971年第２版（例えば第393頁）であ
る。また本発明は特に（ｎ，ｋ，ｐ）線形畳込み
符号を用いたシステムに関するものである。ラン
ダムな誤り、特別な場合には誤りの密集（バース
ト）をこのシステムによつて訂正することができ
る。
上述した符号に応じて作動するエンコーデイン
グ装置においては、到来する情報ビツトの流れ
が、各々がｋビツトより成る複数の群の列（シー
ケンス）、いわゆる複数のｋ・タプル（ｋ―
tuple）の列ｘ(j)，ｘ（ｊ＋１），ｘ（ｊ＋２），
…に分割される。簡単な列ではｋ＝１およびｋ＝
２である。次に、情報エレメントのｋ・タプルの
流れから、これに相当する符号エレメントのｎ・
タプルの列ｙ(j)，ｙ（ｊ＋１），ｙ（ｊ＋２），…
が形成される。ここにｎは常にｋよりも大きい。
ｋ＝２およびｋ＝１の場合には、符号の効率すな
わち“速度（rate）”は1/2であり、ｎ＝３および
ｋ＝２の場合には効率は2/3である。後に説明す
る好適例ではｎ−ｋ＝１とする。（ｎ−ｋ）＝２を
有する畳込み符号の一例はオランダ国特許出願第
7804673号（特開昭54−144107号）明細書に記載
されている。更に、一般には符号エレメントの１
つのｎ・タプルは情報エレメントの１つよりも多
いｋ・タプルに基づいて形成されている。ｋ・タ
プルの情報ビツトがｎ・タプルの符号ビツトの不
変部分を形成する場合には畳込み符号は組織的で
あるといわれている。この場合、符号化（コーデ
イング）処理にはパリテイビツト（奇偶検査ビツ
ト）より成る（ｎ−ｋ）・タプルの列以外のもの
は何も加えていない。しかし本発明はこのような
組織的な畳込み符号を使用する場合だけに限定さ
れるものではない。パラメータｐは符号化拘束長
（coding constvaint length）である。パラメー
タｐの値は、組織符号の場合バリテイビツトの１
つの（ｎ−ｋ）・タプルを形成するのに情報ビツ
トの（ｐ＋１）個の順次のｋ・タプルを必要とす
るものとして規定されている。組織的でない符号
の場合には、情報ビツトのこれらの（ｐ＋１）個
のｋ・タプルが符号エレメントの１つのｎ・タプ
ルを形成するのに必要とする。同様に復号化拘束
長（decoding constaint length）ｕ（ｕｐ）
が規定されている。すなわち、情報エレメントの
１つのｋ・タプルを再構成するには、組織的な場
合と組織的でない場合とでパリテイビツト（ｕ＋
１）個の順次の（ｎ−ｋ）・タプルの列と符号ビ
ツトの（ｕ＋１）個の順次のｎ・タプルとをそれ
ぞれ必要とし且つこれで充分である。ここに適用
されている付加的な条件は、この再構成が可能と
なるように符号エレメントの（ｕ＋１）個の順次
のｎ・タプルの連続セグメントに誤りの許容数に
関する拘束を課することである。
本発明は特に、情報エレメントの個数対これら
情報エレメントに相当する符号エレメントの個数
の比をｋ／ｎとし、符号化拘束長をｐとした際に
誤り訂正用の（ｎ，ｋ，ｐ）畳込み符号のｎ・タ
プルの列を形成する２進符号エレメントの流れを
受信する情報訂正装置であつて、該情報訂正装置
が、 ａ 符号エレメントのｎ・タプルの前記の列を受
信し、この列から２進シンドロームエレメント
の（ｎ−ｋ）・タプルより成る列を形成する第
１シンドローム形成装置、 ｂ シンドロームエレメントの前記の（ｎ−
ｋ）・タプルが供給され、少くともｕ個のビツ
トセル（ここにｕ（ｕｐ）は誤り訂正用の前
記の畳込み符号の復号化拘束長とする）に相当
する時間中前記の（ｎ−ｋ）・タプルを一時的
に記憶し、前記の列の符号エレメントの１個の
ｎ・タプルを受信する毎に、シンドロームエレ
メントの（ｎ―ｋ）・タプルの前記の列のうち
の所定の連続部分を選択したものから、２進訂
正エレメントのｊ・タプルにより成る列のエレ
メント（ここに組織的な畳込み符号の場合ｊ＝
ｋ、組織的でない畳込み符号の場合ｊ＝ｎであ
る）を形成する第１出力端子を有する第１記憶
装置を具える論理装置、 ｃ 少くともｕ個のビツトセルに相当する時間中
符号エレメントのｎ・タプルの列の少くとも情
報含有部分を記憶し、その後にこの情報含有部
分をこれに対応する訂正エレメントのｊ・タプ
ルにモジユロ・２加算する訂正装置、 ｄ 訂正エレメントのｊ・タプルの前記の列を前
記の論理装置に供給し、これによりこの論理装
置に記憶されているシンドロームエレメントの
（ｎ−ｋ）・タプルを更新し、これによりこれら
（ｎ−ｋ）・タプルを、符号エレメントのｎ・タ
プルの前記の列で実行された訂正の影響に対し
て補償するようにする帰還接続線 を具える情報訂正装置に関するものである。
上述した種類の装置は米国特許第3697947号明
細書に記載されており既知である。この場合、受
信した（ｕ＋１）個のｎ・タプルのセグメントに
おいて訂正しうる誤りの量は制限されており、
ｎ，ｋおよびｐに対する選択値に依存しており且
つこれにより決定されたｕの値にも依存してい
る。従つてこれよりも多い誤りを適正に訂正する
ことができない。適正な訂正を行なうにはセグメ
ント中の誤りの固数があまりにも多すぎる場合に
は、訂正アルゴリズムの作動に次の２つの状態が
起りうる可能性がある。第１の状態は、訂正が誤
つて省略されてしまう状態であり、第２の状態は
間違つて訂正が行なわれる状態である。これらの
双方の場合、符号化誤りが生ずる。
本発明の目的は、妨害によつて訂正し得ない程
度に変化した符号エレメントのｎ・タプルを受信
した際にｎ・タプルのこの列のセグメントを信頼
性のないものとして示す簡単な手段を帰還型デコ
ーダに設けることにある。
本発明は、情報エレメントの個数対これら情報
エレメントに相当する符号エレメントの個数の比
をｋ／ｎとし、符号化拘束長をｐとした際に誤り
訂正用の（ｎ，ｋ，ｐ）畳込み符号のｎ・タプル
の列を形成する２進符号エレメントの流れを受信
する情報訂正装置であつて、該情報訂正装置が、 ａ 符号エレメントのｎ・タプルの前記の列を受
信し、この列から２進シンドロームエレメント
の（ｎ−ｋ）・タプルより成る列を形成する第
１シンドローム形成装置、 ｂ シンドロームエレメントの前記の（ｎ−
ｋ）・タプルが供給され、少くともｕ個のビツ
トセル（ここにｕ（ｕｐ）は誤り訂正用の前
記の畳込み符号の復号化拘束長とする）に相当
する時間中前記の（ｎ−ｋ）・タプルを一時的
に記憶し、前記の列の符号エレメントの１個の
ｎ・タプルを受信する毎に、シンドロームエレ
メントの（ｎ−ｋ）・タプルの前記の列のうち
の所定の連続部分を選択したものから、２進訂
正エレメントのｊ・タプルより成る列のエレメ
ント（ここに組織的な畳込み符号の場合ｊ＝
ｋ、組織的でない畳込み符号の場合ｊ＝ｎであ
る）を形成する第１出力端子を有する第１記憶
装置を具える論理装置、 ｃ 少くともｕ個のビツトセルに相当する時間中
符号エレメントのｎ・タプルの列の少くとも情
報含有部分を記憶し、その後にこの情報含有部
分をこれに対応する訂正エレメントのｊ・タプ
ルにモジユロ・２加算する訂正装置、 ｄ 訂正エレメントのｊ・タプルの前記の列を前
記の論理装置に供給し、これによりこの論理装
置に記憶されているシンドロームエレメントの
（ｎ−ｋ）・タプルを更新し、これによりこれら
（ｎ−ｋ）・タプルを、符号エレメントのｎ・タ
プルの前記の列で実行された訂正の影響に対し
て補償するようにする帰還接続線 を具える情報訂正装置において、該情報訂正装
置が更に、 ｅ 訂正エレメントの前記のｊ・タプルによる訂
正の実行後その度に符号エレメントのｎ・タプ
ルの、訂正された列に基づいて形成しうる二次
的な２進シンドロームエレメントの（ｎ−
ｋ）・タプルより成る列の１つのエレメントを
形成し、二次的な２進シンドロームエレメント
の（ｎ−ｋ）・タプルの第１信号値が正しい訂
正を行ないうるということを示し、すべての他
の信号値が正しい訂正が行なわれないというこ
とを示すようにする第２シンドローム形成装
置、 ｆ 前記の第２出力端子に接続され前記の他の信
号値を有する二次的なシンドローム信号すなわ
ち残余信号を検出し、この検出が行なわれた場
合に符号エレメントの前記のｎ・タプルのうち
の第２の予定数のビツトセルに相当する時間中
不信頼信号を発生するようにした検出装置 を具えたことを特徴とする。
本発明を用いたシステム状態においては、後に
情報を復元する他の手段を講じることができる。
データ通信システムにおいてはこの手段を例えば
データの一部を繰返して伝送するように構成する
ことができる。この手段の基になる原理は、シン
ドロームエレメントの（ｎ−ｋ）・タプルが常
に、すなわち妨害されていない符号列の場合に
も、また妨害自体が訂正符号列とみなされるよう
に符号列が妨害を受けている場合にも前述した第
１の信号値（例えば０…０／０…０／……／０…
０）を有する２つの状態が存在するということで
ある。他のすべての場合にはシンドロームエレメ
ントの少くとも１つの（ｎ−ｋ）・タプルがほぼ
確実に値（０…０）を有さなくなる。従つて、
（ｎ−ｋ）＝２の際にはこの後者の場合の値は01，
10および11のいずれか１つである。
本発明装置においては、前記の論理装置の前記
の第１記憶装置が、供給されたシンドロームエレ
メントを少くともｕ個のビツトセルに相当する時
間中記憶する容量を有し、前記の第１記憶装置
が、２進シンドロームエレメントの（ｕ＋１）個
の順次の（ｎ−ｋ）・タプルにより論理関数発生
器をアドレスするアドレスレジスタとして作動す
るようにし、前記の第２シンドローム形成装置を
部分的に前記の論理関数発生器内に形成し、シン
ドロームエレメントの、最も後に供給されたｕ個
の（ｎ−ｋ）・タプルから生じるアドレスビツト
と異なる他のアドレスビツトであり前記の論理関
数発生器に対するアドレスビツトに前述した更新
が行なわれないようにし、前記の第２出力端子が
部分的に前記の論理関数発生器から生じるように
するのが有利である。このようにすることによ
り、論理関数発生器に対するアドレスを共通にし
た、すなわちシンドロームエレメントの一次的な
および二次的な（ｎ−ｋ）・タプルを並列に発生
させるようにした簡単な構成を得ることができ
る。論理関数発生器は例えば読取り専用メモリ
（ROM）として構成することができる。
また、少くともｕ個のビツトセルの前述の記憶
容量において、シンドロームエレメントの、最も
前に供給された（ｎ−ｋ）・タプルから生じるア
ドレスエレメントの（ｎ−ｋ）・タプルが仮の残
余信号として作用するようにし、前記の仮の残余
信号が供給される変更素子を設け、該変更素子が
前記論理関数発生器に対するアドレス信号の列に
よる制御の下で前記の他の信号値を前記の第１信
号値に変換し、このように前記の仮の残余信号に
より通知された妨害が、論理関数発生器により訂
正しうるものとして認識すべき妨害列の第１の妨
害であるということを示すようにするのが有利で
ある。組織的でない畳込み符号も組織的な畳込み
符号と同様適しているが、組織的な畳込み符号を
用いた方が通常構成がより一層簡単となる。ま
た、上述した構成とすることにより残余信号を簡
単に発生させることができる。
またシンドロームエレメントの、最も後に供給
された（ｎ−ｋ）・タプルから生じるアドレスエ
レメントでシンドロームエレメントの（ｎ−
ｋ）・タプルが供給される度に１度前記の論理関
数発生器を直接アドレスし、これにより論理関数
発生器が訂正エレメントのｋ・タプルを発生する
ようにするとともに、訂正エレメントの、一時的
にシユミレーシヨンされたｋ・タプルが更新され
たシンドロームエレメントの、最も後に供給され
た（ｎ−ｋ）・タプルから生じるアドレスエレメ
ントで前記の論理関数発生器を１度アドレスし、
これにより前記の論理関数発生器が前記の変更素
子に対する制御信号を発生するようにする装置を
前記のアドレスレジスタに設けるのが有利であ
る。このようにすることにより論理関数発生器の
構成を簡単化することができる。論理関数発生器
を読取り専用メモリ（ROM）で構成する場合に
は、特にこのメモリの容量を小さくすることがで
きる。
また、情報訂正装置の出力端子に第３記憶装置
を接続し、該第３記憶装置が符号エレメントの前
記のｎ・タプルのうちの第３の予定数のビツトセ
ルに相当する時間中、符号エレメントの、訂正さ
れたｎ・タプルのうちの少くとも情報含有部分を
一時的に記憶し、最終的に符号エレメントの間違
つて訂正されたｎ・タプルが発生した際に前記の
第３記憶装置の出力端子に遅延された不信頼信号
を生ぜしめるようにするのが有利である。このよ
うにすることにより、情報処理システムの他の部
分、例えばデスクランブラ或いは演算素子或いは
オーデイ装置のような再生装置に訂正し得ない誤
りを伝達するのを防止することができる。この場
合これらの他の部分にはこの伝達の開始前の適当
な時間に訂正し得ない誤りがあるということが知
らされる。
また、前記の情報訂正装置の出力端子に接続さ
れた情報入力端子を有し、従属的に作動する訂正
装置を設け、その起動入力端子を前記の検出装置
に接続し、前記の不信頼信号による制御の下で情
報エレメントの少くとも１個の他のｋ・タプルか
ら取出されたものを、訂正し得ないものとして認
識された情報エレメントのｋ・タプルに補足する
ようにするのが有利である。このようにすること
により、近似誤り訂正、例えば２つの他の信号間
の平均化により正確な誤り訂正を良好に達成する
ことができる。従つてある場合には残余誤りがあ
つてもさしつかえなくなる。この場合の情報処理
シスチムは緊急作動に直接切換わらない。従つて
情報エレメントのｋ・タプルが工業上の制御シス
テムにおけるプロセスパラメータの作用を呈する
ようにするのが有利である。
また、ｋ２およびｎ−ｋ＝１に対して、順次
の符号エレメントの（ｕ＋１）個のｎ・タプルの
セグメント中で少くとも２つの妨害を訂正しうる
ようにするのが有利である。このようにすること
により訂正を良好に達成することができる。
また、ｋ＝１に対して、順次の符号エレメント
の（ｕ＋１）個のｎ・タプルのセグメント中で符
号エレメントの、妨害を受けている少くとも３つ
のｎ・タプルを訂正しうるようにするのが有利で
ある。このようにしても訂正を良好に達成しう
る。
また、ｆビツトより成るデジタル音声信号に対
し、その上位からｋ個のビツトを情報エレメント
の前記ｋ・タプルとして常に処理し、（ｆ−ｋ）・
タプルを誤り訂正用の畳込み信号をなくして処理
するようにするのが有利である。このようにする
ことにより、例えばデジタル楽音の再生に当り、
極めてわずかの冗長度で高音の妨害音（スクラツ
チ雑音等）に対する不感応性を高めることができ
る。
また、インターリービング装置を設け、このイ
ンターリービング装置内に組込まれたインターリ
ービングフアクターを信号のすべての列の項に周
期的にモジユロ演算するようにするのが有利であ
る。このようにすることによりバースト誤りを一
層容易に訂正しうる。バースト誤りは符号エレメ
ントの多数の順次のｎ・タプル中の妨害を意味す
る。インターリービングフアクターが例えば３で
ある場合には、例えば順次に第１，第４，第７…
…ｎ・タプル；第２，第５，第８……ｎ・タプル
および第３，第６，第９……ｎ・タプルを有する
異なる種類（class）のｎ・タプルに関して訂正
が行なわれる。各種類当りの１セグメント当り訂
正しうるｎ・タプルが３つある場合には、原理的
には妨害を受けている９個のｎ・タプルのバース
トを訂正しうる。
また、情報訂正装置は、少くとも２つの音声チ
ヤネルの中に分割したデジタル音声信号を処理す
るのに適したようにするのが有利である。この場
合、前述したインターリービングは音声信号源等
に応じた分割で達成することができる。互いに無
関係な原因から生じた妨害は最終結果に殆んど影
響を及ぼさない。その理由は異なるチヤネルが一
緒に符号化されている為である。本発明装置は例
えば２チヤネルステレオ或いは４チヤネルステレ
オに適用しうる。
図面につき本発明を説明する。
以下の説明においては、まず最初本発明による
装置の構成をブロツク線図で説明し、その後に帰
還型デコーダの理論を簡単に説明する。その後に
畳込み符号に課すべき条件と代表的な数種類の符
号とを説明し、次に残余（residue）信号や、訂
正し得ない誤りの組合せを表わす信号を形成する
方法を説明する。最後に、帰還型デコーダの数種
類の変形例を説明する。
第１ａ図は本発明による装置の一例を示すブロ
ツク線図である。入力端子５００には符号エレメ
ントのｎ・タプルが現われる。ブロツク５０２は
シンドローム（syndrome）信号の列を形成する
第１シンドローム形成装置を具える。素子５０４
は、記号的に示した排他的OR素子の形態の変更
素子を有するアドレスシフトレジスタである。素
子５０６はシンドローム信号エレメントの列から
ｎ・タプルの列に対する訂正エレメントを形成す
る読取り専用メモリ（ROM）である。この訂正
エレメントは、必要に応じ複数個としうる排他的
OR素子５０８を経て供給する。素子503は、読取
に専用メモリ５０６において訂正エレメントを発
生させる際に遅延が生じる限り符号エレメントの
ｎ・タプルを遅延させる為の遅延素子である。こ
の遅延は、アドレスシフトレジスタ５０４の長さ
に相当するビツトセルの個数に関連させることが
できる。排他的OR素子５０８に対する訂正量は
アドレスシフトレジスタ５０４にも供給し、これ
によりアドレスシフトレジスタ５０４中の排他的
OR素子がシンドローム信号列を更新し、以前に
入力端子５００で受信され現在排他的OR素子５
０８に到達している符号エレメントのｎ・タプル
における変更を補償するようにする。変更された
情報は、第２シンドローム形成装置５１２に供給
し、更新された情報からシンドローム信号エレメ
ントの二次的な（ｎ−ｋ）・タプルを形成する。
このいわゆる残余信号には訂正し得ない誤りに関
する情報が含まれている。すなわち、訂正が正し
いものであつた場合（従つて訂正が可能であつた
場合）には、この残余信号は例えば完全に零から
成つている。この残余信号は検出器５１４に供給
される。検出器５１４は零でないシンドローム信
号を検出し、これによりｎ・タプルの訂正列中の
信頼できないセグメントを表わすように構成す
る。この検出器は例えば、“１”が供給されるこ
とにより零状態にリセツトされクロツク信号によ
り順方向に計数するカウンタとすることができ
る。この場合、ある特定の状態が、出力信号が信
頼しうるものであるということを示す。この状態
を示す信号はライン５１６に現われる。上述した
素子の変形例を第４図に示す。また、素子５０９
は第２シンドローム形成装置５１２において生じ
うる検出遅延を補償する為の遅延素子である。こ
の検出遅延は符号エレメントのｎ・タプル中の妨
害パターンによつて影響されるおそれがある。素
子５１１は、例えば符号エレメントの復元された
ｎ・タプルを再び情報エレメントのｋ・タプルに
変換する処理素子であり、ライン５１６における
信号がこの変換を可能にすることができる。最終
的にライン５１０にユーザ情報が得られるように
なる。
第１ｂ図は特に組織的でない畳込み符号に対し
て用いる本発明装置の変形例を示す。説明を簡単
とする為にｎ＝２およびｋ＝１とする。符号ビツ
トは入力端子５２０に現われる。素子５２２はシ
ンドローム形成装置であり、従つてシンドローム
ビツトの１つの列（ｎ−ｋ＝１）を形成する。こ
れらのシンドロームビツトは、線図的に示す排他
的OR素子の形態の変更素子を有するアドレスシ
フトレジスタ５２４内に記憶される。素子５２６
は読取り専用メモリである。この素子５２６に後
続のシンドロームビツトが供給される度に、この
素子５２６はまず第１に２つの訂正エレメントを
排他的OR素子５２８および５３０にそれぞれ与
える。ブロツク５３２および５３４は第１ａ図の
遅延素子５０３に相当する遅延素子を示す。符号
エレメントの訂正されたｎ・タプルは出力端子５
３６，５３８に現われる。更に素子５２８，５３
０により訂正が行なわれる度に残余信号が読取り
専用メモリ５２６によつて出力端子５４０に取出
される。この残余信号は、この瞬時にアドレスシ
フトレジスタ５２４内に存在するシンドロームビ
ツトの列が符号ビツトのｎ・タプルの流れに依然
として他の訂正をする必要があるような列である
場合に値１を有する。この場合、この訂正は、符
号の誤り訂正容量が制限されている為にもはや有
効なものではない。この残余ビツトは、アドレス
レジスタ５２４において、最も前に受信されたシ
ンドロームビツトから（必要に応じて変更され
て）生ぜしめたシンドロームビツトの値と直接関
連している。残余信号および情報／符号信号の他
の処理は第１ａ図の場合につき説明した通りであ
る。
本発明の理論的な根拠 情報（データ）エレメントのみがユーザに対し
て適切なものである場合に情報エレメントのｋ・
タプルから符号エレメントのｎ・タプルを形成す
るのは次式(1)に応じて行なわれる。
ｙ(j)＝G0・ｘ(j)G1・ｘ（ｊ−１） ２・ｘ（ｊ−２）…Gp・ｘ（ｊ−ｐ）
(1) ここに(j)，（ｊ−ｐ）等は連続インデツクス
（running index）cm2あり、量Ｇ（０）…Ｇ（ｐ）
は、各々を０または１のみにしうる（ｎ×ｋ）個
の要素のデイメンシヨンを有するマトリツクスで
ある。すべての要素の演算はモジユロ・２をと
り、少くともマトリツクスＧ（Ｏ）およびＧ
（ｐ）は一致して零にはならない。数ｐは符号化
拘束長である。ｋ・タプルの情報ビツトのすべて
が再び符号ビツトのｎ・タプルの一部分を構成す
るか或いは符号ビツトの妨害されていないｋ・タ
プルのｋ個の符号ビツトから取り出しうる場合に
は、符号は組織的である。情報ビツトを再構成す
るには、場合に応じ誤りによつて妨害されたｎ・
タプルy′(j)に関して次の演算を行なうことにより
（ｎ−ｋ）・タプル、すなわちｓ(j)，ｓ（ｊ＋
１），ｓ（ｊ＋２），…より成るシンドローム列を
形成する。この起りうる誤りをここではアクセン
ト記号（′）で示す。
ｓ(j)＝H0・y′(j)H1・y′（ｊ−１） H2・y′（ｊ−２）……Hp・y′（ｊ−
ｐ） (2) この(2)式を項に展開すると以下のようになる。
ｓ（０）＝H0・y′（０） ｓ(1)＝H0・y′(1)＋H1・y′（０） ｓ(2)＝H0・y′(2)＋H1・y′（１）＋H2y′（０） 〓 〓 ここにHiは（ｎ−ｋ）×ｎ個の要素のデイメシ
ヨンを有するマトリツクスを示し、これらの要素
は０か１の値のみを有しうる。マトリツクスHi
はマトリツクスGiに関連して後に説明する定義
方程式を満足する。畳込み符号の特別な場合に
は、受信されたパリテイビツトの列と再構成れた
パリテイビツトの列とをビツト毎に加算すること
によりシンドロームが形成される。その数列を以
下に説明する。上述したことはあらゆる畳込み符
号に対して有効である。また、技術的に興味のあ
る畳込み符号（すなわち符号エレメントの、妨害
を受けている複数個（１）のｎ・タプルにおけ
る誤りを訂正しうる畳込み符号）に対し必要且つ
充分な条件を以下に説明する。
帰還型デコーダでもとの情報ビツトを再構成す
るものとする。この再構成は次の２つの式によつ
て定義される。
ｔ（ｉ＋１）＝Ａ・ｔ(i)Ｂ・Ｓ(1) Cf｛ｓ(i)，ｔ(i)｝ (3) y″（ｉ−ｕ）＝ｆ｛ｓ(i)，ｔ(i)｝y′（ｉ−
ｕ） (4) ここにｕはｐよりも大きい或いはｐに等しい自
然数であり復号化拘束長と称する。また、(i)，
（ｉ−ｕ）等は連続インデツクスである。量ｔ(i)
は更新されたシンドロームと称し、これはｕ×
（ｎ−ｋ）のデイメンシヨンを有するベクトルで
あり、この場合要素は０か１の値のみを有しう
る。文字Ａ，ＢおよびＣは第２図に示す３つのマ
トリツクスを表わす。マトリツクスＡはｕ・（ｎ
−ｋ）×ｕ・（ｎ−ｋ）のデイメンシヨンを有する
マトリツクスである。マトリツクスＢは（ｎ−
ｋ）ｕ・（ｎ−ｋ）のデイメンシヨンを有するマ
トリツクスである。マトリツクスＣはｎ×ｕ・
（ｎ−ｋ）のデイメンシヨンを有するマトリツク
スである。従つて、特にマトリツクスＣは前述し
たエレメントH1，H2，…Hpのすべてを有する。
関数ｆ｛ｓ(i)，ｔ(i)｝によりｎ・タプルｙ（ｉ
−ｕ）中の妨害ｅ（ｉ−ｕ）が判断される。前記
の式(4)には訂正の実行が記載されている。ｆ｛ｓ
(i)，ｔ(i)｝の値が０である場合には、y′（ｉ−
ｕ）に訂正が実行されず、他の場合には訂正が実
行される。
帰還型デコーダは以下のように作動する。デコ
ーダは符号エレメントのｎ・タプルの受信列にお
いて妨害を受けている第1n・タプルを検出する
ものとする。１つの同じｎ・タプル内では誤りを
独立とする必要はない。また、デコーダはシンド
ローム記号ｓ（ｉ−ｎ），ｓ（ｉ−ｕ＋１），……
ｓ(i)の有限長の列から妨害ｅ（ｉ−ｕ）の値を検
出しうるものとする。受信されたｎ・タプルの列
はy′（ｉ−ｕ）に対する式(4)によつて訂正され
る。この場合、項Ｃ・ｆ｛ｓ(i)，ｔ(i)｝＝Ｃ・ｅ
｛ｉ−ｕ）はシンドローム列に対するこの妨害ｅ
（ｉ−ｕ）の影響を正確に示す。
ｎ・タプルの列の訂正に当つては、これからｅ
（ｉ−ｕ）の妨害影響を除去することによりシン
ドローム列も直接更新される。従つて生じうる誤
りの列の第１の誤りのみが、連続的に更新されて
いるシンドロームの有限数のｎ・タプルに基づい
て認識されるようにする必要がある。関数ｆ｛ｓ
(i)，ｔ(i)｝に課すべき条件は後に説明する。
次にｔ（ｉ＋１）に対する式を説明する。ｅ
（ｉ−ｕ）が、生じうる誤りの列の第１妨害であ
るものとすると、下記のマトリツクスの式により
ｔ(i)をベクトル的に分けることができ、このマト
リツクスにおいては各ラインがベクトルｔ(i)の１
つの要素に関連する。
従つてこのマトリツクスはｕ個のシンドローム
記号に関するものであり、マトリツクスの高さは
ｕ（ｎ−ｋ）個の要素を表わす。上述したところ
では、シンドローム量の更新はまだ行なわれてい
ない。従つて、妨害ｅ（ｉ−ｕ）が ｅ（ｉ−ｕ）＝ｆ｛ｓ(i)，ｔ(i)｝ として再構成される。ｊ＝ｉ−ｕを式(2)に代入す
ることによりシンドローム列の各別の項に対する
妨害ｅ（ｉ−ｕ）による部分的は影響は以下の通
りとなる。
ｓ（ｉ−ｕ）は影響 H0・ｅ（ｉ−ｕ）を含
む。
ｓ（ｉ−ｕ＋１）は影響H1・ｅ（ｉ−ｕ）を
含む。
〓 〓 〓 〓 ｓ（ｉ−ｕ＋ｐ）は影響Hp・ｅ（ｉ−ｕ）を含
む。
ｓ（ｉ−ｕ＋ｐ＋１）は影響０を含む。
〓 〓 〓 〓 ｓ(i) は影響０を含む。
ラインｓ（ｉ−ｕ＋ｐ＋１）……ｓ(i)は妨害を
含まず、従つてこのことから符号化拘束長ｐと復
元化拘束長ｕとの間の差を知ることができる。従
つてｐ＝ｕの場合には右側の列は０に等しい項を
含まない。シンドローム記号の更新に対するマト
リツクスＡの影響の為に、前述した部分的な影響
は下方の（ｕ−ｉ）・（ｎ−ｋ）個のマトリツクス
ラインにシフト（下方シフト）され、上方の（ｎ
−ｋ）個のラインは零（切捨て）のみを含むよう
になる。マトリツクスＢは、更新されたシンドロ
ーム記号が更新されたシンドローム列中の正しい
個所に現われるようにする。マトリツクスＣは妨
害による部分的な影響の配列を有する。
適切な畳込み符号の説明 畳込み符号はＤ変換により容易に表わすことが
できる。このＤ変換はエレメント〓（ｍ），〓（ｍ
＋１），〓（ｍ＋２）…の列に基づいている。ここ
にｍは連続インデツクスである。また、〓は例え
ば情報ビツトのｎ・タプルの列である。この列は
異なる個所に同一の項を含みうる。遅延演算子Ｄ
を用いると、上述した列を変換したもの〓(D)は 〓(D)＝〓（ｍ）・Ｄn＋〓（ｍ＋１）・Ｄm+1 ＋〓（ｍ＋２）・Ｄm+2…… となる。列間の畳込みは上述したようにこれらの
列を変換したものを乗じたものに直接関連する。
Ｄに対しては１つのビツトセルの長さの時間間隔
を選択する。従つて、符号エレメントのｎ・タプ
ルの構成を前述した式(1)によりｙ(D)＝Ｇ(D)・ｘ(D)
として書き表わすことができる。ここにＧ(D)はｎ
×ｋのデイメンシヨンのマトリツクスであり、 Ｇ(D)＝Ｇ（０）D0＋Ｇ(1)D1＋…＋Ｇ（ｕ）Ｄu
として規定される。マトリツクスＧ(D)の各要素、
従つてｇ（ｉ，ｊ）(D)は係数の０或いは１を有す
る遅延演算子Ｄにおいて多項式となる。
符号化はパリテイチエツクマトリツクスＨ(D)に
よつて表わすことができる。このマトリツクスは
（ｎ−ｋ）×ｎ個の要素ｈ（ｉ，ｊ）のデイメンシ
ヨンを有する。この場合も各要素は係数０または
１を有する遅延演算子Ｄにおいて多項式となる。
このマトリツクスは式 Ｈ(D)・Ｇ(D)＝０ を満足する。この式を展開するとｊ（０ｊ
ｐ）のすべての値に対し となる。従つて、エレメントｙ(j)を有するすべて
の符号列に対しては Ｈ(D)・ｙ(D)＝０ となる。妨害された符号列の場合には、シンドロ
ーム列は ｓ(D)＝Ｈ(D)・y′(D)＝Ｈ(D)・ ｛ｙ(D)ｅ(D)｝＝Ｈ(D)・ｅ(D) として決定される。誤り列自体が符号列を構成す
る場合には、この誤りは検出も訂正もされ得な
い。
復号化拘束長ｕを有する帰還型デコーダにおい
ては、シンドロームエレメントｓ（ｍ…ｓ（ｍ＋
ｕ）の（ｎ−ｋ）・タプルの列の各エレメントは
ｎ・タプルｙ（ｍ）…ｙ（ｍ＋ｕ）の符号列のセ
グメントから形成される。従つて、この各エレメ
ントは誤り列ｅ（ｍ）…ｅ（ｍ＋ｕ）のセグメン
トの対応するエレメントに完全に依存する。訂正
に当つては、ｅ（ｍ）の値をシンドロームセグメ
ントから決定する必要がある。これは、直列的に
作動するデコーダにおいては、例えば最初に到来
したセグメントのエレメントである。符号は多く
ともｑ個のｎ・タプル或いは誤りが復号化拘束長
ｕのセグメントにおいて訂正しうるように構成す
る。前記の米国特許第3697947号明細書において
はｑ＝１である。誤りｅ（ｍ）は基準関数により
シンドロームセグメントから見い出される。この
基準関係は、ｅ（ｍ）…ｅ（ｍ＋ｕ）と同じシン
ドロームセグメントを生じるも零に等しくない多
くともｑ個のみのｎ・タプルを含む第２誤り列
e′（ｍ）…e′（ｍ＋ｕ）（この場合ｅ（ｍ）≠
e′（ｍ）である）がない状態では正しいものであ
る。セグメントの重みとは、誤りセグメントのう
ちの０に等しくないｎ・タプルの個数を意味す
る。ｎ・タプルｅ（ｍ）…ｅ（ｍ＋ｕ）のセグメ
ントに対する省略表記（変換後）を 〔ｅ(D)〕ｍ＋ｕ ｎ とする。更に、２つのセグメントの和は対応する
ｎ・タプルをモジユロ・２加算することにより発
生させたセグメントとする。符号の長さ（ｕ＋
１）の最初のセグメントはセグメント〔ｙ(D)）〕ｕ ｐ
を意味する。ここにｙ(D)はｙ（０）を有する符号
列が零とは異なる第１のｎ・タプルとして変換さ
れたものである。畳込み符号の最小重みｄ（ｕ）
は符号の長さ（ｕ＋１）の生じうるすべての最初
のセグメントの重みのうち最小のものとする。最
初のセグメント〔ｙ(D)〕ｕ ｐに基づいて発生させられ
たシンドロームセグメント〔ｓ(D)〕ｕ ｐ は完全に零
から成つており、このことは前述した式(2)から、
またｙ(D)は符号エレメントのｎ・タプルの非妨害
列を表わすという事実から分る。ｅ(D)およびe′(D)
が、ｅ（０）およびe′（０）が互いに異なり双方
共零に等しくない場合の２つの誤り列であり、す
べての早期の妨害を有し、切捨てを行なつた（端
数を捨てた）和 〔ｅ(D)e′(D)〕ｕ ｐ が畳込み符号の最初のセグメントである場合に
は、その際のみこれらの誤り列により得られるシ
ンドローム列は同じとなる。従つて、畳込み符号
の上述した最初のセグメントの前記に規定した最
小重みが少くとも ｄ（ｕ）（2q＋１） に等しい場合には、復号化拘束長ｕを有する畳込
み符号により、（ｕ＋１）個の順次のｎ・タプル
中で妨害を受けているＱ（１）個のｎ・タプル
を訂正することができる。有限数ｕが存在し、
（ｕ＋１）個の順次のｎ・タプルの各セグメント
中で多くともｑ個のｎ・タプルに影響を及ぼして
いる符号エレメントのｎ・タプルの列の各妨害が
依然として訂正しうるものである場合には、
（ｎ，ｋ，ｐ）畳込み符号がｑ倍の誤り訂正符号
と称される。効率（ｋ／ｎ）が一定である場合に
は、ｑの一定値に対してｕの最小値が目的とされ
る。この場合、前述したように規定した最小重み
ｄ(i)は、ｊ＋１）個のｎ・タプルの長さを有する
符号のすべての最初のセグメントの組によつて決
定される。従つて、２つの符号が、長さ（ｕ＋
１）を有する最初のセグメントの同じ組を持つて
いる場合には、これらの符号は０ｊｕの場合
同じ重みを有する。ｎ＝２およびｋ＝１を有する
畳込み符号の生成（generator）マトリツクスＧ
(D)は の形態をとる。ここにａ(D)およびｂ(D)はビツトセ
ルＤの長さを有する遅延演算子における多項式で
あり、これらの多項式は多項式ＰaおよびＰbの次
数をそれぞれ有する。この場合、ｎ・タプルの符
号列すべての組は、情報エレメントのｋ・タプル
から符号エレメントのｎ・タプルの形成を示す式 と関連する。これらを最も簡単に表わすと、多項
式ａ(D)およびｂ(D)は共通因数を含まず、Ｄ中にあ
る共通因数をも含まない。従つて、ａ(D)およびｂ
(D)は共通因数を有せず、いずれかの、何えばａ(D)
の第１項は零に等しくない。生成マトリツクスは の形態となるということを証明することができ
る。ここに、〓(D)の次数は、Ｇ(D)により発生させ
られた符号と同じ重みを有する符号のｕに等しい
かこれよりも小さい。このことは、ｎ＝２および
ｋ＝１の畳込み符号の誤り訂正特性を調べるに当
つて、以前に規定した組織符号のみを考慮する必
要があるということを意味する。更に、〓(D)＝〓
（０）D0＋〓(1)D1であり、生成マトリツクス は、以前に規定したG′(D)と同じ重み、従つて誤
り訂正の為の同じ容量を有する符号を発生する。
第３図はｋ＝１およびｎ＝２を有する多数の好適
な符号を線図的に示す。樹形構造の各枝は生成多
項式を示し、その各々に項を示してある。項D0
は常に任意的なものである。樹形構造の一番左端
にある枝は以下の遅延演算Ｄの累乗を有する生成
多項式で表わされている。
D0（任意），D1，D2，D5，D6，D8，D10，D11，
D12，D13，D15 この符号はこれにより完全に明示される。この
場合、復号化拘束長はｕ＝15である。ｕがこの値
の場合、この符号は以前に規定した特性の最大重
みを有する符号の１つである。更にこの場合ｐ＝
ｕ＝15，ｄ＝７である。これらにより符号エレメ
ントの（ｕ＋１）個のｎ・タプルのセグメント当
り３つの妨害を受けているｎ・タプルを訂正しう
るということを意味する。D11を生成多項式にお
ける最大項とすると、２つの妨害を訂正できると
ともに更に１つの妨害を検出しうる。D8を最大
項とする場合には、妨害を受けた２つのｎ・タプ
ルを訂正することができる（ｄ＝５）。以下の表
はｄの所望値とこれに必要な最小の復号化拘束長
ｕとを示す。
従つて、第３図から明らかなように、１つのセ
グメント当り３つのｎ・タプルを訂正する場合20
個の符号を要し、１つのセグメント当り２つの
ｎ・タプルを訂正する場合12個の符号を要し、１
つのセグメント当り１つのｎ・タプルを訂正する
場合４個の符号を要する（表示〓D0は項D0が任
意であるということを意味する為に各枝は２度計
数する）。従つてｐの値はｕの値よりも小さくし
うる。最も右端の枝でｄ＝５の場合ｕ＝８である
がｐ＝５である。その理由は、最後の３つの項が
生じない為である。従つて符号化回路を簡単化す
ることができる。１つのセグメント当り同じ訂正
容量を有する他の符号も可能であるが、この場合
ｕの値が常に最小値よりも大きくなる。従つて、
情報の流れに対するこれらの他の符号の平均訂正
容量は小さくなる。ｕ＝15を有する図示の符号に
対する平均誤り訂正容量はｕ＝８を有する符号に
対する平均誤り訂正容量よりも幾分小さくなる。
しかし、ｕ＝15の場合大きく局部的に密集した誤
りを訂正することができる。
残余信号の形成 （ｎ−ｋ）・タプルの列より成る残余信号の形
成につき以下に説明する。この列はシンドローム
列と同じ形態を有する。残余情報の目的は、訂正
しえない妨害が生じた際に、符号エレメントの
ｎ・タプルの列中で、この情報を訂正しえない時
間間隔を指示することにある。まず最初、以前に
規定したマトリツクスH0は、同様に以前に規定
したマトリツクスＣのサブ（部分）マトリツクス
として生じないものとする。ここで、次のように
分割したシンドロームセグメントを考慮する。
ここに、（ｎ−ｋ）の長さを有するベクトル
s′(j)は、シンドローム列の、瞬時的に更新された
（ｎ−ｋ）・タプルのエレメントを示す。次のシン
ドロームセグメントｔ（ｉ＋１）の連続インデツ
クスは（ｉ−ｕ＋１）から（ｉ＋１）まで及び、
従つて、ここにはH0・ｆ｛ｓ(i)，ｔ(i)｝による
訂正が関連する成分が存在しない。完全に訂正し
うる誤り列においては、各々の妨害に対して次式
が満足される。
ｅ（ｉ−ｕ）＝ｆ｛ｓ(i)，ｔ(i)｝ （ｎ−ｋ）・タプルs″（ｉ−ｕ）が、ｅ（ｉ−ｕ）
が第１妨害ｎ・タプルであるということを表わす
更新シンドローム列中のランクナンバー（ｉ−
ｕ）を有する場合には、正しい復号化に当り式 s″（ｉ−ｕ）H0・ｆ｛ｓ(i)，ｔ(i)｝＝０ を満足する必要がある。その理由は、シンドロー
ムは因果律に従つている為である。復号化処理が
間違つた場合、すなわち誤りが訂正されないか或
いは正しい信号が間違つて変更された場合には、
上述した式は原理的に満足されなくなる可能性が
ある。従つて、概念的に新たな信号量が規定さ
れ、これを残余信号と称する。これを規定する式
は ｒ（ｉ−ｕ）＝s″（ｉ−ｕ） H0〔ｆ｛ｓ(i)，ｔ(i)｝〕 である。残余信号はシンドローム列によつて決ま
り、従つて間接的に誤り列によつて決まる。残余
信号を形成することにより復号化処理を後検査す
ることができるようになる。その理由は、誤り列
を再構成することにより、これに関連するシンド
ローム列を再び直接再構成しうるようになる為で
ある。復号化が正しく行なわれる場合（従つてす
べての妨害が除去され正しい符号エレメントが復
元され、妨害を受けていないすべての符号エレメ
ントが変更されないままに維持される場合）に
は、再構成されたシンドローム列はもとの構成の
シンドローム列と一致する必要がある。
更に、２つの量を考慮する。その第１の量は最
大検出遅延である。y″（ｍ）が、符号列のセグ
メント（このセグメント中に訂正しえないも検出
しうる誤りが存在するものとする）の一部を構成
する符号エレメントの、妨害を受けている第１の
ｎ・タプルであり、これが零でない第１の残余信
号（（ｎ−ｋ）・タプル）としてエレメントｒ（ｍ
＋ｗ）を生ぜしめるものとすると、ｗが検出遅延
となる。このようにして検出すべきである種類の
妨害においては、ｗの値は有限の最大値を有す
る。
第２の量は、訂正し得ないも検出すべき前述し
た種類の誤りに属する誤りを符号エレメントの
ｎ・タプルが実際に含む場合に値“０”を有する
残余信号の最大列（連続最大長）であり、従つて
各残余信号自体は非妨害状態を示す。従つて零に
等しい上述した残余信号の列よりも零に等しくな
い信号が先行するとともに零に等しくない信号が
後続する。この場合も上述したようにして検出す
べきある種類の誤りの中で、零の値を有する順次
の残余信号に対して最大値を見い出す必要があ
る。最大検出遅延と、零に等しい残余信号の前述
した列の最大長との双方は例えばコンピユータに
よるシミユレーシヨンによつて見い出す必要があ
る。復号装置の構成を以下に説明する。
第４図は畳込み符号により保護される情報エレ
メントの流れの訂正を行なう装置を詳細に示す線
図である。符号は線形であり且つ組織的である。
情報エレメントは１つずつ現われ、従つてｋ＝１
である。また各情報エレメントとともに１つのパ
リテイビツトが現われ、従つてｎ＝２である。こ
の構成によつて達成される保護は、（ｕ＋１）＝９
個の連続的な順次の対（情報エレメントとパリテ
イビツトとの対）のセグメント当りランダムな誤
りを有する多くとも２つの対を含むあらゆる誤り
のパターンを訂正しうるように行なう。更に、こ
のようなセグメント中の訂正し得ない誤りを知ら
せる為の装置を設ける。また、クロツク装置（図
示せず）を設け、このクロツク装置により各ビツ
トセル当り１個のクロツクパルスを生ぜしめる。
例えば２０４で示すような小さな四角形の素子の
各々は双安定素子（シフトレジスタ段）であり、
これらの双安定素子は上述したクロツクパルスに
よる制御の下でビツトセルの時間中これら双安定
素子のデータ入力端子に到来する情報を記憶す
る。図面を簡単とする為にこれらのクロツクパル
スの供給線を省略した。この第４図の構成におい
ては、各ビツトセル中端子２００に情報ビツトが
到来し、端子２０２にパリテイビツトが到来す
る。符号は５の符号化拘束長と、８の復号化拘束
長とを有している。この符号は第３図においては
樹形構造の最も右端の枝であり、従つてパリテイ
ビツトの決定に項D1，D3，D4およびD5が用いら
れる。D0を有する項は用いられない。情報ビツ
トの列は段２０４〜３１８を有する８ビツトシフ
トレジスタ内に記憶される。送信側でパリテイビ
ツトを形成したのと同一の生成多項式を有するパ
リテイエレメントの流れは、段２０４，２０８，
２１０，２１２の出力タツプと３つの排他的OR
素子２２０，２２２，２２４とによつて、受信さ
れ場合によつて妨害を受けている情報エレメント
から再構成される。この場合の段２０４は各ｎ・
タプルの２つのビツトが互いに適正な時間関係で
生じるようにする作用をするだけである。再構成
されたパリテイビツトは排他的OR素子２２６に
おいて、受信したパリテイビツトの列に加算され
る。このようにしてシンドロームビツトの（ｎ−
ｋ）・タプルの列が発生させられる。これらのシ
ンドロームビツトは、段２２８〜２４１とシンド
ロームビツトの列を更新する為の４つの排他的
ORゲート２４２〜２４８とを具える８ビツトシ
フトレシスタに供給される。従つてこの簡単な例
では、マトリツクスＧ０〜Ｇ５は以下の形態を有
する。
同様にマトリツクスＨ０〜Ｈ５は以下の形態を
有する。
H0＝（01）；H1＝（10）；H2＝（00）；H3＝
（10）；H4＝（10）；H5＝（10） 第２図によるマトリツクスの極めて簡単な例を
有する帰還型デコーダの展開式を第５図に示す。
関数f1｛ｓ(i)，ｔ(i)｝は情報ビツトの更新、従つ
て排他的ORゲート２４２〜２４８によるシンド
ロームビツトの更新をも達成する。関数f2｛ｓ
(i)，ｔ(i)｝はf1｛Ｓ(i)，ｔ(i)｝によるシンドロー
ムビツトの順次の訂正後にこれらのシンドローム
ビツトを更新させるのに用いられ、これにより二
次的なシンドロームビツトすなわち残余ビツトを
発生させる。従つて関数f1およびf2は原理的には
異なる２つの関数である。畳込み符号は組織的で
ある為、マトリツクスＣの最後の列は完全にエレ
メント０から成つており、このマトリツクスは勿
論マトリツクスＨ０を含まない。
この符号はｕ＋１＝９個の２・タプルのセグメ
ントのうちの妨害を受けている２つの２・タプル
を訂正することができる。このようにして読取り
専用メモリ２５０により形成すべき論理関数を見
い出すことができる。アドレスの大部分に対しf1
＝０となり、情報が変化しないまま排他的ORゲ
ート２４９を通過する。第６図に示すアドレスの
場合のみ、関数f1が値１を有し、情報が変更され
る。従つてこの場合には、変更されないシンドロ
ームｓ(i)が排他的OR素子２２６の出力端子に現
われ、ｔ(i)の順次のエレメントがシフトレジスタ
段２２８〜２４１の出力端子に順序正しく現われ
る。従つて、第６図の列（０）は最も前後に到来
したシンドローム信号に関するものである。エレ
メントd1，d2は互いに無関係な任意の（注意を要
しない）ビツト値０，１を示す。第１行は妨害を
受けている１つの２・タプルのシンドロームに対
する影響を示す（この場合情報ビツトは素子218
内に正しく到来している）。この場合、量d1は上
記の２・タプルのパリテイビツトの任意の値を示
す。行２〜８ａは妨害を受けている第２の２・タ
プルが誤つたパリテイビツトのみを有している場
合の、妨害を受けている２つの２・タプルの組合
せに対する８つの可能性を示す。従つて、行２に
おいては第２アドレスビツトが行１に対して反転
されており、行３においては第３アドレスビツト
が行１に対して反転されており、以下同様である
（第１アドレスビツトの反転は第１行にすでに入
られていること勿論である）。行９〜１５ａの
各々は、妨害を受けている２つの２・タプルの双
方が情報ビツト中に誤りを含む場合のこれらの
２・タプルに関するものである。これらの行は行
１を右にシフトさせてシフトさせない行２に加算
することにより得られる。この場合の加算もモジ
ユロ・２加算であり、（d2＋１）＝d2，（d2＋０）＝
d2である。行８ａは行１５の特別な場合である。
行１５ａは行１或は行１５の特別な場合である。
従つて本例の場合これらの行８ａおよび１５ａは
実行されない。第１列に繰返し現われる量d1は、
素子２４１から生じる情報が本例の場合アドレシ
ングするのに適していないということ、および第
６図の実行に関する限り読取り専用メモリ２５０
への関連の接続を省略しうるということを意味す
る。
同様に関数f2｛ｓ(i)，ｔ(i)｝が見い出される。
大部分のアドレスに対してはf2＝０であり、シフ
トアドレス段２４１から生じる変更されたシンド
ロームビツトは変化させられることなく排他的
ORゲート２５２を通過する。第７図に示すアド
レスに対してのみ関数f2が値１を有し、シフトレ
ジスタ段２４１から生じる出力情報が再び変更さ
れる。関数f2は、d1が値１を有する第６図のアド
レスの１つによつてアドレスが与えられる場合に
値１を有する。この場合、第６図の行２は情報誤
りとパリテイ誤りとを有する、妨害を受けている
１つの２・タプルを示す。情報ビツトにおける妨
害は関数f1により訂正され、シンドロームは情報
が変更させられるのと同時に訂正される。この場
合、パリテイビツトの訂正（この訂正は実際には
実行されていない）に対するシンドロームビツト
の訂正は排他的OR素子２５２によつて行なわれ
る為、この素子２５２の出力端子には更に“１”
の信号が現われない。第６図の他のアドレスに対
しても上述したのと同様な原理が適用される。
第７図は関数f2が値１を有する場合の種々の他
のアドレスを示す。エレメントd3もd1およびd2に
無関係な任意の（注意を要しない）情報値であ
る。行１６はパリテイビツトにおける１つの誤り
を示す。この誤りは変更されないまま素子２４
２，２４４，２４６，２４８の各々を通過し、素
子２５２においてのみ訂正される。行１７〜２３
ａは、妨害を受けているパリテイビツトのみをそ
れぞれ有する２つの２・タプル（妨害を受けてい
るタプル）による影響の下で発生させられる。こ
れらの行は行１６を１つずつ右側にシフトさせ、
これをこの行１６自体に加算することにより発生
させられる。行２４〜３０ａは妨害を受けている
パリテイビツトと、この後に生じ、情報ビツトが
（場合によつてはパリテイビツトも）確実に妨害
を受けている２・タプルとの順序で発生させられ
る。これらの行は行１（第６図）を右側に１つず
つシフトさせたものを行１６に加算することによ
り発生させる。これらのすべての場合、情報ビツ
トにおける訂正およびパリテイビツトにおける妨
害の双方に対してシンドローム信号が更新され
る。また、ワード２３ａはアドレスワード３０の
特別な場合であり、ワード３０ａはワード１６或
にはワード３０の特別な場合である。従つてこの
場合ワード２３ａおよび３０ａは各別に実行され
ない。このようにして二次的なシンドロームビツ
ト（実際にはｎ−ｋ＝１とした（ｎ−ｋ）・タプ
ル）の流れが排他的OR素子の出力端子に発生さ
せられる。シンドロームビツトが値“０”を有す
る場合には、情報（妨害されている場合）が正し
く訂正されたであろうという指示が与えられる。
シンドロームビツトが値“１”を有する場合に
は、訂正し得ない誤りを含むｎ・タプル（組織符
号を考慮した場合ｋ・タプル）の列が与えられ
る。これとは逆のことは正しくない。そ合理由
は、訂正し得ない誤りによつて０と１との双方を
有する列を素子２５２の出力端子に生ぜしめる場
合が充分にある為である。従つて、他のシフトレ
ジスタ段の列を設け、この場合５ビツトセル中二
次的なシンドロームビツトを記憶するようにす
る。このシフトレジスタをORゲート２６４に接
続し、このORゲート２６４の少くとも１つの入
力が論理信号“１”を有する場合に出力端子２６
７に信頼できないということを表わす信号（不信
頼信号）が現われるようにする。シフトレジスタ
２５４〜２６２の長さは、装置が検出しうるよう
にする必要がある誤り列に対して生じうる零信号
の最長列によつて決める。検出すべき誤りの選択
は設計上のパラメータである。排他的OR素子２
４９の出力端子にはシフトレジスタ段２６６〜２
７４を接続し、端子２６７における信号はある遅
延時間後にのみ信頼できないということを表わす
値となりうる為にこれらのシフトレジスタ段が多
数のビツトセル中訂正された情報エレメントを記
憶するようにする。この遅延は妨害パターンに依
存する。情報エレメントの遅延は、訂正できない
が装置によつて検出する必要がある誤りの種類に
応じて端子２６７に生じる不信頼信号の最大遅延
に少くとも等しくなるように充分長くする必要が
ある。シフトレジスタ段２５４〜２６２の個数と
シフトレジスタ段２６６〜２７４の個数とは互い
に等しくしうるが必ずしもこのようにする必要は
ない。しかしこれらの個数は一般にシフトレジス
タ段２０６〜２１８の個数よりも少くする。符号
が組織的でない場合には、関数f1は訂正エレメン
トのｎ・タプルから成り、関数f2は二次的なシン
ドロームエレメントの（ｎ−ｋ）・タプルから成
り、ここに（ｎ−ｋ）は常に１以上である（ｎ−
ｋ１）。従つてこの場合も上述した（ｎ−ｋ）・
タプルにOR関数が与えられ、不信頼信号が通知
される。ユーザの装置は出力端子２７６に接続す
ることができる。組織的でない符号の場合には、
この装置に、情報エレメントのｋ・タプルを再生
する装置を設ける。
第１図の装置においては、第４図に示すように
構成したシンドローム形成装置５１２を論理関数
発生器５０６（この場合読取り専用メモリ）内に
設けることができ、この場合検出器５１４は論理
関数発生器５０６の第２出力端子に接続する。読
取り専用メモリの代りに、プログラミングしうる
論理装置（アレイ）すなわちPLA或いはその他
の論理装置を用いることができる。第６図を考慮
して次の演算ａおよびｂを行なうことにより第７
図を得ることができる。
ａ d1を１で置き換える。
ｂ ワードＷ＝010111000を行内容、従つてアド
レスに加える。
Ｋ＝ｎ−ｋ＝１を有する組織符号の場合、ワー
ドＷ中の“１”ビツトはアドレスレジスタへの帰
還接続に相当する。その理由はこれらのビツトは
前述したマトリツクスＣによつて特定されている
為である。第４図に示す装置の変形例を第８図に
示す。
入力端子３００にはシンドロームビツトの流れ
が入り、こ流れが情報ビツトの流れを訂正する為
に更新される（この更新を行なう部分は図示しな
い）。読取り専用メモリ３０６は第６図に示すよ
うな関数f1を生ぜしめる。この関数は情報エレメ
ントを訂正する為に、従つてシンドローム列を補
償する為に用いること勿論であるが、図面を簡単
とする為にこの機能を達成する部分は図示しな
い。更に関数f1はANDゲート３１０に供給する。
入力端子３０４には、ワード発生装置（図示せ
ず）によつて発生せしめた前述したワードＷを供
給する。
このワードを、記号的に示す加算素子３０２に
おいて実行中の更新されたシンドローム列にモジ
ユロ・２加算させる。読取り専用メモリ３０８は
読取り専用メモリ３０６と同のものであるが、他
のアドレスワードによつてアドレスされる。従つ
て、この読取り専用メモリ３０８は f1｛ｓ(i)，ｔ(i)Ｗ｝ を発生する。
端子３１８にはアドレスワードの最も前のシン
ドロームビツトが現われる。読取り専用メモリ３
０６および３０８の２つの出力関数はANDゲー
ト３１０および３１２とORゲート３１４とによ
つて加算され、排他的OR素子３１６において前
記の最も前のシンドロームビツトを必要に応じ変
更するようにする。従つて残余信号は常に出力端
子３２０に現われる。従つて第６図におけるd1の
影響が第７図において第１列に生じる“１”より
も優性となる。端子３１８における信号の変更は
排他的OR素子３１６を用いずに第３図に示すよ
うな他の論理関数で実行することもできる。この
場合読取り専用メモリの出力信号がこの他の論理
関数に適合されるようにする必要がある。この為
の回路が第８図の回路を簡単化した第９図の回路
であり、この場合特に第４図の読取り専用メモリ
２５０内の記憶容量を減少させる必要がある
（256×２ビツトでなく256×１ビツトにする必要
がある）。第９図においては第８図と対応する素
子に第８図と同一の符号を付した。素子３２２は
クロツクパルスによつて附勢される切換えスイツ
チである。素子３２６は入力端子３２４における
クロツクパルスにより附勢されるトリガ回路であ
る。素子３２８はORゲートであり、素子３２２
はANDゲートであり、素子３３０はクロツクパ
ルス周期に比べて小さな遅延時間を有する反転バ
ツフア装置である。
第９図の回路と関連するクロツクパルスを第１
０図に示す。波形３４０はビツトの流れと同期し
てクロツクパルス発生器（図示せず）から生じる
クロツクパルス信号である。トリガ回路３２６は
クロツクパルスの各立上り縁によつて作動させら
れる。３４２はスイツチ３２２の状態を示す。Ｌ
は第１１図におけるスイツチが下側位置にあり、
第９図におけるスイツチ３２２も下側位置にある
ということを示す。従つてこの場合前述したワー
ドＷが実行中のアドレスに加えられる。ＲはＬの
逆を意味すること勿論である。すなわち、第９お
よび第１１図の双方においてスイツチは上側位置
にあり、ワードＷは実行中のアドレスに加えられ
ない。波形３４４は読取り専用メモリ３０６から
生じ、パリテイビツトが妨害を受けていることを
通知する出力信号を示す。この出力信号は第９図
のスイツチ３２２が下側位置にある場合のみ生じ
ること勿論である。この情報は波形３４６に応じ
てトリガ回路３２６内に記憶されもする。クロツ
クパルス信号の次の半周期においては、読取り専
用メモリ３０６の出力は少くとも情報の誤りがな
い場合に再び“０”となる。いかなる場合でも
ORゲート３２８はクロツクパルス周期全体に亘
つて論理値“１”を生じ、ANDゲート３３２が
閉成され、残余信号が値“０”となる。波形３４
８は、情報誤りがあるもパリテイ誤りがない場合
の読取り専用メモリ３０６の出力信号を示す。す
なわち、この場合読取り専用メモリ３０６はクロ
ツクパルス周期の第２の半部中のみ論理値“１”
を生じ、この値はトリガ回路３２６内に記憶され
ない（波形３５０はこのトリガ回路の出力信号を
示す）。波形３５２はORゲート３２８の出力信号
を示す。従つて、クロツクパルス周期の第１半部
においてANDゲート３２２が開き、二次的なシ
ンドローム信号が出力信号として取出されるよう
になる。しかし、全システムは同期して作動して
いる為、クロツクパルス周期の第２半部中で実行
されている信号のみが次のシフトレジスタ段にシ
フトされる。従つて、この場合にはANDゲート
３３２は適当な時間点で閉成される。
この目的の為の帰還型デコーダを、ｕ＋１＝16
個の２・タプルのセグメント中に３つの訂正可能
な２・タプルを有するｋ＝ｎ−ｋ＝１の場合につ
き第１１図に示す。この第１１図においては第４
図に対して相違する点はわずかである。入力シフ
トレジスタは15個の段５６〜８４を有する。符号
は第３図に左から５番目として示してある。従つ
てこの符号の拘束長は短かい。パリテイビツトは
５個の排他的OR素子８６〜９４によつて決定さ
れる。従つて、この決定も関連する多項式中のＤ
Oと関係なく行なわれる。端子２２にはパリテイ
ビツトが供給され、従つて排他的OR素子９６は
シンドローム列を生じる。このシンドローム列
は、15個のシフトレジスタ段２６〜５４と６個の
排他的OR素子１００〜１１０とより成るアドレ
スレジスタ（読取り専用メモリ用）に供給され
る。従つて読取り専用メモリは32k×１の容量を
有する。スイツチ１１２〜１２２は接続線（図示
せず）を経て供給されるクロツクパルスにより一
体に作動させられる。排他的OR素子１００〜１
１０には端子１３６からORゲート９８を経てク
ロツクパルスが供給される為、前述したワードＷ
が与えられる。読取り専用メモリ２０のアドレシ
ングは三角形で示したバツフア素子により行な
い、これらバツフア素子によりクロツクパルスの
周期に比べて短かい遅延を与える。これらは装置
の作動に本質的な影響を与えない。素子１２６も
上述したバツフア素子である。トリガ回路１２
８、ORゲート１３０、インバータ１３２および
ANDゲート１３８は第９図の場合に説明してあ
る。また、10個のシフトレジスタ段１６８〜１８
６を有する遅延用シフトレジスタを設ける。この
シフトレジスタは訂正された情報に対するもので
ある。更に10個のシフトレジスタ段１４０〜１５
８を有するシフトレジスタを設ける。このシフト
レジスタは残余信号に対するものである。NAND
ゲート１６４を有する２つのNORゲート１６
０，１６２は第４図のORゲート２６４に相当す
る。従つて端子１８８における訂正後の遅延情報
とともに端子１６６には不信頼信号が現われる。
この場合、出力側の２つのシフトレジスタ10段の
長さを有する。これらの長さは原理的には同じに
する必要はない。これらの長さは双方共復号化拘
束長よりも短かくする。読取り専用メモリ２０の
内容は第６および第７図につき説明した第４図に
おける読取り専用メモリ２５０の内容と同様にし
て決定される。従つて妨害を受けたｎ・タプルは
常に、訂正しうるｎ・タプルのみが生じるセグメ
ントの第1n・タプルであるものとする。第６図
においては１＋８＋８＝17個のアドレス行（ライ
ン）が設けられているが、これらのうちの多数が
実行される必要がないものであつた。この場合に
はｎ・タプルの組合せの可能性は多くなり、妨害
を受けているｎ・タプルの種類は１或いは２或い
は３となるおそれがあり、常に３種類の妨害の可
能性がある。更に妨害の位置は常に相違するおそ
れがある。多くのアドレスは致するも、減少後で
も103よりも多いアドレスが残存する。これらの
アドレスの説明は省略する。
第１２図はｋ＝２およびｎ＝３を有する組織的
な畳込み符号に対するエンコーダ回路を示す。情
報は端子３６０および３６２に到来する。この回
路の基本素子は通常のようにして示してある。第
１の情報の流れに対しては、生成多項式は遅延演
算子Ｄで表わした次の項を含んでいる。
D1（岐路364），D5（岐路366），D6（岐路
368），D9（岐路370），D14（岐路372） 第２の情報の流れに対しては、生成多項式はＤで
表わした次の項を含んでいる。
D2（岐路374），D4（岐路376），D5（岐路
378），D6（岐路380），D7（岐路382），D11（岐
路384） 従つて符号化拘束長はこの場合値ｑ＝14を有す
る。従つて符号化拘束長はこの場合値ｕ＝14を有
する。パリテイビツトは出力端子３０９に現わ
れ、情報含有ｋ・タプルは出力端子３８６および
３８８に現われる。第１２図において形成される
符号ではｕ＋１＝15個のｎ・タプルのセグメント
中で妨害を受けている２つのｎ・タプルを訂正す
ることができる。このことは、コンピユータを用
いて初期列の組の最小重みを決定することにより
証明された。
第１３図は第１２図の回路で発生させられた符
号に対する帰還型デコーダを示す回路である。こ
の回路の大部分は第１１図の構成に類似する。情
報ビツトは第１２図の対応する端子に接続されて
いる端子３８６および３８８に到来する。パリテ
イビツトは第１２図の端子３９０に相当する第１
３図の端子３９０に現われる。情報ビツトは14ビ
ツトシフトレジスタ３９４および３９６に供給さ
れる。これらからパリテイビツトが再構成され、
これらからシンドロームビツトがライン３９２上
に得られる。これらのシンドロームビツトは13ビ
ツトのアドレスレジスタ（これに１つのシフトレ
ジスタ段が後段に加わる）３９５に供給される。
このアドレスレジスタ３９５においても排他的
OR素子が更新装置として設けられている。読取
り専用メモリ３９７は第４図の読取り専用メモリ
２５０と同様に構成するも、本例の読取り専用メ
モリ３９７は３つの出力端子を有するようにす
る。第１出力端子３９８は排他的OR素子４００
に接続し、第１の情報の流れを更新しうるように
する。第２出力端子４０２は排他的OR素子４０
４に接続し、第２の情報の流れを更新しうるよう
にする。またこれらの双方の出力端子３９８およ
び４０２をアドレスレジスタ３９５に接続し、情
報の流れにおける変化に対しシンドローム列を補
償しうるようにする。この場合素子４０６は例え
ば３つの入力信号（１つはシンドローム信号、他
の２つは訂正ビツト）が生じた際に作動し、従つ
て３ビツトに対するモジユロ・２加算器として作
用する。読取り専用メモリ３９７の第３出力端子
４０８はANDゲート４１０に接続し、残余信号
を発生しうるようにする。この信号は９ビツトシ
フトレジスタ４１２内に記憶される。この場合、
不信頼信号がNORゲートおよびNANDゲートを
経て端子４１４に現われる。排他的OR素子４０
０および４０４の出力端子４１６および４１８に
は他のシフトレジスタ（第１１図の素子１６８〜
１８６或いは第４図の素子２６６〜２７４を参照
のこと）を接続し、最大で端子４１４における不
信頼信号の検出遅延に相当する時間だけ情報を遅
延させるようにすることができる。これらのシフ
トレジスタは第１３図には図示していない。
上述した装置を実際に適用する場合には、エン
コーダおよびデコーダの双方において各シフトレ
ジスタ段（図面には小さな四角形で示す）を、す
べて同数の段を有するシフトレジスタで置き換え
ることにより適用能力を高めることができる。こ
のようにすることは特にバースト誤りの場合に有
利である。前述した双安定素子より成るシフトレ
ジスタの各々を３ビツト長くする場合には、符号
エレメントのｎ・タプルが３種類（クラス）に分
割される。各種類のｎ・タプルのランクナンバー
は例えば3k，3k＋１，3k＋２（ｋは変数）とし
て書き込むことができる。この場合には第１１図
による装置において妨害を受けている９個の順次
のｎ・タプルのバーストをも訂正しうるものであ
ろう。この点で、実際に検出れた訂正し得ない誤
りに対する有利な訂正方法は、隣接信号値或いは
正しい信号値或いは正しく訂正された信号値間で
の補間法である。これらは通常他の種類の信号に
属する。その理由は、情報の流れが前述したよう
にインターリービングされている為である。その
一例を第１４図に示す。この例はステレオ記録―
再生が行なわれる音声信号に関するものである。
しかし本例はクオドラフオニイ（４チヤンネルス
テレオ）の場合にも適用しうる。アナログ情報は
既知のようにして記録され、Ａ―Ｄ変換器により
14ビツトの２進符号に変換される。14ビツト符号
は２・タプルに分割され、これらから第１２図の
エンコーダによりｎ＝２およびｋ＝３を有する畳
込み符号が形成される。受信側では情報ビツトが
第１３図の回路により回復させられ且つ場合に応
じて訂正させられる。前述した不信頼信号は既知
のデジタル線形インタポレータを作動させ、この
インタポレータにより９ビツトの値の範囲に亘つ
て隣接信号値（同一チヤネルの信号値）の補間を
行なう。訂正された符号或いは補間値はＤ―Ａ変
換器および音声再生装置に供給される。音声チヤ
ネルの基本素子は既知である為説明を省略する。
第１４ａ図は第１補間法を示す。この場合、イン
ターリービング配列にある３種類の信号０，１お
よび２がある。更に音響分離信号Ｌ（左）および
Ｒ（右）がある。第３行目の波形は、“０”の種
類の信号が妨害されているということを示す不信
頼信号である。この場合、補間は第４行目に示す
ように同じ音源を有する隣接信号間で行なわれ、
従つて補間を表わす式は Ｌ（ｍ）＝１／２｛Ｌ（ｍ−１）＋Ｌ（ｍ＋１）｝ となる。ここにｍは移動時間軸上の点を示す。信
号Ｒに対する補間も上述したのと同様にして行な
われる。従つて、この場合には““０”以外の他
の２種類の信号の双方によつて符号エレメントの
再構成しうるｋ・タプルを得るようにする必要が
ある。この制限は第１４ｂ図の場合には生じな
い。すなわち“１”の種類の信号のみが信頼しう
るものである。この場合も信号“Ｌ”、特に１種
類の“Ｌ”信号、すなわち種類“２”に属するＬ
（ｍ）の信号に対する補間のみを示してある。こ
の場合の補間は式 Ｌ（ｍ）＝１／３｛2L（ｍ−１）＋Ｌ（ｍ＋２）｝ に応じて行なわれる。“０”の種類に属する
“Ｌ”信号に対する補間は式 Ｌ（ｍ）＝１／３｛2L（ｍ−１）＋Ｌ（ｍ＋１）｝ に応じて行なわれる。“１”の種類の信号は正に
Ｌ（ｍ）である。信号“Ｒ”も同様にして回復さ
せられる。例えば二次式を用いた補間を後に行な
うこともでき、また信号を再に多くの種類に分割
することもできる。
【図面の簡単な説明】
第１ａおよび１ｂ図は本発明による装置の２例
を示すブロツク線図、第２図は畳込み符号のシン
ドローム列を更新する為の３つのマトリツクスを
示す説明図、第３図は好適な多数の符号を示す説
明図、第４図は畳込み符号を用いて誤りの訂正を
行ない、訂正できない誤りを通知する装置を示す
ブロツク線図、第５図は第４図における帰還型デ
コーダに対する展開式を示す説明図、第６図は第
４図の場合に訂正が行なわれて更新されたシンド
ローム列の値を示す説明図、第７図は第４図の場
合に残余信号を発生せしめることのできる更新さ
れたシンドローム列の値を示す説明図、第８図は
第４図の回路の他の例を示す回路図、第９図は第
４図の回路の更に他の例を示す回路図、第１０図
は第９図の場合の信号のタイミングを示す波形
図、第１１図は本発明による装置の他の例を示す
回路図、第１２図はｋ＝２およびｎ＝３の場合の
エンコーダを示す回路図、第１３図は本発明によ
る装置の更に他の例を示す回路図、第１４ａおよ
び１４ｂ図は符号エレメントのｎ・タプルがイン
タリーブ配列にある場合の訂正の実行モードを示
す説明図である。 ２０…読取り専用メモリ、２６〜８４，１４０
〜１５８，１６８〜１８６…シフトレジスタ段、
８６〜９６，１００〜１１０…排他的OR素子、
９８，１３０…ORゲート、１１２〜１２２…ス
イツチ、１２８…トリガ回路、１３２…インバー
タ、１３８…ANDゲート、１６０，１６２…
NORゲート、１６４…NANDゲート、２００…
情報ビツト入力端子、２０２…パリテイビツト入
力端子、２０４，２０６，２０８，２１０，２１
２，２１４，２１６，２１８，２２８，２３０，
２３２，２３４，２３６，２３８，２４０，２４
１，２５４，２５６，２５８，２６０，２６２，
２６６，２６８，２７０，２７２，２７４…双安
定素子（シフトレジスタ段）、２２０，２２２，
２２４，２２６，２４２，２４４，２４６，２４
８，２４９，２５２…排他的OR素子、２５０，
３０６，３０８…読取り専用メモリ、２６４…
ORゲート、３０２…加算素子、３１０，３１
２，３３２…ANDゲート、３１４，３２８…OR
ゲート、３１６…排他的OR素子、３２２…切換
えスイツチ、３２６…トリガ回路、３３０…反転
バツフア装置、３９４，３９６…14ビツトシフト
レジスタ、３９５…アドレスレジスタ、３９７…
読取り専用メモリ、４００，４４０…排他的OR
素子、４１２…９ビツトシフトレジスタ、５０
０，５２０…入力端子、５０２…第１シンドロー
ム形成装置、５０３，５０９，５３２，５３４…
遅延素子、５０４，５２４…アドレスシフトレジ
スタ、５０６，５２６…読取り専用メモリ、５０
８，５２８，５３０…排他的OR素子、５１１…
処理素子、５１２…第２シンドローム形成装置、
５１４…検出器、５２２…シンドローム形成装
置、５３６，５３８，５４０…出力端子。

Claims (1)

  1. 【特許請求の範囲】 １ 情報エレメントの個数対これら情報エレメン
    トに相当する符号エレメントの個数の比をｋ／ｎ
    とし、符号化拘束長をｐとした際に誤り訂正用の
    （ｎ，ｋ，ｐ）畳込み符号のｎ・タプルの列を形
    成する２進符号エレメントの流れを受信する情報
    訂正装置であつて、該情報訂正装置が、 ａ 符号エレメントのｎ・タプルの前記の列を受
    信し、この列から２進シンドロームエレメント
    の（ｎ−ｋ）・タプルより成る列を形成する第
    １シンドローム形成装置、 ｂ シンドロームエレメントの前記の（ｎ−
    ｋ）・タプルが供給され、少くともｕ個のビツ
    トセル（ここにｕ（ｕｐ）は誤り訂正用の前
    記の畳込み符号の復号化拘束長とする）に相当
    する時間中前記の（ｎ−ｋ）・タプルを一時的
    に記憶し、前記の列の符号エレメントの１個の
    ｎ・タプルを受信する毎に、シンドロームエレ
    メントの（ｎ―ｋ）・タプルの前記の列のうち
    の所定の連続部分を選択したものから、２進訂
    正エレメントのｊ・タプルより成る列のエレメ
    ント（ここに組織的な畳込み符号の場合ｊ＝
    ｋ、組織的でない畳込み符号の場合ｊ＝ｎであ
    る）を形成する第１出力端子を有する第１記憶
    装置を具える論理装置、 ｃ 少くともｕ個のビツトセルに相当する時間中
    符号エレメントのｎ・タプルの列の少くとも情
    報含有部分を記憶し、その後にこの情報含有部
    分をこれに対応する訂正エレメントのｊ・タプ
    ルにモジユロ・２加算する訂正装置、 ｄ 訂正エレメントのｊ・タプルの前記の列を前
    記の論理装置に供給し、これによりこの論理装
    置に記憶されているシンドロームエレメントの
    （ｎ−ｋ）・タプルを更新し、これによりこれら
    （ｎ−ｋ）・タプルを、符号エレメントのｎ・タ
    プルの前記の列で実行された訂正の影響に対し
    て補償するようにする帰還接続線 を具える情報訂正装置において、該情報訂正装
    置が更に、 ｅ 訂正エレメントの前記のｊ・タプルによる訂
    正の実行後その度に符号エレメントのｎ・タプ
    ルの、訂正された列に基づいて形成しうる二次
    的な２進シンドロームエレメントの（ｎ−
    ｋ）・タプルより成る列の１つのエレメントを
    形成し、二次的な２進シンドロームエレメント
    の（ｎ−ｋ）・タプルの第１信号値が正しい訂
    正を行ないうるということを示し、すべての他
    の信号値が正しい訂正が行なわれないというこ
    とを示すようにする第２シンドローム形成装
    置、 ｆ 前記の第２出力端子に接続され前記の他の信
    号値を有する二次的なシンドローム信号すなわ
    ち残余信号を検出し、この検出が行なわれた場
    合に符号エレメントの前記のｎ・タプルのうち
    の第２の予定数のビツトセルに相当する時間中
    不信頼信号を発生するようにした検出装置 を具えたことを特徴とする情報訂正装置。 ２ 特許請求の範囲１記載の情報訂正装置におい
    て、前記の論理装置の前記の第１記憶装置が、供
    給されたシンドロームエレメントを少くともｕ個
    のビツトセルに相当する時間中記憶する容量を有
    し、前記の第１記憶装置が、２進シンドロームエ
    レメントの（ｕ＋１）個の順次の（ｎ−ｋ）・タ
    プルにより論理関数発生器をアドレスするアドレ
    スレジスタとして作動するようにし、前記の第２
    シンドローム形成装置を部分的に前記の論理関数
    発生器内に形成し、シンドロームエレメントの、
    最も後に供給されたｕ個の（ｎ−ｋ）・タプルか
    ら生じるアドレスビツトと異なる他のアドレツビ
    ツトであり前記の論理関数発生器に対するアドレ
    スビツトに前述した更新が行なわれないように
    し、前記の第２出力端子が部分的に前記の論理関
    数発生器から生じるようにしたことを特徴とする
    情報訂正装置。 ３ 組織的な畳込み符号に対して用いられる特許
    請求の範囲２記載の情報訂正装置において、少く
    ともｕ個のビツトセルの前記の記憶容量におい
    て、シンドロームエレメントの、最も前に供給さ
    れた（ｎ−ｋ）・タプルから生じるアドレスエレ
    メントの（ｎ−ｋ）・タプルが仮の残余信号とし
    て作用するようにし、前記の仮の残余信号が供給
    される変更素子を設け、該変更素子が前記の論理
    関数発生器に対するアドレス信号の列による制御
    の下で前記の他の信号値を前記の第１信号値に変
    換し、このように前記の仮の残余信号により通知
    された妨害が、論理関数発生器により訂正しうる
    ものとして認識すべき妨害列の第１の妨害である
    ということを示すようにしたことを特徴とする情
    報訂正装置。 ４ ｋ＝１およびｎ＝２を有する組織的な畳込み
    符号に対して用いられる特許請求の範囲３記載の
    情報訂正装置において、シンドロームエレメント
    の、最も後に供給された（ｎ−ｋ）・タプルから
    生じるアドレスエレメントでシンドロームエレメ
    ントの（ｎ−ｋ）・タプルが供給される度に１度
    前記の論理関数発生器を直接アドレスし、これに
    より論理関数発生器が訂正エレメントのｋ・タプ
    ルを発生するようにするとともに、訂正エレメン
    トの、一時的にシミユレーシヨンされたｋ・タプ
    ルが更新されたシンドロームエレメントの、最も
    後に供給された（ｎ−ｋ）・タプルから生じるア
    ドレスエレメントで前記の論理関数発生器を１度
    アドレスし、これにより前記の論理関数発生器が
    前記の変更素子に対する制御信号を発生するよう
    にする装置を前記のアドレスレジスタに設けたこ
    とを特徴とする情報訂正装置。 ５ 特許請求の範囲１ないし４のいずれか１つに
    記載の情報訂正装置において、情報訂正装置の出
    力端子に第３記憶装置を接続し、該第３記憶装置
    が符号エレメントの前記のｎ・タプルのうちの第
    ３の予定数のビツトセルに相当する時間中、符号
    エレメントの、訂正されたｎ・タプルのうちの少
    くとも情報含有部分を一時的に記憶し、最終的に
    符号エレメントの間違つて訂正されたｎ・タプル
    が発生した際に前記の第３記憶装置の出力端子に
    遅延された不信頼信号を生ぜしめるようにしたこ
    とを特徴とする情報訂正装置。 ６ 特許請求の範囲１ないし５のいずれか１にに
    記載の情報訂正装置において、前記の情報訂正装
    置の出力端子に接続された情報入力端子を有し、
    従属的に作動する訂正装置を設け、その起動入力
    端子を前記の検出装置に接続し、前記の不信頼信
    号による制御の下で情報エレメントの少くとも１
    個の他のｋ・タプルから取出されたものを、訂正
    し得ないものとして認識された情報エレメントの
    ｋ・タプルに補足するようにしたことを特徴とす
    る情報訂正装置。 ７ 特許請求の範囲１ないし５のいずれか１つに
    記載の情報訂正装置において、ｋ２およびｎ−
    ｋ＝１に対して、順次の符号エレメントの（ｕ＋
    １）個のｎ・タプルのセグメント中で少くとも２
    つの妨害を訂正しうるようにしたことを特徴とす
    る情報訂正装置。 ８ 特許請求の範囲７記載の情報訂正装置におい
    て、ｋ＝１に対して、順次の符号エレメントの
    （ｕ＋１）個のｎ・タプルのセグメント中で符号
    エレメントの、妨害を受けている少くとも３つの
    ｎ・タプルを訂正しうるようにしたことを特徴と
    する情報訂正装置。 ９ 特許請求の範囲６記載の情報訂正装置におい
    て、ｆビツトより成るデジタル音声信号に対し、
    その上位からｋ個のビツト情報エレメントの前記
    のｋ・タプルとして常に処理し、（ｆ−ｋ）・タプ
    ルを誤り訂正用の畳込み符号なくして処理するよ
    うにしたことを特徴とする情報訂正装置。 １０ 特許請求の範囲１ないし９のいずれか１つ
    に記載の情報訂正装置において、インターリービ
    ング装置を設け、このインターリービング装置内
    に組込まれたインターリービングフアクターを信
    号のすべての列の項に周期的にモジユロ演算する
    ようにしたことを特徴とする情報訂正装置。 １１ 特許請求の範囲１ないし１０のいずれか１
    つに記載の情報訂正装置において、少くとも２つ
    の音声チヤネルの中に分割したデジタル音声信号
    を処理するのに適したようにしたことを特徴とす
    る情報訂正装置。
JP13311480A 1979-09-26 1980-09-26 Data correction device Granted JPS5657150A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7907141A NL7907141A (nl) 1979-09-26 1979-09-26 Inrichting voor het behandelen van een informatiestroom met behulp van een foutenkorrigerende konvolutiekode en inrichting voor het detekteren van een daarbij alsnog onherstelbare fout.

Publications (2)

Publication Number Publication Date
JPS5657150A JPS5657150A (en) 1981-05-19
JPS6252903B2 true JPS6252903B2 (ja) 1987-11-07

Family

ID=19833913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13311480A Granted JPS5657150A (en) 1979-09-26 1980-09-26 Data correction device

Country Status (7)

Country Link
US (1) US4354269A (ja)
EP (1) EP0026516B1 (ja)
JP (1) JPS5657150A (ja)
AT (1) ATE10550T1 (ja)
AU (1) AU6262180A (ja)
DE (1) DE3069713D1 (ja)
NL (1) NL7907141A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE890280A (fr) * 1981-09-09 1982-03-09 Belge Lampes Mat Electr Mble Dispositif de codage et de decodage base sur un code de convolution
US4473902A (en) * 1982-04-22 1984-09-25 Sperrt Corporation Error correcting code processing system
GB8315363D0 (en) * 1983-06-03 1983-07-06 Gordon J A Decoding errorcorrecting codes
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
US4637021A (en) * 1983-09-28 1987-01-13 Pioneer Electronic Corporation Multiple pass error correction
US4669084A (en) * 1985-05-23 1987-05-26 Harris Corporation Error correction processing scheme for sequential codec
JP2521925B2 (ja) * 1986-10-14 1996-08-07 日本電気株式会社 畳み込み符号器
FR2616986B1 (fr) * 1987-06-17 1989-10-27 Matra Dispositif de decodage par syndromes de messages en code convolutionnel
DE4218529A1 (de) * 1992-06-05 1993-12-09 Philips Patentverwaltung Decoder mit Bitfehlerratenschätzung und/oder Wortsynchronisation
US5491705A (en) * 1992-06-18 1996-02-13 The United States Of America As Represented By The Secretary Of The Air Force De bruijn graph based VLSI viterbi decoder
US5596554A (en) * 1993-06-04 1997-01-21 Hagadorn; Hubert W. Set operation in a timepiece having an electrooptical display
US6029160A (en) * 1995-05-24 2000-02-22 International Business Machines Corporation Method and means for linking a database system with a system for filing data
US6453325B1 (en) 1995-05-24 2002-09-17 International Business Machines Corporation Method and means for backup and restoration of a database system linked to a system for filing data
GB2302633B (en) * 1995-06-24 2000-02-16 Motorola Ltd Convolutional coder
JP3248098B2 (ja) * 1997-05-26 2002-01-21 日本プレシジョン・サーキッツ株式会社 シンドローム計算装置
US6009552A (en) * 1997-06-18 1999-12-28 Motorola, Inc. Soft-decision syndrome-based decoder for convolutional codes
US5936972A (en) * 1997-06-18 1999-08-10 Motorola, Inc. Syndrome-based channel quality or message structure determiner
US6463556B1 (en) * 1999-01-04 2002-10-08 Motorola, Inc. Method and apparatus for interleaving in a communication system
JP4291494B2 (ja) * 2000-04-04 2009-07-08 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正装置
US6671852B1 (en) * 2000-09-06 2003-12-30 Motorola, Inc. Syndrome assisted iterative decoder for turbo codes
JP3902763B2 (ja) * 2001-03-30 2007-04-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア
US7609608B2 (en) * 2001-09-26 2009-10-27 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme with additional modulation
US7236464B2 (en) * 2001-09-26 2007-06-26 General Atomics Flexible method and apparatus for encoding and decoding signals using a time division multiple frequency scheme
JP3974577B2 (ja) * 2001-09-26 2007-09-12 ジェネラル アトミックス 時分割多重周波数方式を使用したデータ転送のための方法および装置
US7342973B2 (en) * 2001-09-26 2008-03-11 General Atomics Method and apparatus for adapting multi-band ultra-wideband signaling to interference sources
US7321601B2 (en) * 2001-09-26 2008-01-22 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme supplemented with polarity modulation
US6768684B2 (en) * 2002-01-25 2004-07-27 Sun Microsystems, Inc. System and method for small read only data
AU2003294204A1 (en) * 2002-02-20 2004-05-04 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme with additional modulation
US7444579B2 (en) * 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
US7653862B2 (en) * 2005-06-15 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. Error detection and correction for encoded data
US10116430B1 (en) * 2016-09-01 2018-10-30 Xilinx, Inc. Alignment marker independent data alignment for a receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1059823A (en) * 1962-07-25 1967-02-22 Codex Corp Improved apparatus for processing signal information
US3508197A (en) * 1966-12-23 1970-04-21 Bell Telephone Labor Inc Single character error and burst-error correcting systems utilizing convolution codes
US3588819A (en) * 1968-09-18 1971-06-28 Bell Telephone Labor Inc Double-character erasure correcting system
US3593282A (en) * 1969-11-04 1971-07-13 Bell Telephone Labor Inc Character-error and burst-error correcting systems utilizing self-orthogonal convolution codes
US3697947A (en) * 1970-10-31 1972-10-10 American Data Systems Inc Character correcting coding system and method for deriving the same
US4291406A (en) * 1979-08-06 1981-09-22 International Business Machines Corporation Error correction on burst channels by sequential decoding

Also Published As

Publication number Publication date
JPS5657150A (en) 1981-05-19
US4354269A (en) 1982-10-12
NL7907141A (nl) 1981-03-30
ATE10550T1 (de) 1984-12-15
AU6262180A (en) 1981-04-09
EP0026516B1 (en) 1984-11-28
DE3069713D1 (en) 1985-01-10
EP0026516A1 (en) 1981-04-08

Similar Documents

Publication Publication Date Title
JPS6252903B2 (ja)
KR100425548B1 (ko) 디지털통신시스템
US5946328A (en) Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
US5537424A (en) Matched spectral null codes with partitioned systolic trellis structures
SE454228B (sv) Sett och apparat for kodning resp avkodning i samband med overforing av en sekvens av digitala informationsord
WO1985002958A1 (fr) Procede et appareil de decodage d'un code de correction d'erreur
KR20010033954A (ko) 순환 에러 정정 코드에 대한 물리적 블록 어드레스 복구장치, 시스템 및 방법
JPH0353817B2 (ja)
SE451928B (sv) Sett att avkoda digital information for korrigering av fel
JPS61289732A (ja) デ−タワ−ド伝送システム
JPH0351140B2 (ja)
WO1989012933A1 (en) Elongated burst trapping
US4488302A (en) Burst error correction using cyclic block codes
CN101060341B (zh) 后维特比纠错装置及其相关方法
US5268908A (en) Low data delay triple coverage code apparatus for on-the-fly error correction
JP3891568B2 (ja) 誤り訂正符号を復号化する方法及び装置
JPH0353818B2 (ja)
US4606026A (en) Error-correcting method and apparatus for the transmission of word-wise organized data
Tang et al. Coding for error control
US20090307561A1 (en) Decoding device, decoding method, and recording and reproducing device
US20020116682A1 (en) Subtraction in a viterbi decoder
JPH08509351A (ja) セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置
GB2252702A (en) Channel coding for speech
JPH0452660B2 (ja)
JPH0365698B2 (ja)