JPS6252769A

JPS6252769A - デジタル再生装置

Info

Publication number: JPS6252769A
Application number: JP19347285A
Authority: JP
Inventors: Masahide Nanun; 南雲　雅秀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-02
Filing date: 1985-09-02
Publication date: 1987-03-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、例えばコン／ダクトディスクプレーヤ等の
デジタル再生装置に係シ、特にそのエラー訂正またはエ
ラー補正能力を越える例えばバーストエラー等の発生に
対処するようにしたものに関する。

〔発明の技術的背景とその問題点〕

周知のように、音Ｖ機器や画像機器等の分野では、可及
的に高密度かつ高忠実度記録再生化を図るために、アナ
ログ情報信号をデジタルデータに変換して記録媒体に記
録し、これを再生するようにした、デソタル記録再生シ
ステムの開発が盛んに行々われている。そして、その結
果として、現在では、例えば光学式のコン・デクトディ
スクプレーヤやビデオディスクプレーヤ等が出現してい
る。

また、このようなデジタル再生装置は、近時では、ディ
スクから読み取っ九デジタルデータのエラーに対する訂
正能力もかなり高水勉に違うしており、なお一層使用者
の満足のいく良好な高忠度再生が行なえるようになって
きている。

ところで、上記のようなデジタル再生装置に使用される
エラー訂正回路は、任意の時点で短時間エラーの発生す
るいわゆるランダムエラーに対しては、極めて高いエラ
ー訂正能力を発揮するが、例えばディスク上の傷等によ
り長時間に渡って信号が欠落するバーストエラーが生じ
ると、訂正不能となり、補正処理が行なわれるようにな
る。

しかしながら、この補正処理は、バーストエラーが生じ
た前後のデジタルデータからエラ一部分のデータを予測
し、この予測データをエラー発生部分に挿入するもので
あるから、轟然高忠実度再生とはなら々いという問題が
生じる。

一方、近時では、オーディオ用のコン・デクトディスク
ＣＤを電子計算機や各種演算処理装置等の読み出し専用
メモリ（以下ＲＯＭという）として使用するようにした
、いわゆるＣＤ−ＲＯＭが考えられてきている。そして
、このようなＣＤ−ＲＯＭでは、特に、読み取ったデジ
タルデータは全て正確でなければならず、補正処理を行
なうことは許されないものである。

〔発明の目的〕

この発明は上記事情を考慮してなされたもので、エラー
訂正能力またはエラー補正能力を越えるエラーの発生に
対しても、正確なデジタルデータを読み取シ得る極めて
良好なデジタル再生装置を提供することを目的とする。

〔発明の概要〕

すなわち、この発明に係るデジタル再生装置は、記録媒
体に記録されたデジタルデータを該記録媒体と相対的に
移動されることにより読み取るピックアップと、このピ
ックアップで読み取られたデジタルデータをメモリに書
き込むとともに一定タイミングで該メモリから順次読み
出すパ、ファ手段と、このパ、ファ手段から出力された
データに対してエラー訂正処理及びエラー補正処理を施
すエラー訂正補正手段とを備えたデジタル再生装】にお
いて、ピックアップで読み取られたデジタルデータがエ
ラー訂正不能またはエラー補正不能な状態となったこと
を検出する異常検出手段と、この異常検出手段から出力
される検出信号に応じて記録媒体及びビ、ファラデの少
なくとも一方を異常の検出される以前の再生位ｉｔで戻
し再び再生させるジャンプ手段と、異常検出手段から検
出信号が出力された状態でメモリへの書き込みを停止さ
せるとともにノヤンプ手段で再度再生されたデジタルデ
ータをメモリのうちの書き込み停止されたアドレスに続
けて書き込むように制御するパ。

ファメモリ制御手段と、この・り、ファメモリ制御手段
によるメモリへの書き込み量と該メモリからの読み出し
量との割合に応じて記録媒体からのデジタルデータの読
み取り速度を変化させるパ、ファ保護手段とを具備する
ことにより、エラー訂正能力またはエラー補正能力を越
えるエラーの発生に対しても、正確なデジタルデータを
読み取シ得るようＫしたものである。

〔発明の実施例〕

以下、この発明を光学式のコン・ぐクトディスクデレー
ヤに適用した場合の一実施例について、図面を参照して
詳細に説明する。第１図において、１１はデジタルデー
タの記録されたディスクで、光学式のピックアップ１２
によってそのデジタルデータが読み取られるものである
。このピックアップ１２から出力される信号は、サーが
回路１３及びドライブ回路１４を介して、該ピックアッ
プＪ２内の対物レンズ（図示せず）に対するトラ、キン
グサーボ及びフォーカスサーＮＫ供される。

なお、上記ドライブ回路１４は、後述する自動周波数制
御・自動位相制御回路（以下Ａｒｃ−ＡＰＣ回路という
）１５の出力を受けて、上記ディスク１ノを回転駆動す
る図示しないディスクモータの回転速度制御を行なう作
用も有している。

また、上記ピ、クア、デ１２から出力される信号は、デ
ータスライス回路１６に供給される。

このデータスライス回路１６は、入力信号を所定のスラ
イスレベルでスライスすることＫより、デジタルデータ
に変換するもので、該変換されたデジタルデータは位相
同期ループ回路Ｃ以下ＰＬＬ回路という）１７に供給さ
れてセルフクロ、りＰＬＣＫの生成に供される。

そして、上記データスライス回路１６から出力されるデ
ジタルデータは、同期信号検出回路１８に供給される。

この同期信号検出回路１８は、上記セルフクロ、りＰＬ
ＣＫに基づいて、入力されたデジタルデータの中から同
期信号５ＹＮＣを抜き取るもので、該抜き取られた同期
信号５ＹＮＣはタイミング制御回路１９ＶＣ供給されて
各種タイミング制御信号の生成に供される。

一方、上記データスライス回路１６から出力されるデジ
タルデータは、復調回路２０に供給され、上記タイミン
グ制御信号に基づいて、シンゲルまたはワード単位で復
調される。ここで、復調されたデータは、オーディオ信
号等の情報信号成分と、訂正用パリティ信号成分と、訂
正ブロックまたは訂正プロ、りを複数個集めてなるプロ
、り単位でそのアドレス（記録位Ｉｔ）を指示するへ、
グー信号成分とから構成されている。

なお、ヘッダー信号は、例えばコン・々クトディスクで
は絶対経過時間（訂正ブロック９８単位に１個のへ、グ
ーアドレス情報）、前記■−ＲＯＭではヘッダー（訂正
プロ、り９８単位に１個のへ、グーアドレス情報）のよ
うに規格化されている。

そして、上記復調回路２０から出力されるデータのうち
、へ、グー信号成分は、上記タイミング制御信号に基づ
いて動作するへ、グー信号処理回路２１を介して演算制
御回路（以下ＡＬＵ回路という）２２に供給され、例え
ば再生時間表示やサーチ動作等の制御に供される。また
、上記復調回路２０から出力されるデータのうち、情報
信号成分と訂正用／４リティ信号成分とは、上記タイミ
ング制御信号に基づいて情報抜き取シ回路２３で抜き取
られ、バ、ファ回路２４に供給される。

このパ、ファ回路２４は、前記同期信号Ｘ１タイミング
、制御信号、クロ、り発生回路２５から出力されるシス
テムクロ、り及び上記ＡＬＵ回路２２から出力される演
算制御信号等に基づいて、情報抜き取り回路２３から出
力されるデータを図示し々いメモリに書き込むとともに
、一定のタイミングで該メモリから順次読み出すことに
より、ジッタ成分を吸収する作用を行なうものである。

そして、上記・９．ファ回路２４から出力されたデータ
は、エラー訂正回路２６に供給される。

このエラー訂正回路２６は、上記クロ、り発生回路２５
から出力されるシステムクロ、り及び上記訂正用ｐ４１
Ｊティ信号に基づいて、入力−−タのエラー訂正処理を
行ない、必要があればエラー補正処理を行なうものであ
る。そして、このエラー訂正回路２６から出力されたデ
ータが、上記システムクロックで動作する出力制御回路
２７及び出力端子２８を介して、図示しないデジタル−
アナログ変換回路及びアナログ再生回路系等に供給され
、ここにディスク１１の再生が行なわれるものである。

なお、この場合、前記ＡＦＣ−ＡＰＣ回路１５は、タイ
ミング制御信号に基づいて、システムクロ、りと・守ツ
ファ回路２４から出力されるディスクモータ制御用信号
とを周波数及び位相比較し、それらの差成分に応じたＡ
ＦＣ信号及びＡＰＣ信号を生成している。そして、これ
らＡＦＣ信号及びＡＰＣ信号に基づくドライブ回路１４
０作用で、前記ディスクモータの回転速度が制御される
ものである。

以上に、コン／？クトディスクデレーヤの全体的な再生
Ｑ（Ｊ作について概略的に説明したが、次に、この発明
の詳細な説明していくに先立ち、この発明で行ｉわんと
する基本的な動作について簡単に説明しておくことにす
る。すなわち、エラー訂正処理またはエラー補正処理が
行なえないような異常状態（例えばバーストエラー等）
が発生したことを検出し、この異常状態が発生する以前
つまシ正常なディスク再生が行なわれていた位置まで、
ピックアップ１２０対物レンズをキ、り動作によって移
動させ、異常のあった部分を再度再生させることにより
、デジタルデータの読み取りエラーの発生を極力回避し
ょうとり、ているものである。

以下、第２図に示すフローチャートを参照して、第１図
に示すコンー々クトディスクプレーヤのこの発明の特徴
部に係る動作について、詳細に説明する。すなわち、ス
テ、ｆ８．でディスク１ノの再生が開始されると、ステ
、グＳ３でエラー訂正処理まだはエラー補正処理が行な
え々いよつな異常状態が発生したか否かが検出される。

この異常状態の検出は、例えばエラー訂正回路２６によ
るエラー判定結果を用いたり、また、ディスク１ノに記
録されたデジタルデータは所定のブロック単位に分割さ
れており、各ブロック毎に識別用のへ、ダーアドレスが
符されているので、へ、グー信号処理回路２１及びＡＬ
Ｕ回路２２によりへ、グーアドレスの不規則性を検知し
たりすること等によって行なわれる。

そして、異常状態が発生していなければＮｏ　。

ステップＳ、でステ、デｓｍに戻される。また、異常状
態の発生が検出されるとＹＥＳ　、ステップＳｌで異常
発生が検出される以前のプロ、りのへ、グーアドレスが
セットされ、異常検出フラグがセットされるととも罠、
パ、ファ回路２４のメモリへの書き込み停止信号が発生
される。

その後、ステ９　ｆ　Ｓ　４でキ、り動作によって対物
レンズを移動させるべき距離及びその方向が算出される
。

この移１１距離及び方向の算出は、へ、グーアドレスの
規則性の乱れを検知することにより容易に行々うことか
できる。例えば正常な再生時に得られるへ、グーアドレ
スがカウントアツプする方向に規則性のあるものである
とすると、現在のプロ、りのへ、グーアドレスとｌｆ口
。

りｆ）ｆｆ　（７Ｊ）−＼ッダーアドレスとの差は、通
常「１」トなるが、異常が発生すると「ｌ」以外の値と
なる。

そして、「＋２Ｊ以上であれば時間的に未来にトラ、り
飛び越ししたことになり、「０」以下であれば時間的に
過去にトラ、り飛び越ししたことになる。このため、異
常発生以前の正常再生できる位置までの移動距離及び方
向を算出することができるものである。

次ニ、ステ、グＳ、でサーブモードの切ａｔが行なわれ
る。このサーブモードの切換えは、主として前記トラ、
キングサーボ帯域を切換えることである。すなわち、一
般に、トラッキングサーざ系は、そのサーが帯域を広げ
ると外部振動によるトラ、り飛び越しにｔま強くなるが
、ディスク１１の傷によるトラ、り飛び越しには弱くな
るという性質を有している。また、逆に、サー？帯域を
挾くすると、傷によるトラ、り飛び越しには強くなるが
、外部振動によるトラック飛び越しには弱くなるもので
ある。

そこで、異常状態の発生原因がディスクＪ１の傷による
トラ、り飛びか、外部振動によるトラ、り飛びかを判別
し、傷によるものならばサー＆帯域を挾＜シ、外部振動
によるものならばサー？帯域を広くするようにサーブモ
ードの切換えを行なうことにより、後述するキ、り動作
の終了を正確に判別しようとしているものである。

以上のように１キ、り動作のための移動距離及び方向の
算出と、サーブモードの切換えとが終了すると、ステッ
プＳ・で実際にキ、り処理が行なわれ、ステラｆＳ７で
キ、り動作の終了が判別される。このキ、り動作終了の
判別は、先にステ、グＳ１でセットされた異常発生前の
プロ、りのへ、グーアドレスと、キ、りによって移動さ
れた位置におけるブロックのヘッダーアドレスとが一致
したことを検出することにより行なわれる。この場合、
キ、り九よって移動された位置におけるプロ、りのへ、
グーアドレスの読み取シは、サー？モーｒが切換えられ
て層ること忙より、正確に行なわれる。

そして、キ、り動作終了が判別されると、ステ、デＳｓ
で前記書き込み停止信号がリセットされ、バッフ丁回路
２４のメモリへの書き込みが可能な状態となされるとと
もに、サー♂モードが切換え前の元の状態に復帰され、
ここに異常発生部分の２度目の再生が行なわれるようＫ
なる。この場合、詳細は後述するが、キ、りによって一
旦異常発生以前の再生位ｅＫ戻されてから、再び異常発
生部分の再生が行なわれる間における出力端子２８から
の出力データが、時間的に問題なく連続して出力し得る
ように、バ、ファ回路２４におけるメモリへのデータ蓄
積量が設定されている。

このようＫして、異常発生部分の再度の再生が行なわれ
ると、ステ、デＳ、でステ、デＳ。

に戻され、次の異常状態発生に備えられる。

以上に、全体的な動作について説明したが、次に第２図
に示すフローチャートの各ステ、デを実現するための具
体的な手段について、それぞれ説明するととくする。１
ず、異常状態の検出手段としては、エラー訂正回路２６
による補正判定が利用される。すなわち、エラー訂正回
路２６は、入力されたデータが訂正処理不可能と判断す
ると、補正フラグＨＯＦを発生し、補正処理を行なおう
とする。このため、この補正フラグＨＯＦ　ｔ−ＡＬＵ
回路２２に出力するようにし、このＡＬＵ回路２２は補
正フラグＨＯＦ’が供給されたときに、へ、グー信号処
理回路２１から出力されたへ、グーアドレスをセットす
るように設計されている。

この場合、補正フラグＨＯＦは、異常状態（訂正不能状
態）が検出された後に発生されるものであるから、キ、
り動作のための移動距離としては、ＡＬＵ回路２２にセ
ットされ九へ、グーアドレスよりも所定値以前のへ、グ
ーアドレスに基づいて算出される必要がある。すなわち
、キックは、異常発生部分を再度再生する目的で行なう
ものであるから、当然時間的釦過去の方向にキ、りされ
ることになる。このため、ＡＬＵ回路２２は、補正フラ
グＨＯＦの発生によってへ。

グーアドレスがセットされると、このセットされたへ、
グーアドレスから所定量を減算し、つまシセットされた
ヘッダーアドレスよリモ一定量だけ時間的過去く対応す
るヘッダーアドレスを算出し、この算出されたベッダー
ア「レスを最終的にセットするように動作するものであ
る。

また、異常状態の検出手段としては、エラー訂正回路２
６によるバーストエラーの発生判定を利用することもで
きる。すなわち、エラー訂正回路２６は、入力されたデ
ータにバーストエラーが発生すると、バーストエラーフ
ラグＢＥＦを発生し、補正処理を行なおうとする。この
ため、このペーストエラーフラグＢＥＦｉ上記補正フラ
グＨＯＦ　Ｋ　［１き代えることＫより、以後上記と同
様にして、異常発生以前のへ、グーアドレスがＡＬＵ回
路２２ＶＣセ、トされるようになるものである。

この場合、バーストエラーフラグＢＥＦは、上記補正フ
ラグＨＯＦよりも早期に検出することができるため、検
出後の処理を補正フラグＨＯＦを検出するものに比して
速くすることができるという効果が生じる。

さらに、異常状態の検出手段としては、エラー訂正回路
２６によるディンターリーブミスの発生判定を利用して
もよいものである。すなわチ、エラー訂正回路２６は、
ディンターリーブミスの発生を検知して、ディンターリ
ーブミスフラグＤＭＦ’を発生し、補正処理を行なおう
とする。このため、このディンターリーブミスフラグＤ
ＭＦを上記補正フラグＨＯＦＫ［き代えることにより、
以後上記と同様にして、異常発生以前のへ、グーアドレ
スがＡＬＵ回路２２ＶＣセ、トされるようになるもので
ある。

そして、このデインターリーブミスフラグＤＭＦを用い
る方式は、異常状態が、補間補正を含めず前置ホールド
補正を異常とみなすシステムに適用して効果的となるも
のである。例えば外部撮動によるトラック飛び等の検出
知有効となるものである。

ここで、第３図は、上記エラー訂正回路２６の具体例を
示すものである。すなわち、前記パ、ファ回路２４から
出力されるデータは、Ｃ１「ｊ正可路２９に供給される
。このＣ１訂正回路２９は、ディスク１ノに記録されて
いる配列、つまりインターリ−！処理された配列からな
るデータの訂正クロ、りの訂正処理を行なうもので、訂
正不可能の場合Ｃ１エラーフラグＣＪＦを発生するもの
である。

そして、このＣＩ訂正回路２９から出力されたデータは
、ディンターリーブ回路３０によってディンターリーブ
処理が施された後、Ｃ２訂正回路３１に供給される。こ
の０２訂正回路３ノは、上記Ｃ１エラーフラグＣＩＦ　
’ｉ考慮して、ディンターリーグ処理された配列からな
るデータの訂正プロ、りの訂正処理を行なうもので、１
個以上のエラーがあるときＣ２エラーフラグＣ２Ｆを発
生し、訂正不可能の場合前記補正フラグＨＯＦを発生す
るものである。

また、上記Ｃ１訂正回路２９から出力されるＣ１エラー
フラグＣＪＦは、ＣＩＦ連続検出回路３２によって連続
的に発生されたことが検出されて、前記・々−ストエラ
ーフラグＢＥＦが発生されるものである。すなわち、こ
のバーストエラーフラグＢＥＦは、ディンターリーブ回
路３０及び０２訂正回路３１の処理を介さずに生成され
るため、上記補正フラグＨＯＦよシも早期に検出するこ
とができるものである。

さらに、上記０１訂正回路２９及び０２訂正回路３１か
ら出力されるＣ１エラーフラグＣＩＦ及びＣ２エラーフ
ラグＣ２Ｆは、ディンターリーグミス検出回路３３に供
給されている。このディンターリーグミス検出回路３３
は、Ｃ１エラーフラグＣＩＦが発生されず、かつＣ２エ
ラーフラグＣ２Ｆが発生された状態、つまりＣ１訂正回
路２９でエラーなしと判定されたデータが０２訂正回路
３ノでエラー有炒と判定された状態で、前記ディンター
リープミスフラグＤＭＦを発生するものである。

ここで、上記異常状態の検出手段は、上記の外に、前記
同期信号検出回路１８で抜き取られる同期信号５ＹＮＣ
の異常を検出することにより、実現することができる。

すなわち、第４図に示すように、前記データスライス回
路１６から出力されるデノタルデータ及び前記ＰＬＬ回
路１７から出力されるセルフクロ、りＰＬＣＫが入力端
子３４．３５ＶＣ供給されることにより、同期信号検出
回路Ｊ８からは同期信号５ＹＮＣが出力される。

このｆ”１期信号５ＹＮＣは、゛ｒンｒ回路３６の一方
の入力端に供給されてｂる。

一方、上記セルフクロ、りＰＬＣＫは、ウィンｒ・々ミ
ス生成回路３７のクロ、り入力端ＣＫに供給されている
。このウィンＰ　ｚ４ルス生成回路３７は、セルフクロ
、りＰＬＣＫ　ｉカウントすることにより、理論的に上
記同期信号５ＹＮＣの発生周期に同期して発生され、核
同期信号５ＹＮＣの発生幅よりも長い所定幅を有するウ
ィンＰ−々ルスＷＩＮＤを発生するものである。そして
、このウィンド／ぐミスＷＩＮＤは、オア回路３８を介
して、上記アンド１回路３６の他方の入力端に供給され
ている。

このため、同期信号検出回路１８から正常な周期で同期
信号５ＹＮＣが得られてｂると、その同期信号５ＹＮＣ
はウィンｒ／母ルスＷｒＮＤと同時期でかつウィンド・
ｆミスＷＩＮＤの幅内で発生されるため、同期信号５Ｙ
ＮＣの発生される毎にアンＰ回路３６の出力がオア回路
３９を介してウィンド９−４ミス生成回路３７のクリア
入力端ＣＬに供給されて、ウィンｒ／母ルス生成回路３
７はクリアされて再びセルフクロ、りＰＬＣＫをカウン
トしウィンド／タルスＷＩＮＤの生成を行なうという動
作を繰υ返している。

ここで、異常状態が発生すると、同期信号検出回路１８
から同期信号５ＹＮＣが得られなくなったり、また同期
信号５ＹＮＣが得られてもウィンド９ノ母ルスＷＩＮＤ
ト一致しないようになる。この場合、アンド回路３６か
ら出力が発生されなくなるので、ウィンド／４ルス生成
回路３７は自から正しい同期信号５ＹＮＣに対応した理
論的なウィンド／Ｊルス（理論ＷＩＮＤ　）を生成し、
これシζよってクリアを行なうようになる。

ここで、アンド回路３６の出力端は、ノ、ト回路４０を
介してＮ回連続外れ検出回路４ノに接続されている。仁
のＮ回連続外れ検出回路４ノは、アント０回路３６から
出力か発生されなかった状態が、同期信号５ＹＮＣのＮ
回分連続して生じたことを検出し、出力端子４２を介し
て異常フラグＥｘＦ′を発生するものである。このため
、この異常フラグＥＸＦの発生によって、異常状態を検
出することができるものである。

なお、上記Ｎ回連続外れ検出回路４ノは、アンド回路３
６から出力が発生されなくなった状態が、同期信号５Ｙ
ＮＣのＮ回分未満のときＫｔ′ｉ、次に同期信号５ＹＮ
Ｃとウィンド／４′ルスＷＩＮＤ、！：が一致すること
によるアンド回路３６の出力でリセ、トされるものであ
る。そして、上記Ｎの値は、例えば２〜５０程度が実験
的に良好な結果を得ることができた。

また、第５図は、異常状態検出手段のさらに他の例を示
すもので、へ、グーアドレスの連続性の異常を検出する
ようにしたものである。すなわち、へ、グー信号処理回
路２ノから抜き出されたへ、グーアドレスを記憶回路４
３に記憶させ、その記憶されたへ、グーアドレスと次の
プロ、りのへッダーアｆレスとの差を演算回路４４で求
め、規則性を検出している。つまり、へ、グーアドレス
は、先に述べたように、正常な再生時には、カウントダ
ウンまたはカウントダウンする方向に規則性を有してい
る。

このため、へ、グーアドレスの規則性が失なわれ九こと
を検出し、演算回路４４からへ、グーアドレス異常フラ
グＨＡＦ　ｔ−発生させることによシ、異常状態の検出
が行なわれるものである。

次に、上記のようにして異常が検出されたときにおける
、パ、ファ回路２４の制御について説明する。この・ス
、ファ回路２４の制御は、異常検出時に情報抜き取シ回
路２３から出力されるデジタルデータをパ、７ア回路２
４内のメモリへ書き込むことを停止させ、キ、り処理後
に得られるデジタルデータを先に書き込み停止したアド
レスに続けて書き込ませるようにするとともに、このよ
うな書き込み動作制御中においてもメモリからのデジタ
ルデータの読み出しは一定のタイミングで継続して行な
われるようにすることである。

すなわち、第６図において、４５はメモリで、ライトア
ドレス発生回路４６及びリードアドレス発生回路４７か
らそれぞれ出力される書き込みアドレス信号及び読み出
しアドレス信号に基づいて、情報抜き取り回路２３から
出力されるデジタルデータを書き込み、また出力端子４
８を介して読み出すものである。ここで、上記ライトア
ドレス発生回路４６及びリードアドレス発生回路４７は
、例えばシステム起動時等に、入力端子４９に供給され
るデリセット信号によりて、パ、ファセンター値にデリ
セットされ、その後入力端子５０に供給されるアドレス
生成用クロックに基づいて、書き込みアドレス信号及び
読み出しアドレス信号の生成を行なうものである。

一方、第６図中５１は、前記へ、グー信号処理回路２１
から出力されるへ、グーアドレスデータが供給される入
力端子である。このヘッダーアドレスーータは、へ、グ
ーアドレス単位のデータであり、へ、グーアドレスはコ
ン／４ＩクトデイスクやＣＤ−ＲＯＭの場合、９８個の
訂正プロ。

りに１個のステップで挿入されており、１訂正ブロツク
は３２シン〆ルから構成されている。

そして、上記入力端子５ノは、Ｄタイプフリ。

デフロッデ回路（以下ＤＦＦ回路という）５２及びう、
子回路５３を介して、−数構出回路５４の一方の入力ｇ
１に接続されるとともに、直接−数構出回路５４の他方
の入力端に接続されている。

また、上記０１１回路５２は、入力端子５５ＶＣ供給さ
れるヘッダークロック（ヘッダーアドレスデータに対応
）Ｋ同期してへ、グーアドレスデータをラッチする。さ
らに、上記ラッチ回路５３は、入力端子５６に供給され
る異常検出フラグ（前述したＨＯＦ、　ＢＥＦ、　ＤＭ
Ｆ、　ＥＸＦ、ＨＡＦ等）に同期してう、チ動作を行々
うものである。

そして、上記−数構出回路５４の出力端及び入力端子５
６は、ノア回路５７．５８より々るＦＦ回路５９の入力
端にそれぞれ接続されている。このＦＦ回路５９の出力
端は、前記ライトアドレス発生回路４６に接続されてい
る。

ここで、第７図に示すように、へ、ダークロックととも
にへ、グーアドレスデータがｒＮ−２Ｊ。

ｒＮ−ＩＪのように順番に得られている正常再生状つｌ
では、へ、グークロ、りに基づいてへ、グーアドレスデ
ータがＤＦＦ回路５２にう、チされるが、このＤＦＦ回
路５２Ｖｃう、チされたへ、グーアト０レスデータは、
異常検出フラグが発生されないのでラッチ回路５３には
う、チされないようになる。このため、−数構出回路５
４は動入力端に供給されるデータが一致することがない
ため、常にＬレベルの出力信号を発生しており、ＦＦ回
路５９の出力はＬレベルとなっている。

このとき、ライトアドレス発生回路４６は、アドレス生
成用クロックに基づいてｒ６Ｊ、ｒ７」のように書き込
みアドレス信号を生成している。

また、このとき、リードアト°レス発’ｌ］路４７は、
アドレス生成用クロ、りに基づいて「ＯＪ。

「ｌ」のように、書き込みアト°レスと「６」だけ違え
て読み出しアドレス信号を生成している。そして、メモ
リ４５から読み出されるデジタルデータは、ｒＮ−８Ｊ
、ｒＮ−７」のように順番に安定な本のとなっている＠このような再生状態で、ヘッダーアドレスデータがｒ　
Ｎ−Ｉ　ＪからｒＮ−１−５Ｊに飛んだとする。すると
、異常検出フラグが発生され、ＦＦ回路５９からＨレベ
ルの書き込み停止信号が発生される。

このため、ライトアト０レス発生回路４６は、書キ込ミ
アドレスを「７」の次の「０」に保持したまま、書き込
みアドレス信号の生成全停止する。

また、このとき、う、子回路５３は、異常検出フラグＶ
こ基づいて、ＤＦＦ回路５２にラッチされた異常発生前
のヘッダーアドレスデータ「トｌ」をう、チし、−数構
出回路５４に出力する。ここで、−数構出回路５４は、
ラッチ回路５３から出力されたヘッダーアドレスデータ
「Ｎ−１Ｊに「１」を加えｒＮＪとして保持する。

そして、上記異常検出フラグの発生に基づいて、前述し
たようにキ、り処理が行なわれることにより、ヘッダー
アドレスデータが２回分不定になり（第７図中Ｘ印で示
す）、３回目に再びｒＮ−ＩＪが得られ続いて連続する
「Ｎ」が得られたとする。すると、−数構出回路５４は
、Ｈレベルの一致検出信号を出力し、これによってＦＦ
回路５９の出力がＬレベルに反転される。このため、ラ
イトアドレス発生回路４６は、「Ｏ」から再びｒ　ＩＪ
Ｊ２Ｊ、ｒ３Ｊ、・・・のように書き込みアドレス信号
の生成を継続するものである。

また、上記のようなキック処理に対応した書き込み了ド
レスの制御動作中においても、読み出しアドレスは順次
発生されており、読み出されたデジタルデータには何ら
支障がないものである。

ここで、第８図は、第６図の変形例を示すものである。

すなわち、アドレス生成用クロックに基づいてタイミン
グ発生回路６０により、例えば訂正プロ、り単位、ワー
Ｐ単位、シンビル単位等に対応したタイミング信号を生
成し、このタイミング信号を異常検出フラグに応じてう
、子回路６ノでう、チさせる。そして、−数構出回路５
４により、Ａ　１　＋　１　＝８１かつＡ鵞＝Ｂ鵞なるタイミングで書き込み停止信号の発生を停止させる
ようにすることにより、第６図で示したものよりもさら
に分解能の高い書き込み停止信号を発生させることがで
きる。

次に、上記のようにキック処理が行なわれると、その都
度メモリ４５に対するデジタルデータの書き込みが迎く
なっていく。一方、メモリ４５からのデジタルデータの
読み出しは、一定のタイミングで行なわれているので、
結局パラ２ア量、つまシ書き込みアドレスと読み出しア
ト０レスとの差は順次接近してしまうことになる。

そして、もしバッファ量が「０」以下になると、書き込
む前に続み出しが行なわれるという誤動作が生じる。

そこで、第９図に示すように、パ、ファ回路２４で得ら
れる書き込みアドレス信号及び読み出しアドレス信号と
をバッファ量演算回路６２に導き、バッファ量を算出す
る。そして、この算出されたべ、ファ量と所定の基珈値
（例えばバッファセンター値）とを比較回路６３で比較
し、七の差成分に応じた信号をＡＦＣ−ＡＰＣ回路１５
に出力し、ドライブ回路１４ｔ−介して前記ｆ４スクモ
ータの回転速度を制御するようにしている。

すなわち、メモＩＪ　４５　Ｋ対するデジタルデータの
書き込みの遅くなった分を、ディスク１ノの回転速度を
上げて、デジタルデータの読み取りを速くすることによ
って吸収するようにし、誤動作を防止するようくしてい
るものである。

次に、ｇｔｏ図は、この発明の他の動作モート１を説明
するためのフローチャートチアル。すなわち、ステｙ７
’ｓ目でディスク再生が開始され、ステ、デｓｉｔで異
常状態が検出されると、ステップ８ｔｓで異常発生前の
へ、グーアドレスのセット、異常検出フラグのセット及
び書き込み停止信号の発生が行なわれる。そして、ステ
ップＳ目でサー♂モート０の切換えが行なわれ、ステ、
グ８１８でキ、り処理が行なわれる。この場合のキ、り
処理は、第２図で説明したように、移動距離及びその方
向を算出してキ、り動作させるのではなく、予め定めら
れた固定距離だけ時間的に過去の方向に強制的に移動さ
せるようにしているものである。

（−して、ステ、プＳ１ａでキ、り終了か判別されると
、ステップｓｔｙで書き込み停止信号のリセット及びサ
ー〆モーｒの復帰が行なわれ、その後ステップＳ３１で
ステップＳＩ！に戻れ、次の異常状態発生に偏見られる
ものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

したがって、以上詳述したようにこの発明によれば、エ
ラー訂正能力またはエラー補正能力を越えるエラーの発
生に対しても、正確なデジタルデータを読み堰シ得る極
めて良好なデジタル再生装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタル再生装置の一実施例を
示すブロック構成図、第２図は同実施例の動作を説明す
るためのフローチャート、第３図乃至第５図はそれぞれ
同実施例の異常状態検出手段を示すプロ、り構成図、第
６図及び第７図はそれぞれ同実施例のべ、ファ回路の制
御手段を示すプロ、り構成図及びその動作を説明するた
めのタイミング図、第８図は同バッファ回路の制御手段
の変形例を示すプロ、り構成図、第９図は同バッファ回
路の保護手段を示すτロック構成図、第１０図はこの発
明の他の動作モードを説明するためのフローチャートで
ある。１ノ・・・ディスク、１２・・・ビ、クアッデ、１３・
・・サーフ回路、１４・・・ドライブ回路、１５・・・
ＡＦＣ・ムＰＣ回路、１６・・・データスライス回路、
１７・・・ＰＬＬ回路、１８・・・同期信号検出回路、
１９・・・タイミング制御回路、２０・・・復調回路、
２ノ・・・へ、グー信号処理回路、２２・・・ＡＬＵ回
路、２３・・・情報抜き取シ回路、２４・・・・９．フ
ァ回路、２５・・・クロック発生回路、２６・・・エラ
ー訂正回路、２７・・・出力制御回路、２８・・・出力
端子、２９・・・０１訂正回路、３０・・・ディンター
リープ回路、３１・・・Ｃ２訂正回路、３２・・・ＣＩ
Ｆ’連続検出回路、３３・・・ディンターリーラミス検
出回路、３４゜３５・・・入力端子、３６・・・アンＰ
回路、３７・・・ウィンドー母ルス生成回路、３８．３
９・・・オア回路、４０・・・ノット回路、４１・・・
Ｎ回連続外れ検出回路、４２・・・出力端子、４３・・
・記憶回路、４４・・・演算回路、４５・・・メモリ、
４６・・・ライトアドレス発生回路、４７・・・リート
°アドレス発生回路、４８・・・出力端子、４９〜５ノ
・・・入力端子、５２・・・ＤＦＦ回路、５３・・・う
、子回路、５４・・・−散積出回路、５５．５６・・・
入力端子、５７．５８・・・ノア回路、５９・・・ＦＦ
回路、６０・・・タイミング発生回路、６１・・・ラッ
チ回路、６２・・・・量、ファ量演算回路、６３・・・
比較回路。出願人代理人　　弁理士　鈴　江　武　彦第３図第４図

Claims

【特許請求の範囲】

記録媒体に記録されたデジタルデータを該記録媒体と相
対的に移動されることにより読み取るピックアップと、
このピックアップで読み取られたデジタルデータをメモ
リに書き込むとともに一定のタイミングで該メモリから
順次読み出すバッファ手段と、このバッファ手段から出
力されたデータに対してエラー訂正処理及びエラー補正
処理を施すエラー訂正補正手段とを備えたデジタル再生
装置において、前記ピックアップで読み取られたデジタ
ルデータがエラー訂正不能またはエラー補正不能な状態
となったことを検出する異常検出手段と、この異常検出
手段から出力される検出信号に応じて前記記録媒体及び
ピックアップの少なくとも一方を異常の検出される以前
の再生位置まで戻し再び再生させるジャンプ手段と、前
記異常検出手段から検出信号が出力された状態で前記メ
モリへの書き込みを停止させるとともに前記ジャンプ手
段で再度再生されたデジタルデータを前記メモリのうち
の前記書き込み停止されたアドレスに続けて書き込むよ
うに制御するバッファメモリ制御手段と、このバッファ
メモリ制御手段による前記メモリへの書き込み量と該メ
モリからの読み出し量との割合に応じて前記記録媒体か
らのデジタルデータの読み取り速度を変化させるバッフ
ァ保護手段とを具備してなることを特徴とするデジタル
再生装置。