JPS6252641A - Program trace device - Google Patents

Program trace device

Info

Publication number
JPS6252641A
JPS6252641A JP60191338A JP19133885A JPS6252641A JP S6252641 A JPS6252641 A JP S6252641A JP 60191338 A JP60191338 A JP 60191338A JP 19133885 A JP19133885 A JP 19133885A JP S6252641 A JPS6252641 A JP S6252641A
Authority
JP
Japan
Prior art keywords
trace
circuit
data
trace data
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60191338A
Other languages
Japanese (ja)
Inventor
Toshifumi Morii
森井 利文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60191338A priority Critical patent/JPS6252641A/en
Publication of JPS6252641A publication Critical patent/JPS6252641A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To refer to trace data in a still state by providing two sets of trace data memory circuits and transferring the trace data to the other trace data memory circuit only when the state requiring trace occurs. CONSTITUTION:When the trace data is generated, a trace activating circuit 1 activates, and a trace control circuit 4 checks the contents of a trace control data memory circuit 8. When said contents show the trace validity and a transfer command, a trace validity/invalidity connection point 5 is turned ON, and the data is outputted to a trace data control circuit 2 and registered in the trace data memory circuit 3. Simultaneously counter's value in the memory circuit 8 is transferred to a counter in the circuit 4. After the transfer command is outputted, the counter's value is subtracted only when the trace is valid. When said value comes to zero, a trace data connection point 7 is turned ON, and the data similar to the memory circuit 3 is generated in a still trace data memory circuit 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は計算機の実行状態をトレースするプログラム
トレース装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program tracing device for tracing the execution state of a computer.

〔従来の技術〕[Conventional technology]

従来のこの種装置として第2図に示すものがあった。図
において、1はトレース起動回路、2はトレースデータ
管理回路、3はトレースデータ記憶回路である。
A conventional device of this type is shown in FIG. In the figure, 1 is a trace activation circuit, 2 is a trace data management circuit, and 3 is a trace data storage circuit.

次に動作について説明する。まず計算機を実行中に何ら
かのトレースデータが発生した場合には、トレース起動
回路1により、トレースの目やすとなるデータを作成す
る。トレースデータ管理回路2はこのデータを受は取り
、トレースデータ記憶回路3に登録する。トレースデー
タ記憶回路3はキュー構造になっており、記憶データが
満杯になると自動的に古いものを消し、新しいトレース
データを登録するようになっている。
Next, the operation will be explained. First, when some trace data is generated while the computer is running, the trace starting circuit 1 creates data that serves as a guide for tracing. The trace data management circuit 2 receives this data and registers it in the trace data storage circuit 3. The trace data storage circuit 3 has a queue structure, and when the stored data becomes full, old data is automatically deleted and new trace data is registered.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のプログラムトレース装置は以上のように構成され
ているので、計算機が異状処理を実行して停止した場合
のデータ収集処理を主機能にしているので正常の実行状
態ではトレース起動回路が頻繁に動作していることにな
ってトレースデータ記憶装置を参照するのが非常に困難
である等の問題点があった。
Conventional program trace devices are configured as described above, and their main function is to collect data when the computer executes abnormal processing and stops, so the trace activation circuit operates frequently during normal execution. There have been problems in that it is very difficult to refer to the trace data storage device because the

この発明は上記のような問題点を解消するためになされ
たもので、計算機が実行中であってもトレースデータを
容易に参照することができるプログラムトレース装置を
得ることを目的とする。
The present invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide a program tracing device that can easily refer to trace data even when a computer is running.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るプログラムトレース装置はトレースデー
タ記憶回路を2組備え、トレースしたい状態が発生した
ときのみ、トレースデータをもう一方のトレースデータ
記憶回路に転送することによって、トレースデータを静
止状態で参照することができるようにしたものです。
The program tracing device according to the present invention includes two sets of trace data storage circuits, and refers to the trace data in a static state by transferring the trace data to the other trace data storage circuit only when a state to be traced occurs. This is what I made it possible to do.

〔作 用〕[For production]

この発明に係るトレースデータの転送タイミングはトレ
ース起動回路により行われ、トレース起動回路は通常の
トレースか、データの転送を伴うのかのフラグを有し、
このフラグは計算機実行中にも変えられるようにしてト
レースデータの転送を行う。
The trace data transfer timing according to the present invention is performed by a trace activation circuit, and the trace activation circuit has a flag indicating whether it is a normal trace or involves data transfer,
This flag can be changed even during computer execution to transfer trace data.

又、カウンタを設けることによって、トレース転送タイ
ミングから何回目で転送するかを制御することによって
トレースのタイミングの前後関係を知る。
Further, by providing a counter, the timing of the trace can be known by controlling the number of transfers after the trace transfer timing.

〔実施例〕〔Example〕

以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

図中、第2図と同一の部分は同一の符号をもって図示し
た第1図において、トレース起動回路1の役割は従来と
同一でおるが、起動タイミングの信号がトレースコント
ロール回路4にも出力されている点に特徴がある。トレ
ースコントロール回路4の出力信号はトレース有効/無
効の接点5と、トレースデータ転送接点7に出力されて
おり、その制御はトレースコントロールデータ記憶回路
8の内容によって決まる。9は静止用のトレースデータ
記憶回路で、トレースデータ転送指令によってトレース
データ記憶回路3の内容を書き込む。
In FIG. 1, parts that are the same as those in FIG. 2 are designated by the same reference numerals. In FIG. It is distinctive in that it exists. The output signal of the trace control circuit 4 is output to a trace enable/disable contact 5 and a trace data transfer contact 7, and its control is determined by the contents of the trace control data storage circuit 8. Reference numeral 9 denotes a static trace data storage circuit, into which the contents of the trace data storage circuit 3 are written in response to a trace data transfer command.

10はトレースデータ参照回路である。10 is a trace data reference circuit.

次に動作について説明する。まず、トレースデータが発
生するとコンピュータはトレース起動回路1を起動させ
るが、このときトレースコントロールデータ記憶回路8
の複数用意されている種別のどの種別を使用するかを指
定する。次に、トレースコントロール回路4はこの種別
をもとにトレースコントロールデータ記憶回路8の内容
をチェックし、トレース有効/無効または転送指令かを
チェックする。ここで前記のデータが無効であればトレ
ース起動回路1の出力信号はトレース有効/無効接点5
がONされないのでトレースデータ管理回路2には出力
されない。次にトレースコントロールデータ記憶回路8
の内容が転送指令てらった場合にはトレース有効/無効
接点5をONにしてトレースデータ管理回路2にデータ
を出力し、トレースデータ記憶回路3にデータを登録す
るとともにトレースコントロール回路4内のカウンター
にトレースコントロールデータ記憶回路8内のカウンタ
ーの値を転送する。前記のカウンター値は転送指令が出
力されてから静止用トレースデータ記憶装置9が作成さ
れるまで、トレース有効の場合のみ減算され、カウンタ
ー値が零になったとき転送指令のトレースデータ転送接
点7がONとなり1 トレースデータ記憶回路3と同様
のデータが静止用トレースデータ記憶回路9に作成され
る。
Next, the operation will be explained. First, when trace data is generated, the computer activates the trace activation circuit 1. At this time, the trace control data storage circuit 8
Specify which of the multiple types to use. Next, the trace control circuit 4 checks the contents of the trace control data storage circuit 8 based on this type, and checks whether the trace is valid/invalid or a transfer command. Here, if the above data is invalid, the output signal of the trace starting circuit 1 is transferred to the trace valid/invalid contact 5.
is not turned on, so it is not output to the trace data management circuit 2. Next, trace control data storage circuit 8
When a transfer command is received for the contents of The value of the counter in the trace control data storage circuit 8 is transferred. The counter value is decremented only when tracing is enabled from when the transfer command is output until the stationary trace data storage device 9 is created, and when the counter value becomes zero, the trace data transfer contact 7 of the transfer command is decremented. When turned ON, the same data as in the trace data storage circuit 3 is created in the stationary trace data storage circuit 9.

又、この動作とは別にトレースデータ参照回路10が用
意さし、トレースコントロールデータ記憶回路8の内容
を変えたり、静止用トレースデータ記憶回路9を参照し
たりする場合に使用されるっ尚、この発明のプログラム
トレース装置は主にO8(オペレーション・システム)
上で動作する複数のタスクの状態遷移をトレースするの
に使用したが、他に計算機間のデータの送受信履歴、P
IO等のハードウェア信号のトレースにモ活用すること
ができる。
In addition to this operation, a trace data reference circuit 10 is prepared and is used when changing the contents of the trace control data storage circuit 8 or referring to the stationary trace data storage circuit 9. The program trace device of the invention is mainly O8 (operation system)
It was used to trace the state transitions of multiple tasks running on the computer, but it was also used to trace the data transmission/reception history between computers, P
It can be used to trace hardware signals such as IO.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば計算機にトレースデー
タが発生した場合にそのトレースデータを静止用トレー
スデータ記憶回路に記憶させ静止状態で参照することが
できるように回路構成したので、オンライン中、又は停
止状態でも同一のプログラムトレース装置によりトレー
スデータの解析ができる効果がある。さらに、トレース
カウンタによりトレースの前後関係をチェックすること
ができるので、より綿密なデータ収集ができる効果があ
る。
As described above, according to the present invention, when trace data is generated in a computer, the circuit is configured so that the trace data is stored in the stationary trace data storage circuit and can be referenced in the stationary state. Alternatively, even when the program is stopped, trace data can be analyzed using the same program trace device. Furthermore, since the trace counter allows checking the context of traces, it has the effect of allowing more detailed data collection.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すプログラムトレース
装置のブロック構成図、第2図は従来のプログラムトレ
ース装置のブロック構成図である。 図において、1はトレース起動回路、2はトレースデー
タ管理回路、3はトレースデータ記憶回路、4はトレー
スコントロール回路、8はトレースコントロールデータ
の記憶回路、9は静止用トレーステータの記憶回路、1
0はトレーステータ参照回路である。 特許出願人  三菱電機株式会社 1・・ 代理人 弁理士  1)澤 博 昭j (外2名)
FIG. 1 is a block diagram of a program tracing device showing an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional program tracing device. In the figure, 1 is a trace activation circuit, 2 is a trace data management circuit, 3 is a trace data storage circuit, 4 is a trace control circuit, 8 is a storage circuit for trace control data, 9 is a storage circuit for static trace data, 1
0 is a trace data reference circuit. Patent applicant: Mitsubishi Electric Corporation 1. Agent: Patent attorney 1) Hiroshi Sawa (2 others)

Claims (1)

【特許請求の範囲】[Claims] 計算機実行中にトレースデータが発生するとトレース起
動回路よりトレースデータ管理回路にデータを転送し、
トレースデータ記憶回路にデータを登録するプログラム
トレース装置において、前記トレース起動回路よりトレ
ースデータが発生されると該トレースデータをトレース
コントロール回路に伝送してトレースコントロールデー
タ記憶回路の種別指令と照合し、トレース有効時のみ前
記トレースデータ管理回路にデータを出力してトレース
データ記憶回路に登録すると共に、前記トレースコント
ロール回路内のカウンタに前記トレースコントロールデ
ータ記憶回路のカウント値を転送し、前記転送指令が出
力されてから静止用トレースデータ記憶装置にデータが
作成されるまで前記カウント値を計数し所定値に達した
時該転送指令によりトレースデータ記憶回路と同一デー
タを前記静止用トレースデータ記憶回路に作成し、かつ
トレースデータ参照回路によつて前記トレースデータ記
憶回路の内容変更、静止用トレースデータ記憶回路の内
容チェックをできるようにしたことを特徴とするプログ
ラムトレース装置。
When trace data is generated while the computer is running, the data is transferred from the trace start circuit to the trace data management circuit.
In a program tracing device that registers data in a trace data storage circuit, when trace data is generated from the trace starting circuit, the trace data is transmitted to the trace control circuit, checked against the type command of the trace control data storage circuit, and then traced. Only when enabled, data is output to the trace data management circuit and registered in the trace data storage circuit, and the count value of the trace control data storage circuit is transferred to a counter in the trace control circuit, and the transfer command is output. counting the count value until data is created in the stationary trace data storage device, and when a predetermined value is reached, creating the same data as the trace data storage circuit in the stationary trace data storage circuit according to the transfer command; A program tracing device characterized in that the trace data reference circuit is capable of changing the contents of the trace data storage circuit and checking the contents of the static trace data storage circuit.
JP60191338A 1985-08-30 1985-08-30 Program trace device Pending JPS6252641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60191338A JPS6252641A (en) 1985-08-30 1985-08-30 Program trace device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60191338A JPS6252641A (en) 1985-08-30 1985-08-30 Program trace device

Publications (1)

Publication Number Publication Date
JPS6252641A true JPS6252641A (en) 1987-03-07

Family

ID=16272898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60191338A Pending JPS6252641A (en) 1985-08-30 1985-08-30 Program trace device

Country Status (1)

Country Link
JP (1) JPS6252641A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242345A (en) * 1989-03-15 1990-09-26 Yokogawa Electric Corp Microprocessor/analyzer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242345A (en) * 1989-03-15 1990-09-26 Yokogawa Electric Corp Microprocessor/analyzer

Similar Documents

Publication Publication Date Title
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
JPS6252655A (en) Common interrupt system
JPS6252641A (en) Program trace device
JPH02207364A (en) Data transfer system
JPS57113152A (en) Dumping processing system
JPH06266630A (en) Input/output controller with trace function
KR930004903B1 (en) Parallel data communication system and its method between processors by using data bus
JPS63118964A (en) Information processor
JPS63280364A (en) Data transfer control system
JPH01106158A (en) Control system for inter-processor data communication
JPS62119663A (en) Information processing unit
JPH033043A (en) Semiconductor device
JPS6350903B2 (en)
JPS5851364U (en) Master-slave switching device for dual system
JPS62174865A (en) Plural cpu systems
JPH04316149A (en) Dma processor and information processor
JPH02105248A (en) Communication system using first-in/first-out memory
JPS63257856A (en) Serial communication system
JPH053016B2 (en)
JPS63193689A (en) Equipment status informing system
Yanaka et al. Supervisory Control and Telemetry Using Emulation-Type Microcomputer
Lewin et al. Input/output systems
JPH0380359A (en) Inter-processor communication system
JPS5812615B2 (en) Microprocessor controlled workstation adapter
JPH03270334A (en) Reception controller in start-stop synchronizing communication