JPS6249982B2 - - Google Patents

Info

Publication number
JPS6249982B2
JPS6249982B2 JP15889378A JP15889378A JPS6249982B2 JP S6249982 B2 JPS6249982 B2 JP S6249982B2 JP 15889378 A JP15889378 A JP 15889378A JP 15889378 A JP15889378 A JP 15889378A JP S6249982 B2 JPS6249982 B2 JP S6249982B2
Authority
JP
Japan
Prior art keywords
alumina
etching
layer
altered
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15889378A
Other languages
English (en)
Other versions
JPS5583249A (en
Inventor
Toshihiko Ono
Toshio Kurahashi
Ichiro Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15889378A priority Critical patent/JPS5583249A/ja
Publication of JPS5583249A publication Critical patent/JPS5583249A/ja
Publication of JPS6249982B2 publication Critical patent/JPS6249982B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は半導体素子のアルミニウム(Al)配
線及び電極の表面に形成された変質アルミナ層の
除去方法に関する。
半導体素子のAl配線・電極等のAl層の表面保
護層として前記Al層表面にアルミナ層を形成
し、後にボンデイング・パツド部や多層配線のコ
ンタクト部は前記アルミナ層をリン酸(H3PO4
やクロム酸(CrO3)により除去している。
しかるに近年にいたり第1図に示すようにアル
ミナ層3表面を含む半導体基板1表面に形成され
たガラス層4の選択除去手段として四弗化炭素
(CF4)系のプラズマ・エツチングが主流となりつ
つあるが、アルミナ層3はプラズマにさらされる
と弗素(F)をとり込んでAlxOyFzの形の耐薬品性
の強い変質アルミナ層に変化する。そのため、前
記ガラス層4にプラズマ・エツチングにより開口
部6を形成し、ホト・レジスト膜5を除去したあ
と、前述のごとくH3PO4などにより前記変質した
アルミナ層3を除去することが困難になり、再現
性に乏しく、更にAl層2を腐蝕してしまう等の
問題を生じる。
上述のような問題があるので、アルミナ層が存
在する場合にはプラズマ・エツチング法を避けて
化学処理法に依存せざるを得ず、そのため工程が
非常に複雑になつていた。
本発明の目的は上記問題点を除去して、変質ア
ルミナ層を確実に除去する方法を提供することに
ある。
本発明の半導体装置の製造方法の特徴は、半導
体基板表面に形成されたアルミニウム層表面の変
質アルミナ層を、電界強度が120〔V/cm〕以上
の高周波スパツタ・エツチングにより除去する工
程を含むことにある。
以下本発明を実施例に基いて説明する。
従来よりアルミナの除去手段として前述の化学
薬品によるエツチングのほかに、アルゴンによる
高周波スパツタ・エツチング法も用いられてい
る。本方法はアルミナは除去できるが変質アルミ
ナは除去できないとされていたが、発明者らは或
る限界値を越せば変質アルミナも除去できること
を発見した。その模様を第2図に示す。
第2図の横軸は電界強度で、スパツタ装置の両
極間に印加する高周波電圧の尖頭値を両極間の距
離で割つた値(V/cm)、縦軸はエツチング・レ
ート(Å/分)を示す。同図の実線(白丸)Aは
アルミナ(Al2O3)のエツチングレートを示すも
ので、電界強度が低い領域でもエツチング可能な
ことを示している。同図の破線(黒丸)Bは変質
アルミナ(AlxOyFz)のエツチング・レートで
あつて電界強度が120〔V/cm〕以下ではエツチ
ングできず、この値を越えると変質していないア
ルミナの場合とほぼ同一レートでエツチングでき
ることを示している。
上記現象の物理的意味は、アルミナ(Al2O3
に比し、変質アルミナ(AlxOyFz)は結合エネ
ルギがはるかに大きく、スパツタ・エツチングの
際電界強度が弱い場合はアルゴン・イオン
(Ar+)の射突エネルギが不足で変質アルミナの結
合を破壊するに至らないが、射突エネルギが結合
エネルギを上廻つた時に始めてエツチングが開始
され、グラフの破線Bは崖状を示すことになるも
のと解される。
また本実施例ではアルゴンの圧力は15×10-3
(Torr)としたが、これを大きくすれば第2図に
示すエツチング・レートは増大し、実線A、破線
Bとも勾配は立つて来る。しかしエツチングが可
能になり始める限界値は変らない。
以上説明したごとく、変質アルミナを高周波ス
パツタ・エツチによりエツチングするには、結合
エネルギを上廻る射突エネルギを与えることが必
要で、その値は電界強度で凡そ120V/cmであ
る。この値を上廻るよう高周波電圧を調節してや
れば変質アルミナをエツチングすることができ、
且つ再現性も良好である。
以上述べたごとく本発明により、変質アルミナ
も再現性よく確実にエツチング可能となつた。そ
の今一つの効果として、アルミナ層が存在する場
合でもプラズマ・エツチング法を用いることがで
きるので、工程が簡単化される。
【図面の簡単な説明】
第1図は半導体装置の要部断面図、第2図は本
発明の効果を示す図表である。 1……半導体基板、2……アルミニウム層、3
……アルミナ層、4……ガラス層、A……アルミ
ナのエツチング・レートを示す実線、B……変質
アルミナのエツチング・レートを示す破線。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板表面に形成されたアルミニウム層
    表面の弗化炭素系ガス処理で形成された弗素(F)を
    含む変質アルミナ層を、電界強度が120(V/
    cm)以上のアルゴンによる高周波スパツタ・エツ
    チングにより除去する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP15889378A 1978-12-20 1978-12-20 Method of fabricating semiconductor device Granted JPS5583249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15889378A JPS5583249A (en) 1978-12-20 1978-12-20 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15889378A JPS5583249A (en) 1978-12-20 1978-12-20 Method of fabricating semiconductor device

Publications (2)

Publication Number Publication Date
JPS5583249A JPS5583249A (en) 1980-06-23
JPS6249982B2 true JPS6249982B2 (ja) 1987-10-22

Family

ID=15681672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15889378A Granted JPS5583249A (en) 1978-12-20 1978-12-20 Method of fabricating semiconductor device

Country Status (1)

Country Link
JP (1) JPS5583249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257156A (ja) * 1988-09-19 1990-02-26 Nakashima:Kk フライビーンズ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257156A (ja) * 1988-09-19 1990-02-26 Nakashima:Kk フライビーンズ

Also Published As

Publication number Publication date
JPS5583249A (en) 1980-06-23

Similar Documents

Publication Publication Date Title
EP0122776B1 (en) Dry etching aluminum or aluminum alloy layer
KR930011054B1 (ko) 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법
JP3033104B2 (ja) エッチング方法
JPS6352118B2 (ja)
JPH0336300B2 (ja)
EP0010138B1 (en) A method of treating aluminium microcircuits
JPH06151385A (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
JP3258240B2 (ja) エッチング方法
JPS6249982B2 (ja)
US4655874A (en) Process for smoothing a non-planar surface
JPH05275394A (ja) 半導体装置を製造する方法およびそれによって製造された半導体装置
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
JPS6091645A (ja) プラズマ気相成長によつて薄膜を堆積する方法
KR100424477B1 (ko) 전도성 성분 및 전도성 라인 형성방법
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JPH06283460A (ja) 半導体装置のドライエッチング方法
JPH0670987B2 (ja) 半導体装置の製造方法
JPH04278535A (ja) 配線形成方法
JPS6230268B2 (ja)
JPH0864580A (ja) 半導体装置の製造方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JPS63156340A (ja) 半導体装置の製造方法
JPH05175159A (ja) 半導体素子の製造方法
KR100568098B1 (ko) 금속 패턴 형성 방법