JPS624884B2 - - Google Patents

Info

Publication number
JPS624884B2
JPS624884B2 JP57077104A JP7710482A JPS624884B2 JP S624884 B2 JPS624884 B2 JP S624884B2 JP 57077104 A JP57077104 A JP 57077104A JP 7710482 A JP7710482 A JP 7710482A JP S624884 B2 JPS624884 B2 JP S624884B2
Authority
JP
Japan
Prior art keywords
transistor
input
collector
current
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57077104A
Other languages
Japanese (ja)
Other versions
JPS58194413A (en
Inventor
Takashi Matsumura
Koichi Hayamizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57077104A priority Critical patent/JPS58194413A/en
Publication of JPS58194413A publication Critical patent/JPS58194413A/en
Publication of JPS624884B2 publication Critical patent/JPS624884B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for

Description

【発明の詳細な説明】 この発明はバイポーラ半導体回路の入力回路に
係り、特に入力信号源から流入する入力電流を一
定に保つようにした入力回路の改良に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input circuit for a bipolar semiconductor circuit, and more particularly to an improvement in the input circuit in which the input current flowing from the input signal source is kept constant.

各種信号源からの信号を受け入れるバイポーラ
半導体回路では、その入力部に信号源に負荷をか
けて入力信号精度を損うのを防止するために、バ
イポーラトランジスタを用いた入力回路が用いら
れる。
In bipolar semiconductor circuits that accept signals from various signal sources, input circuits using bipolar transistors are used to prevent input signals from being overloaded by the signal sources and impairing input signal accuracy.

第1図はそのような入力回路の従来例を示す回
路図で、1,2は入力端子、3および4はそれぞ
れベースが入力端子1および2に接続されたコレ
クタ接地のpnpトランジスタ、5は電源端子、6
および7はそれぞれトランジスタ3および4のエ
ミツタと電源端子5との間に接続された流出し形
電流源、8および9はベースがそれぞれトランジ
スタ3および4のエミツタに接続されエミツタが
共通に吸込み形電流源10を介して接地された
npnトランジスタ、11および12はそれぞれコ
レクタがトランジスタ8および9のコレクタに接
続され、ベースが互いに接続されエミツタがとも
に電源端子5に接続されたpnpトランジスタで、
トランジスタ11はベースとコレクタとが短絡さ
れダイオード接続となつている。
Figure 1 is a circuit diagram showing a conventional example of such an input circuit, where 1 and 2 are input terminals, 3 and 4 are common collector PNP transistors whose bases are connected to input terminals 1 and 2, respectively, and 5 is a power supply. terminal, 6
and 7 are drain-type current sources connected between the emitters of transistors 3 and 4, respectively, and the power supply terminal 5; 8 and 9, whose bases are connected to the emitters of transistors 3 and 4, respectively, and whose emitters commonly sink current sources; grounded via source 10
The npn transistors 11 and 12 are pnp transistors whose collectors are connected to the collectors of transistors 8 and 9, respectively, whose bases are connected to each other, and whose emitters are both connected to the power supply terminal 5.
The base and collector of the transistor 11 are short-circuited to form a diode connection.

この回路の動作は説明の要もないので説明は省
略するが、定電流源6,7の電流をともにI1、定
電流源9の電流をI0、トランジスタ8,9のベー
ス電流をIB1、トランジスタ3,4のベース電流
をIB2とすると、電流I1と電流IB1とは次のよう
な関係に設定される。
Since there is no need to explain the operation of this circuit, the explanation will be omitted, but the currents of constant current sources 6 and 7 are both I 1 , the current of constant current source 9 is I 0 , and the base current of transistors 8 and 9 is I B1 , the base currents of transistors 3 and 4 are I B2 , then the current I 1 and the current I B1 are set to have the following relationship.

B1≪I1 〔1〕 また、トランジスタ3,4の電流増幅率(pnp
トランジスタ電流増幅率)をhFEpとすると、回
路入力電流IB2は IB2=(I1−IB1)/hFEp で表わされる。しかし、〔1〕式からI1≫IB1
あるから、入力電流IB2は IB2≒I1/hFEp で表わされる。このように入力電流は入力トラン
ジスタの電流増幅率hFEpの大小により大幅に変
動するという欠点があつた。
I B1 ≪I 1 [1] Also, the current amplification factor of transistors 3 and 4 (pnp
When the transistor current amplification factor) is h FEp , the circuit input current I B2 is expressed as I B2 = (I 1 - I B1 )/h FEp . However, since I 1 >>I B1 from equation [1], the input current I B2 is expressed as I B2 ≈I 1 /h FEp . As described above, there is a drawback that the input current varies greatly depending on the magnitude of the current amplification factor hFEp of the input transistor.

この発明は以上のような点に鑑みてなされたも
ので、入力トランジスタと同様なトランジスタと
流出し形定電流源の代りにカレントミラー回路を
用いることによつて、入力トランジスタの電流増
幅率が変動しても入力電流が一定であるような入
力回路を提供することを目的としている。
This invention was made in view of the above points, and by using a current mirror circuit instead of a transistor similar to the input transistor and a fixed current source, the current amplification factor of the input transistor can be changed. The purpose of this invention is to provide an input circuit in which the input current is constant even when the input current is constant.

第2図はこの発明の一実施例を示す回路図で、
第1図の従来例と同一符号は同等部分を示す。1
3はマルチコレクタのpnpトランジスタで、エミ
ツタは電源端子5に、2つのコレクタはそれぞれ
入力トランジスタ3および4のエミツタに接続さ
れている。14はエミツタ面積がトランジスタ1
3のそれと等しく形成され、ベースとコレクタと
がともにトランジスタ13のベースに、エミツタ
が電源端子5に接続されたpnpトランジスタ、1
5はエミツタがトランジスタ14のコレクタに接
続され、コレクタが直接接地され、ベースは吸込
み形定電流源16を介して接地されたpnpトラン
ジスタである。
FIG. 2 is a circuit diagram showing an embodiment of this invention.
The same reference numerals as in the conventional example in FIG. 1 indicate equivalent parts. 1
3 is a multi-collector PNP transistor whose emitter is connected to a power supply terminal 5 and whose two collectors are connected to the emitters of input transistors 3 and 4, respectively. 14 has an emitter area of transistor 1
3, a pnp transistor 1 whose base and collector are both connected to the base of the transistor 13 and whose emitter is connected to the power supply terminal 5;
5 is a pnp transistor whose emitter is connected to the collector of the transistor 14, whose collector is directly grounded, and whose base is grounded via a sink type constant current source 16.

トランジスタ15はトランジスタ3,4と同一
チツプ上に同一形状に形成されており電流増幅率
FEpはすべて等しい。吸込み形定電流源16の
電流をI2とする。トランジスタ13,14および
15はカレントミラー回路を構成し、トランジス
タ15のベース電流を吸込み形定電流源16で吸
込むことにより、トランジスタ15のエミツタ、
およびダイオード接続のトランジスタ14にはI2
×hFEpの電流が流れる。従つて、トランジスタ
13,14のエミツタ面積が等しいときには、カ
レントミラーの原理によつてトランジスタ13の
全コレクタ電流はI2×hFEpに等しく、各コレク
タすなわちトランジスタ3および4のエミツタに
はそれぞれI2×hFEp/2の電流が流れる。ここ
で前述のようにトランジスタ15,3および4は
等しい電流増幅率hFEpをもつているので、トラ
ンジスタ3および4のベースへの入力電流IB2は IB2=I2×hFEp/2/hFEp=I22 となり、吸込み形定電流源16の電流の1/2の一
定値となる。従つて、集積回路などのその製作上
において電流増幅率にばらつきを生じても、その
影響を受けることなく、入力電流は一定に保たれ
る。
Transistor 15 and transistors 3 and 4 are formed on the same chip and in the same shape, and have the same current amplification factor hFEp . Let the current of the suction type constant current source 16 be I2 . Transistors 13, 14, and 15 constitute a current mirror circuit, and by sinking the base current of transistor 15 with a sink type constant current source 16, the emitter of transistor 15,
and I 2 in the diode-connected transistor 14.
×h A current of FEp flows. Therefore, when the emitter areas of transistors 13 and 14 are equal, the total collector current of transistor 13 is equal to I 2 ×h FEp due to the current mirror principle, and I 2 is applied to each collector, that is, the emitter of transistors 3 and 4, respectively. A current of ×h FEp /2 flows. Here, as mentioned above, transistors 15, 3 and 4 have the same current amplification factor h FEp , so the input current I B2 to the bases of transistors 3 and 4 is I B2 = I 2 ×h FEp /2/h FEp =I 2 2 and becomes a constant value of 1/2 of the current of the sink type constant current source 16. Therefore, even if the current amplification factor varies due to the manufacturing process of the integrated circuit, the input current is kept constant without being affected by the variation.

なお、以上の実施例では入力トランジスタ3,
4pnpトランジスタを用いたが、npnトランジス
タを用いてもよく、この場合にはトランジスタ1
5にもnpnトランジスタを用い、定電流源16も
流出し形定電流源とすることによつて同様の効果
が得られる。また、入力トランジスタをダーリン
トン接続にしてもよいことは勿論である。
Note that in the above embodiment, the input transistors 3,
Although 4pnp transistors were used, an npn transistor may also be used, and in this case transistor 1
A similar effect can be obtained by using an npn transistor in 5 and by making the constant current source 16 into a constant current source. Furthermore, it goes without saying that the input transistors may be Darlington connected.

以上説明したように、この発明になる入力回路
では入力回路のトランジスタの電流をカレントミ
ラー回路で規制ししかもそのミラー回路の電流決
定用トランジスタが入力トランジスタと等しい電
流増幅率をもつようにしたので、入力トランジス
タのベースへ流れる入力電流はトランジスタの電
流増幅率の影響を受けることなく一定にすること
ができる。
As explained above, in the input circuit according to the present invention, the current of the transistor of the input circuit is regulated by the current mirror circuit, and the current determining transistor of the mirror circuit is made to have the same current amplification factor as the input transistor. The input current flowing to the base of the input transistor can be kept constant without being affected by the current amplification factor of the transistor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の入力回路の一例を示す回路図、
第2図はこの発明の一実施例を示す回路図であ
る。 図において、1,2は入力端子、3および4は
それぞれ第1および第2の入力トランジスタ、5
は電源端子、13はマルチコレクタのトランジス
タ、14はダイオード接続のトランジスタ、15
は定電流供給用のトランジスタ、16は定電流源
である。なお、図中同一符号は同一または相当部
分を示す。
FIG. 1 is a circuit diagram showing an example of a conventional input circuit.
FIG. 2 is a circuit diagram showing an embodiment of the present invention. In the figure, 1 and 2 are input terminals, 3 and 4 are first and second input transistors, respectively, and 5
is a power supply terminal, 13 is a multi-collector transistor, 14 is a diode-connected transistor, 15
1 is a constant current supply transistor, and 16 is a constant current source. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 差動入力信号がそれぞれのベースに直接入力
され各コレクタ(またはエミツタ)が接地された
第1および第2のpnp(またはnpn)形の入力ト
ランジスタ、電源端子にエミツタが接続され2つ
のコレクタがそれぞれ上記第1および第2の入力
トランジスタのエミツタ(またはコレクタ)に接
続されたマルチコレクタのpnp形のトランジス
タ、このマルチコレクタのトランジスタのエミツ
タ領域と同等の面積のエミツタ領域を有し上記マ
ルチコレクタのトランジスタのエミツタ・ベース
間に並列に接続されたダイオード接続のpnp形の
トランジスタ、及び上記マルチコレクタのトラン
ジスタのベースと上記ダイオード接続のトランジ
スタのベースおよびコレクタとにエミツタが接続
されコレクタが接地されるとともにベースと接地
点との間に定電流源が接続され、かつ上記第1お
よび第2の入力トランジスタと電流増幅率の等し
い定電流供給用のpnp(またはnpn)形のトラン
ジスタを備えたことを特徴とする入力回路。
1 First and second PNP (or NPN) type input transistors with differential input signals directly input to their respective bases and each collector (or emitter) grounded, emitters connected to the power supply terminal and two collectors A multi-collector PNP transistor connected to the emitter (or collector) of the first and second input transistors, each having an emitter region of the same area as the emitter region of the multi-collector transistor; A diode-connected PNP transistor connected in parallel between the emitter and base of the transistor, and the emitter is connected to the base of the multi-collector transistor and the base and collector of the diode-connected transistor, and the collector is grounded. A constant current source is connected between the base and the ground point, and a pnp (or npn) type transistor for constant current supply having a current amplification factor equal to that of the first and second input transistors is provided. input circuit.
JP57077104A 1982-05-06 1982-05-06 Input circuit Granted JPS58194413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57077104A JPS58194413A (en) 1982-05-06 1982-05-06 Input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57077104A JPS58194413A (en) 1982-05-06 1982-05-06 Input circuit

Publications (2)

Publication Number Publication Date
JPS58194413A JPS58194413A (en) 1983-11-12
JPS624884B2 true JPS624884B2 (en) 1987-02-02

Family

ID=13624471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57077104A Granted JPS58194413A (en) 1982-05-06 1982-05-06 Input circuit

Country Status (1)

Country Link
JP (1) JPS58194413A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199325A (en) * 1985-02-28 1986-09-03 Omron Tateisi Electronics Co Proximity switch
US4714871A (en) * 1986-12-18 1987-12-22 Rca Corporation Level shifter for a power supply regulator in a television apparatus

Also Published As

Publication number Publication date
JPS58194413A (en) 1983-11-12

Similar Documents

Publication Publication Date Title
JPS6245724B2 (en)
US4059808A (en) Differential amplifier
US4017749A (en) Transistor circuit including source voltage ripple removal
JPS624884B2 (en)
US4994694A (en) Complementary composite PNP transistor
JPH09105763A (en) Comparator circuit
US4502016A (en) Final bridge stage for a receiver audio amplifier
US6181202B1 (en) Differential amplifier
JPS59108411A (en) Current source circuit
JPH0364205A (en) Clipping circuit
JP3470835B2 (en) Operational amplifier
JPH06326526A (en) Circuit device for control current compensation of transistor
JPH036022Y2 (en)
JPS6221310A (en) Current constant multiple circuit
JPS6325769Y2 (en)
JPH0535613Y2 (en)
JP2661138B2 (en) Current amplifier circuit
JPH0770932B2 (en) Current mirror circuit
JPH03283907A (en) Voltage follower circuit
JP3018486B2 (en) Bias circuit
JPH03137528A (en) Detecting circuit of temperature
JPH0312487B2 (en)
JPS6097705A (en) Differential amplifier
JPS6259487B2 (en)
JPH06216665A (en) Voltage/current conversion circuit