JPS6247135A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6247135A
JPS6247135A JP18698385A JP18698385A JPS6247135A JP S6247135 A JPS6247135 A JP S6247135A JP 18698385 A JP18698385 A JP 18698385A JP 18698385 A JP18698385 A JP 18698385A JP S6247135 A JPS6247135 A JP S6247135A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
semiconductor device
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18698385A
Other languages
Japanese (ja)
Inventor
Machio Yamagishi
山岸 万千雄
Masanori Noda
昌敬 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18698385A priority Critical patent/JPS6247135A/en
Publication of JPS6247135A publication Critical patent/JPS6247135A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To prevent an Si3N4 film from cracking by forming a CVD film, heat-treating before forming the Si3N4 film, and thermally shrinking the CVD film. CONSTITUTION:A CVD SiO2 film 9 is formed on an Si substrate in which elements have been formed, heat treated at 800 deg.C for 10-20min to thermally shrink the film 9. Then, an Si3N4 film 10 is coated by a reduced pressure CVD method, and an AsSG film 11 is superposed as H blocking film and reflowing film at low temperature. Since the film 9 has been already annealed even if heated in case of reflowing, no crack occurs in the film 10. Accordingly, H2 invasion blocking force is enhanced. Then, even if a plasma Si3N4 film 12 which contains the H is coated, the element in the lower portion is stably operated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にシリコン
窒化膜等の絶縁膜を層間に形成した高品質の半導体装置
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a high quality semiconductor device in which an insulating film such as a silicon nitride film is formed between layers.

〔発明の概要〕[Summary of the invention]

この発明は、CVD膜上にシリコン窒化膜を形成し更に
それらの上部に水素を含有するような膜を形成する半導
体装置の製造方法において、CVD膜の形成後かつシリ
コン窒化膜の形成前に熱処理を施して該CV D膜を熱
収縮させることにより、シリコン窒化膜でのクラックの
発生を防止するものである。
This invention provides a method for manufacturing a semiconductor device in which a silicon nitride film is formed on a CVD film and a film containing hydrogen is further formed on top of the silicon nitride film. By subjecting the CVD film to thermal contraction, cracks are prevented from occurring in the silicon nitride film.

〔従来の技術〕[Conventional technology]

半導体装置の製造方法にあっては、品質向上のためのオ
ーバーコート膜としてプラズマナイトライド膜が使用さ
れている。このプラズマナイトライド膜は、酸化シリコ
ン膜やPSG (リン・シリケート・ガラス)に比較し
て硬度があり、不純物や水分の透過等を阻止する効果が
大きい。
In a method of manufacturing a semiconductor device, a plasma nitride film is used as an overcoat film to improve quality. This plasma nitride film is harder than a silicon oxide film or PSG (phosphorus silicate glass), and is highly effective in blocking the permeation of impurities and moisture.

しかしながら、このプラズマナイトライド膜には、膜中
に多量の水素が存在する。そこで、この多量の水素の半
導体素子への影響を遮断するため、PSG等のりフロー
膜と素子Eに形成される酸化シリコン膜の間にシリコン
窒化膜が形成されている。
However, a large amount of hydrogen exists in this plasma nitride film. Therefore, in order to block the influence of this large amount of hydrogen on the semiconductor element, a silicon nitride film is formed between the glue flow film such as PSG and the silicon oxide film formed on the element E.

ここで、第3図を参照しながら、従来の半導体装置の製
造方法について説明する。
Here, a conventional method for manufacturing a semiconductor device will be described with reference to FIG.

先ず、半導体基板上に所定の素子骨M6N域、ソース、
ドレイン、ゲート電極等を形成し、所定の配線電極等を
形成した後、層間絶縁膜として5iQ2CVI)膜が形
成される(SiOzCVI)膜形成工程Ql)。このS
iO*CVD膜の形成は、通常のCVD法によって行わ
れる。
First, a predetermined element bone M6N region, a source,
After forming drain, gate electrodes, etc., and forming predetermined wiring electrodes, etc., a 5iQ2CVI) film is formed as an interlayer insulating film (SiOzCVI) film formation step Ql). This S
Formation of the iO*CVD film is performed by a normal CVD method.

続いて、前述したように、水素の半導体素子への影響を
遮断するためのシリコン窒化膜(Si3N4)が形成さ
れる(シリコン窒化膜形成工程Q2)。このシリコン窒
化膜は、例えば減圧CVD法により所定のガスを反応さ
せて形成される。
Subsequently, as described above, a silicon nitride film (Si3N4) is formed to block the influence of hydrogen on the semiconductor element (silicon nitride film forming step Q2). This silicon nitride film is formed by reacting a predetermined gas with, for example, a low pressure CVD method.

次に、リフローさセる膜としてPSG膜が被着形成され
る(PSG膜形成玉程Q3)。そして、所定の温度で熱
処理されて該PSG膜がリフローされる(リフロ一工程
Q4)。
Next, a PSG film is deposited as a reflow film (PSG film formation stage Q3). Then, the PSG film is reflowed by heat treatment at a predetermined temperature (reflow step Q4).

さらに、前述したように、不純物や水分の透過等を阻止
するオーバーコート膜として、プラズマナイトライド膜
が被着される(プラズマナイトライド輪形成工程Q5)
。尚、プラズマナイトライド輪形成工程Q5の前には、
配線層の形成等の工程があるが、説明を省略する。
Furthermore, as described above, a plasma nitride film is deposited as an overcoat film to prevent the permeation of impurities and moisture (plasma nitride ring forming step Q5).
. In addition, before the plasma nitride ring forming step Q5,
Although there are steps such as forming a wiring layer, their explanation will be omitted.

以上の工程01〜Q5を経て、半導体装置は製造されて
いる。
A semiconductor device is manufactured through the above steps 01 to Q5.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

シリコン窒化膜は、水素を含むプラズマナイトライド膜
からの影響を遮断するために形成されているが、熱処理
によりマイクロクラックが発生ずるという問題が生して
いる。
The silicon nitride film is formed to block the influence of the plasma nitride film containing hydrogen, but it has the problem of microcracks occurring due to heat treatment.

即ち、第4図に示すように、従来の半導体装置の製造方
法によって製造される半導体装置は、たとえば、下から
順に素子の形成される領域である素子形成層20、CV
D法によって形成される5i02CVD膜21、シリコ
ン窒化膜22、リフロー膜であるPSG膜23、オーバ
ーコート膜であるプラズマナイトライド膜24と積層さ
れた構造になる。
That is, as shown in FIG. 4, a semiconductor device manufactured by the conventional semiconductor device manufacturing method includes, for example, an element formation layer 20, which is a region where elements are formed, in order from the bottom, CV
It has a laminated structure including a 5i02CVD film 21 formed by the D method, a silicon nitride film 22, a PSG film 23 which is a reflow film, and a plasma nitride film 24 which is an overcoat film.

ここで、シリコン窒化膜22は、前述したまうにプラズ
マナイトライド膜24からの水素等の不純物25の侵入
を阻止するために設けられている。
Here, the silicon nitride film 22 is provided to prevent impurities 25 such as hydrogen from entering from the plasma nitride film 24 as described above.

また、プロセスの低温化の要求からPSG膜23に代わ
りAs5G膜をリフロー膜に用いる場合があるが、この
場合に該As5G膜でマイナスの電荷の発生等が生ずる
ことがあり、このような悪影響を防止するためにも、上
記5i02CVD膜21とリフロー膜の間にシリコン窒
化膜22を形成することが、半導体装置の安定化のため
必要とされている。
Furthermore, due to the demand for lower process temperatures, an As5G film is sometimes used in the reflow film instead of the PSG film 23, but in this case, negative charges may be generated in the As5G film, and such adverse effects may occur. In order to prevent this, it is necessary to form a silicon nitride film 22 between the 5i02CVD film 21 and the reflow film to stabilize the semiconductor device.

しかしながら、リフローやシンタリング等の熱処理を施
した際に、シリコン窒化膜22には、下地である5i0
2CVD膜21の約10%程度の体積の収縮によって歪
が生じてクラックが発生ずる。このクラック発生の原因
である5iO2CVD膜21の熱収縮は、5i02CV
D膜21すなわち酸化シリコン膜がCVD法により形成
されているため、該CVD膜自体に緻密性が欠けている
ために生ずると考えられている。
However, when heat treatment such as reflow or sintering is performed, the silicon nitride film 22 has a 5i0
The shrinkage of the volume of the 2CVD film 21 by about 10% causes distortion and cracks. The thermal contraction of the 5iO2CVD film 21, which is the cause of this crack, is 5i02CV
It is thought that this occurs because the D film 21, that is, the silicon oxide film, is formed by the CVD method, and therefore the CVD film itself lacks density.

これに対して、シリコン窒化膜22の膜厚を厚くするこ
とば問題解決とならない。すなわち、シリコン窒化膜2
2の膜厚を大きくした場合(例えば2000Å以上の膜
厚で被着した場合など)には、自己の応力で歪を生して
クラックが発生ずることがあり、形成するシリコン窒化
膜22の膜厚には限界があるからである。
On the other hand, increasing the thickness of the silicon nitride film 22 does not solve the problem. That is, silicon nitride film 2
If the thickness of the silicon nitride film 22 is increased (for example, if the film is deposited with a thickness of 2000 Å or more), the silicon nitride film 22 to be formed may become distorted due to its own stress and cracks may occur. This is because there is a limit to the thickness.

そこで、本発明は上述の問題点に鑑み、リフローやシン
タリング等の熱処理の場合にも、クラックの発生のない
半導体装置を製造することのできる半導体装置の製造方
法を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide a method for manufacturing a semiconductor device that can manufacture a semiconductor device that does not generate cracks even when subjected to heat treatment such as reflow or sintering. .

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、半導体基板上にCVD膜を形成する工程と、
該CVD膜を熱処理する工程と、該CVD膜上にシリコ
ン窒化膜を形成し、該シリコン窒化膜上部に水素を含有
する膜を形成する工程とからなる半導体装置の製造方法
により前述の問題点を解決する。
The present invention includes a step of forming a CVD film on a semiconductor substrate;
The above-mentioned problems can be solved by a semiconductor device manufacturing method comprising the steps of heat-treating the CVD film, forming a silicon nitride film on the CVD film, and forming a film containing hydrogen on top of the silicon nitride film. solve.

〔作用〕 半導体w根土にCV D膜を形成した後、シリコン窒化
膜の被着形成前に、該CV I)膜に熱処理を施す。こ
の熱処理によりCVD膜は収縮し、後の工程で行わねる
熱処理においでは、該c v +〕Ifりの熱収1Mが
1r11えられる。このように一度熱収縮したcvn膜
の上にシリコン窒化膜、水素を含イjする膜等を形成す
るため、特にシリコン窒化膜に、クラックが発74する
ような弊害を抑えることができる。
[Operation] After the CV D film is formed on the semiconductor substrate, the CV I) film is subjected to heat treatment before the silicon nitride film is deposited. This heat treatment causes the CVD film to shrink, and in the heat treatment that cannot be carried out in a later step, a heat loss of 1M relative to the c v +]If can be obtained by 1r11. Since a silicon nitride film, a hydrogen-containing film, or the like is formed on the CVN film that has been once thermally shrunk in this manner, it is possible to suppress problems such as cracks occurring, especially in the silicon nitride film.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.

本実施例の半導体装置の製造方法は、第1図に示すよう
な工程順により、シリコン窒化膜におけるクランクの発
生を防止して、優良な半導体装置を製造する方法に関す
る。
The method of manufacturing a semiconductor device of this embodiment relates to a method of manufacturing a high-quality semiconductor device by preventing the occurrence of cranks in a silicon nitride film through the process order shown in FIG.

先ず、半導体装置を製造工程において、半導体基板」二
の所定の領域に、素子分^Il領域、ソース領域、トレ
イン領域、ノフ”−ト酸化膜、ケー1電槻等の諸領域を
形成した後は、第1図に示すように、これらの諸領域を
被覆する層間膜である3i02CV l)膜を被着する
5i02CVD欣形成玉稈P1となる。
First, in the process of manufacturing a semiconductor device, various regions such as an element region, a source region, a train region, a notch oxide film, and a cable are formed in predetermined regions of a semiconductor substrate. As shown in FIG. 1, a 5i02CVD ridge-forming culm P1 is formed by depositing a 3i02CV l) film, which is an interlayer film covering these various regions.

こごで5iO2CVD膜は、例えば通常のC■I〕法を
用いて反応ガスからの5i02の堆積によって形成され
、こノ工程1)1テ(7)S i 02 CVD膜の膜
質は、緻密性を欠いており熱処理によって熱収縮を生ず
るような膜質になっている。
The 5iO2 CVD film is formed by depositing 5i02 from a reaction gas using, for example, the usual CI] method. The film quality is such that it shrinks due to heat treatment.

5iOzCVD膜を被着する5i02CVI)膜形成工
程P Iの次は、゛7二−ルエ程P2とな−、ている。
The next step after the 5i02CVD film forming step PI is the 72-rue step P2.

このアニール工程P2は、水素等の阻止膜として用いら
れるシリコン窒化膜の被着形成前に行われ、上記5i0
2CVD膜をアニールして、該5iO2CVD膜に収縮
を起こさセるものである。アニールの条件は、通常のア
ニールの条(4で良く、例えば800℃1メ土、10〜
20分間で行うことができる。
This annealing step P2 is performed before the deposition of a silicon nitride film used as a blocking film for hydrogen, etc.
The 2CVD film is annealed to cause the 5iO2CVD film to shrink. The annealing conditions are the usual annealing conditions (4 is sufficient, for example, 800°C 1 meter, 10~
It can be done in 20 minutes.

このようなアニール工程1) 2の次は、水素+111
1膜として用いられ、更にリフロー膜としてAs5G膜
(次工程で被着)を用いた場合はマイナスの電荷等の影
響を遮断するようなシリコン窒化膜(Si3N4)形成
工程P3となっている。ソリ:Iン窒化膜は、例えば減
圧cvn法を用いて反応ガスからの堆積により被着形成
される。このときの下地である5i02CVD膜は、上
記アニール工程P2でアニールされ熱収縮しているので
、1−記シリニ1ン窒化膜に後の」程で行われるような
熱処理を施しても、シリコン窒化膜にクラックの発生等
の弊害は生じない。
Following such an annealing process 1) 2, hydrogen +111
In the case where an As5G film (deposited in the next step) is used as a reflow film, the silicon nitride film (Si3N4) is formed in step P3 to block the influence of negative charges. The warp:I nitride film is formed by deposition from a reactive gas using, for example, a low pressure CVN method. The underlying 5i02CVD film at this time has been annealed and thermally shrunk in the annealing step P2, so even if the silicon nitride film is subjected to the heat treatment that will be carried out in the subsequent steps, the silicon nitride No harmful effects such as cracks on the film occur.

シリコン窒化膜形成工程P3の次は、A s S G膜
形成工程P4になっている。As3Q膜は、リフローを
行うために形成され、As5Gを用いた場合は、PSG
に比べて比較的低温で処理することができ、半導体装置
の微細化を図ることができる。
The next step after the silicon nitride film forming step P3 is the As S G film forming step P4. The As3Q film is formed for reflow, and when As5G is used, PSG
It can be processed at a relatively low temperature compared to the previous method, and it is possible to miniaturize semiconductor devices.

続いて、」−記A s S G膜形成工程P4で形成し
たAs5GIQをリフローして、該A s S G膜の
平■す化を図る。このリフロー王稈P5の際C1二は、
半導体装置を形成する基板全体が加熱され、従来は、前
述したように5iO2CVD膜が収縮してシリコン窒化
膜にクラックが発生ずるという弊害があったが、本実施
例の場合にはS i 02 CV l−3膜がアニール
されているため、シリコン窒化膜にりf’>ツクは発4
1ニジない。
Subsequently, the As5GIQ formed in the As S G film forming step P4 is reflowed to planarize the As S G film. During this reflow king culm P5, C12 is
The entire substrate on which the semiconductor device is formed is heated, and conventionally, as mentioned above, the 5iO2CVD film shrinks and cracks occur in the silicon nitride film, which is a disadvantage. Since the l-3 film is annealed, f'> tsuk occurs in the silicon nitride film.
There's not a single difference.

そして、このリフロ一工程1〉5の後、オーバーコート
膜として、水素を含有する膜としてプラズマナイトライ
1膜を形成する(プラズマナイトライド形成工程1) 
6 )。このプラズマナイトうイ]膜は、膜中に多鼠の
水素を含有しているが、本実施例の半導体装置の製造方
法によって、シリコン窒化膜はクランク発生が防止され
、このクラックのない膜によって水素等の不純物の侵入
阻止力が高まるため、下部の半導体素子は安定して作動
することができる。
After this reflow step 1>5, a plasma nitride 1 film is formed as a hydrogen-containing film as an overcoat film (plasma nitride formation step 1).
6). Although this plasma night film contains a large amount of hydrogen, the silicon nitride film is prevented from cracking by the manufacturing method of the semiconductor device of this example, and this crack-free film prevents cracks from occurring in the silicon nitride film. Since the ability to prevent impurities such as hydrogen from entering is increased, the semiconductor element below can operate stably.

以J二のような工程により本実施例の半導体装置の製造
方法は実現可能であり、工程的にも従来の工程にアニー
ル工程P2を付加するのみで、十分にクラック発生を防
止することができるものである。
The manufacturing method of the semiconductor device of this example can be realized through the steps described in J2 below, and crack generation can be sufficiently prevented by simply adding the annealing step P2 to the conventional process. It is something.

ここで本実施例を一層明確なものとするため、本実施例
を半導体装置とし2てS RA Mに用いた例を第2図
を参照しながら説明する。
In order to make this embodiment more clear, an example in which this embodiment is used as a semiconductor device 2 for SRAM will be described with reference to FIG.

本実施例を応用して好適なS RA Mは、例えば第2
図に示すような構造をとることができる。ずなわら、゛
1−専体基扱としてシリコン等の材料の基(1y1の所
定の領域に、素r分離領域4、ソース領域2、トi/イ
ン領域3、ゲート酸化膜6、ゲート電極5等か形成され
、史に層間絶縁膜7が被覆さねている。この層間絶縁膜
7の上の所定の部分には、ポリシリコン等の4A ll
で形成される高抵抗体8がパターン形成されている。そ
して8、二の高紙1iC体8および層間絶縁膜7を被覆
するように5i()、CVI)膜9が被着形成され、該
5i02CVI)膜を覆うようにシリコン窒化膜10が
被着形成さねている。ごのシリコン窒化膜IOは、5i
O2CVD膜9の被着形成後、アニールI程(上記工程
1)2)を経て形成されるため、例えばリフlコ−やノ
ンタリングに際しても、クランクの発L1等の弊害がな
く有効に不純物等の悪影響を抑制゛4るごとができる。
SRAM suitable for applying this embodiment is, for example, the second
The structure shown in the figure can be adopted. However, as a ``1-dedicated basis'', a material base such as silicon (1y1) is provided with an element r isolation region 4, a source region 2, an in/in region 3, a gate oxide film 6, and a gate electrode. 5 or the like is formed, and is covered with an interlayer insulating film 7.A 4A film such as polysilicon is formed on a predetermined portion on this interlayer insulating film 7.
A high-resistance element 8 formed of is patterned. 8. A 5i(), CVI) film 9 is deposited to cover the second high paper 1iC body 8 and the interlayer insulating film 7, and a silicon nitride film 10 is deposited to cover the 5i02CVI) film. I'm nestling. The silicon nitride film IO is 5i
After the O2CVD film 9 is deposited, it is formed through the annealing step (steps 1 and 2) described above. Therefore, even during reflow coating or non-talling, there is no problem such as crank emission L1, and impurities are effectively removed. It is possible to suppress negative effects.

上記シリコン窒化膜100)−1一部には、リフ11−
膜として低温でリフロー可能なA S S G膜11が
所定の膜厚で形成されている。イして、A s S (
’;膜IIの全面に(J、プラズマナイ1うイI膜12
が被着形成されている。
A part of the silicon nitride film 100)-1 has a rift 11-
An ASSG film 11 that can be reflowed at a low temperature is formed to have a predetermined thickness. Then, A s S (
'; On the entire surface of the membrane II (J, plasma 1
is formed by adhesion.

このような構造のSRAMは、シリ′:1ン窒化膜10
の形成の前にアニール処理を施さない場合には、5i0
2CVDl模9の収♀宿によりクリックが発生ずるとい
う弊害かあり、しかもリフロー膜にA s S G膜I
Iを用いているためプラズマづイトライト膜12からの
不純物の侵入によりマイナスのチャージも発生するとい
う問題がある。し2かし7、本実施例の半導体装置の製
造方法を適用して、シリコン窒化膜IOの形成前に、s
+o2cvnllぐ9をアニールし、膜の体積を収縮さ
一層てからシリコン窒化膜lOを形成するため、リフ1
′J−等の熱処理の際にもクランクの発生はなく、プラ
スマナイトライ[膜12からの水素等の不純物の侵入や
マイナスのチャージ発生といった弊害は防止されること
になる。そして、このように不純物の侵入等が有効に抑
制されるため、例えば−に記高tI(抗体8等の部分は
、安定に作動することができ、また゛I″、A!j体素
子も信軌性の高いデバイスとなる。
An SRAM with such a structure uses a silicon nitride film 10
If no annealing treatment is performed before the formation of 5i0
There is a problem that clicks occur due to the absorption of 2CVDl model 9, and moreover, the reflow film is
Since I is used, there is a problem in that negative charges are also generated due to the intrusion of impurities from the plasma nitrite film 12. However, by applying the semiconductor device manufacturing method of this embodiment, s is applied before forming the silicon nitride film IO.
+o2cvnllg9 is annealed to shrink the film volume, and then a silicon nitride film lO is formed.
No cranking occurs during heat treatment such as 'J-', and harmful effects such as the intrusion of impurities such as hydrogen from the plasma nitride film 12 and the generation of negative charges are prevented. Since the intrusion of impurities is effectively suppressed in this way, for example, the parts such as the antibody 8 can operate stably, and the ``I'' and A!j body elements can also be reliable. It becomes a device with high trajectory.

尚、本発明の半導体装置の製造方法は、」−述したS 
RAMに限定されず、水素を含有する膜を層間あるいは
オーバーコート膜として用いる半導体装置に全て適応す
ることができ、クラックの発生がなく、不純物の侵入阻
止力の優れた半導体装置を提供することができる。
Incidentally, the method for manufacturing a semiconductor device of the present invention is as follows.
The present invention is not limited to RAM, but can be applied to all semiconductor devices that use a hydrogen-containing film as an interlayer or overcoat film, and can provide a semiconductor device that does not generate cracks and has an excellent ability to prevent impurity penetration. can.

また、水素を含有する膜は、プラズマナイトライドに限
定されず、他の水素を含有するような膜でもよく、更に
、」1記As5G膜は、これに限定されず他のりフロー
可能なT3PSG、、BSG、5bSG、PSG等でも
よい。
Further, the hydrogen-containing film is not limited to plasma nitride, and may be any other hydrogen-containing film. , BSG, 5bSG, PSG, etc. may be used.

また、水素を含有する膜は、オーバーコート膜として用
いられるものに限定されず、層間に水素を含有する膜を
形成しても良く、この場合にもシリコン窒化膜の形成前
にアニール処理を施すごとによって本発明の所定の効果
をあげることができる。
Furthermore, the hydrogen-containing film is not limited to that used as an overcoat film, and a hydrogen-containing film may be formed between layers, and in this case as well, annealing treatment is performed before forming the silicon nitride film. The predetermined effects of the present invention can be achieved depending on the conditions.

〔発明の効果〕〔Effect of the invention〕

本発明の半導体装置の製造フッ法は、ソリコン窒化膜の
形成111にCVD膜を熱処理するため、シリコン窒化
膜でのクラック発生等の弊害を除去することができ、信
頼性の高く安定した動作をする半導体装置を製造するこ
とができる。また、丁程上は、アニール工程を付加する
のみで十分であり、既存の1−程を利用して優れた半導
体装置を製造することができる。
In the semiconductor device manufacturing method of the present invention, since the CVD film is heat-treated during the formation 111 of the silicon nitride film, it is possible to eliminate problems such as cracks in the silicon nitride film, and to ensure highly reliable and stable operation. It is possible to manufacture a semiconductor device. Further, it is sufficient to add an annealing step, and an excellent semiconductor device can be manufactured using the existing step 1.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の半導体装置の製造方法に係る工程図で
あり、第2図は本発明の半導体gWの製造方法を用いて
製造するに好適な半導体装置の一例を示す概略断面図で
あり、第3図は従来の半導体画用の製造方法の工程の−
・例を示す工程図であり、第41x1は半導体装置の構
造の−・例を示す模式%式% 1)2・・・アニール王程 ))3・・・シリコン窒化膜形成り程 P6・・・ブラスマナイI−ライト形成]稈1・・・基
板 9 ・・・S i 02 CVD膜(CVD膜)10・
・・シリコン窒化膜 ll・・・As5G膜 12・・・プラズマナイ1−ライド膜 特 8リ 出 願 人  ソニー株式会11代理人  
 弁理士     小池 見回         田村
榮− 牟肩覧q  の 年117本≠EδV−の 11−−V
三去、  OJ荘し]第1図 T傅#杖!の一例 #E2図
FIG. 1 is a process diagram relating to the method of manufacturing a semiconductor device of the present invention, and FIG. 2 is a schematic cross-sectional view showing an example of a semiconductor device suitable for manufacturing using the method of manufacturing a semiconductor gW of the present invention. , Figure 3 shows the steps of the conventional manufacturing method for semiconductor pictures.
・It is a process diagram showing an example, and No. 41x1 is a schematic diagram showing an example of the structure of a semiconductor device. 1) 2... Annealing process)) 3... Silicon nitride film formation process P6...・Brasmanai I-light formation] Culm 1...Substrate 9...S i 02 CVD film (CVD film) 10.
...Silicon nitride film 11...As5G film 12...Plasma nitride film 12 Applicant: Sony Corporation 11 Agent
Patent attorney Koike Miumi Tamura Sakae - Musashiranq's 117 books in the year≠EδV-'s 11--V
Sankari, OJ Soshi] Figure 1 T Fu # Cane! An example #E2 figure

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上にCVD膜を形成する工程と、該CVD膜
を熱処理する工程と、該CVD膜上にシリコン窒化膜を
形成する工程と、シリコン窒化膜上部に水素を含有する
膜を形成する工程とからなる半導体装置の製造方法。
A step of forming a CVD film on a semiconductor substrate, a step of heat-treating the CVD film, a step of forming a silicon nitride film on the CVD film, and a step of forming a film containing hydrogen on the silicon nitride film. A method for manufacturing a semiconductor device comprising:
JP18698385A 1985-08-26 1985-08-26 Manufacture of semiconductor device Pending JPS6247135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18698385A JPS6247135A (en) 1985-08-26 1985-08-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18698385A JPS6247135A (en) 1985-08-26 1985-08-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6247135A true JPS6247135A (en) 1987-02-28

Family

ID=16198145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18698385A Pending JPS6247135A (en) 1985-08-26 1985-08-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6247135A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116424A (en) * 1988-10-27 1990-05-01 Sodick Co Ltd Automatic inserting method for wire electrode
US4999473A (en) * 1987-11-26 1991-03-12 Fanuc Ltd Automatic wire threading method
US5036174A (en) * 1989-04-28 1991-07-30 Mitsubishi Denki Kabushiki Kaisha Wire electrode supplying apparatus for wire electric discharge machine
US5057663A (en) * 1988-10-07 1991-10-15 Fanuc Ltd. Automatic wire extension method
JPH04196222A (en) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp Semiconductor device
US5424253A (en) * 1992-03-09 1995-06-13 Oki Electric Industry Co., Ltd. Method for manufacturing an inter-layer insulating film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999473A (en) * 1987-11-26 1991-03-12 Fanuc Ltd Automatic wire threading method
US5057663A (en) * 1988-10-07 1991-10-15 Fanuc Ltd. Automatic wire extension method
JPH02116424A (en) * 1988-10-27 1990-05-01 Sodick Co Ltd Automatic inserting method for wire electrode
US5036174A (en) * 1989-04-28 1991-07-30 Mitsubishi Denki Kabushiki Kaisha Wire electrode supplying apparatus for wire electric discharge machine
JPH04196222A (en) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp Semiconductor device
US5424253A (en) * 1992-03-09 1995-06-13 Oki Electric Industry Co., Ltd. Method for manufacturing an inter-layer insulating film

Similar Documents

Publication Publication Date Title
JPH05243223A (en) Manufacture of integrated circuit
JPH1092810A (en) Semiconductor device
JP3054637B2 (en) Integrated circuit passivation method
JPH0328178A (en) Junctioning ceramic parts and junctioned ceramic structure
JPS6247135A (en) Manufacture of semiconductor device
JPH03179778A (en) Insulating board for forming thin film semiconductor
JPS6384122A (en) Semiconductor device
JP2003297824A (en) Semiconductor device having stress-reducing layer and method of manufacturing the same
JPH02105556A (en) Semiconductor device
JPS62193265A (en) Manufacture of semiconductor device
JPS62287645A (en) Semiconductor integrated circuit
JPS58135645A (en) Manufacture of semiconductor device
JPH0419707B2 (en)
JPH07245342A (en) Semiconductor device and its manufacture
JPS63174348A (en) Semiconductor device of laminated structure
JP3390890B2 (en) Method for manufacturing semiconductor device
JPS6218055Y2 (en)
JP3244336B2 (en) Ferroelectric element
JPS62154643A (en) Manufacture of semiconductor device
JPS646543B2 (en)
JP2501209B2 (en) Glass substrate and manufacturing method thereof
JPS6132441A (en) Formation of dielectric isolating region
JPS6028247A (en) Semiconductor device
JPH0324784B2 (en)
JPS6337638A (en) Manufacture of semiconductor device