JPS6247012B2 - - Google Patents

Info

Publication number
JPS6247012B2
JPS6247012B2 JP55128082A JP12808280A JPS6247012B2 JP S6247012 B2 JPS6247012 B2 JP S6247012B2 JP 55128082 A JP55128082 A JP 55128082A JP 12808280 A JP12808280 A JP 12808280A JP S6247012 B2 JPS6247012 B2 JP S6247012B2
Authority
JP
Japan
Prior art keywords
step size
bits
bit
value
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55128082A
Other languages
English (en)
Other versions
JPS5687951A (en
Inventor
Jooji Kuroozu Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5687951A publication Critical patent/JPS5687951A/ja
Publication of JPS6247012B2 publication Critical patent/JPS6247012B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/02Delta modulation, i.e. one-bit differential modulation
    • H03M3/022Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】
本発明は音声のデイジタル伝送方式に関するも
のであり、特に圧伸器(コンパンダ)を用いてデ
ルタ変調を行なうデイジタル伝送方式に関するも
のである。 周知の如く、圧伸機能を有するデルタ変調器
は、話し言葉乃至は音声のようなアナログ信号を
例えば32Kb/s(キロビツト/秒)のビツト・
レートで効率よく経済的に量子化することができ
る。アナログ−デイジタル変換を行なつてデータ
を伝送する伝送方式、特に通信衛星による音声通
信のような誤りの生じ易い状況下における伝送方
式では、デルタ変調が有力である。アナログ伝送
機能をデイジタル化すれば、変調器、復調器及び
多数の入出力ポートの間に設けられた様々のバー
ドウエア機構を時分割的に使用できるので、デル
タ変調の有用性が増す。 しかしながら、衛星通信においてはビツト誤り
率が問題になる。伝送データのビツト誤りは、圧
伸器のトラツキングに重大な誤りを引起こす。従
来は、圧伸アルゴリズムに非直線性をもたせるこ
とによつてこの問題を解決していたが、これでは
圧伸の正確さが損われ、圧伸レンジも狭くなり、
更にコスト高になる。 従つて本発明の目的は、圧伸のレンジ及び正確
さを低いところで妥協させることなく所望の特性
が発揮されるデルタ変調圧伸器を用いて、最適の
データ伝送を行なわせることにある。 本発明においては、音声信号その他のアナログ
信号の波形を動的に追跡するために、変調器及び
変調器の利得を調整し得る圧伸器が使用される。
一般に、このような圧伸器は良く知られており、
次のように動作する。 現在使用されている大部分の圧伸器は、一般に
「ステツプ・サイズ」と呼ばれている圧伸値を計
算するために、ビツト流を分析して、現在のステ
ツプ・サイズを大きくするか小さくするかを判別
している。ビツト流を分析すれば、スロープ・オ
ーバーロード(勾配過負荷)と呼ばれる現象が生
じているか否かがわかる。スロープ・オーバーロ
ードは、ステツプ・サイズが小さ過ぎて、変調器
が入力信号を追跡し得なくなつたときに生じる。
出力ビツト流に“1”又は“0”が連続して現わ
れたときには、一応スロープ・オーバーロードが
生じていると考えられる。従つて、同じビツトの
ランが長過ぎるとき又はこのようなランが頻繁に
生じているときには、圧伸器はステツプ・サイズ
を大きくしなければならない。これに対し出力ビ
ツト流に同じビツトのランが殆んど現われなくな
れば、ステツプ・サイズを小さくする必要があ
る。というのは、ステツプ・サイズが大き過ぎる
と、雑音成分も大きくなるからである。 或る特殊な信号、例えば正弦波又は周期的な音
声信号、モデム信号等のように数ミリ秒程度のほ
ぼ一定の周期を有する信号については、最適のス
テツプ・サイズが存在する。最適のステツプ・サ
イズは、スロープ・オーバーロード状態が生じる
限界付近に存在し、信号の周波数や積分器または
フイルタに使用されているフイードバツクによつ
て大きな影響を受ける。 適切なステツプ・サイズを決めるための手段と
しては、最後のNビツトが同じであるか否かを監
視するものが一般に使用されている。しかしなが
ら、コンピユータによるシミユレーシヨンや実験
室でのテストの結果、予想に反して、最適のステ
ツプ・サイズが得られたときには同じビツトがN
個続く頻度は一貫しており且つこれは信号のスペ
クトルや振幅又は積分器に使用されているフイー
ドバツクとは無関係であることがわかつた。最後
のNビツトが同じになる頻度は、スロープ・オー
バーロード状態又は少なくとも信号の半周期時間
がこれらのNビツトの発生及び送信に要する時間
に近づくまで維持される最適のステツプ・サイズ
を正確に識別し得る。従つて長いランレングスを
測定してスロープ・オーバーロード状態を調べる
のは余り得策ではなく、電話等の音声信号を例え
ば32KHzの標本化率で標本化して4個または5
個の同じビツトのランを監視していると望ましく
ない結果が生じることがある。 前述のように、N個の同じビツトのランを検出
するという技術思想自体は新しいものではない。
初期の圧伸器においては、出力ビツト流を直接監
視することによつてこのようなランが検出されて
いた。Nの値としては一般に3又は4が採用され
ていた。N=2でもよいが、現在ではN=4が普
通である。 ステツプ・サイズが最適の場合には、最後の3
ビツトが同じである状態の生起回数とこれらが異
なつている状態の生起回数との比が1対3になる
ことがわかつた。最後の2ビツトだけをみれば、
この比はほぼ2倍になり、4ビツトの場合には、
好ましい1対3の比よりもかなり小さくなる。 最後のNビツトが同じか否かを検出した後は、
次のような簡単な操作が最も広く行なわれてい
た。もし最後のNビツトが同じであればステツ
プ・サイズは増分され、異なつていれば減分され
る。しかしながら、ステツプ・サイズをどの程度
増分又は減分するかという問題が常についてまわ
る。 まず、ステツプ・サイズ自体の値に対し信号レ
ベルの変化が小さければ、圧伸はスムーズに行な
われ、ステツプ・サイズは安定な信号に対する最
適の値に維持される。2番目に、N個のビツトが
同じである状態の生起回数とこれらが異なつてい
る状態の生起回数との比は、ステツプ・サイズの
減分量対増分量の比に等しい(即ち、増分回数と
増分量の積は減分回数と減分量の積に等しくなけ
ればならない。云い換えれば、ステツプ・サイズ
はこれらを等しくするように変化される。)この
増減分比を用いれば、圧伸機能の正確さを直接調
べることができる。3番目に広く且つ正確な圧伸
レンジを得るためには、増減分比は信号レベルと
無関係でなければならない。4番目に、信号レベ
ルと無関係な過渡応答を得るためには、増分量及
び減分量はステツプ・サイズの値に対し一定の比
率を有するものでなければならない。5番目に、
誤り回復の点からは、N個の同じビツトの生起頻
度がステツプ・サイズに応じて変化するように
し、変調器で使用された絶対ステツプ・サイズを
或る期間にわたつて伝える必要がある。勿論その
ためには、増減分比が一定ではなく、信号レベル
に無関係でないことが要求される。6番目に、音
声信号に対する最適の動的応答を得るためには、
ステツプ・サイズの増減分は、適切なアタツク時
間(attack time)及び降下時間(decay time)
を与えるように選ばれねばならない。 これらの要求事項を少し詳しく検討してみる
と、競合する事項が幾つかあることがわかる。一
般に、6番目の事項は、重要な伴断基準として採
用される。既知の如く、音声及び音声スペクトル
用モデムについてのアタツク時間乃至は立上り時
間は、降下時間よりも短くなければならない。こ
れは一般に次の事柄に起因している。ステツプ・
サイズが小さ過ぎてスロープ・オーバーロードが
生じると、信号対雑音(S/N)比は急速に減少
する。実際の音声のアタツク時間は降下時間より
も短く、多くの場合、その比として1対3がモデ
ムで採用されている。アタツク時間自体は、過度
のスロープ・オーバーロード状態を回避するに十
分なものでなければならない。例えば、アタツク
から最大ステツプ・サイズまでの時間を5ミリ秒
とすると、これは電話システムのタツチ・トーン
に関しては満足のいくものであり、また実際の音
声に対しても十分過ぎる程である。 5番目の事項と3番目及び4番目の事項とは競
合関係にあるが、もし圧伸器を最適化して伝送誤
りを処理し得るようにすることができなければ、
伝送誤りの結果として圧伸器自体に誤りが生じ
る。例えば、変調器から送信されたものとは異な
つたビツト・パターン(誤りが生じている)が復
調器の圧伸器に受信されると、そこで使用される
ステツプ・サイズは、変調器で使用されたステツ
プ・サイズとはかなり異なつたものになり、利得
誤りが生じる。この問題を解決するためには、ビ
ツト・パターン中に一意的な関数即ちステツプ・
サイズ自体の関数を含ませておかねばならない
が、そうすると、圧伸器側では受信データに正確
に対応するステツプ・サイズを得るというようも
むしろステツプ・サイズ自体に関係する誤りを発
生することが要求される。誤り回復に対する要求
を異なつた観点から本発明に当てはめてみると、
N個の同じビツトの生起頻度と異なつたビツトの
生起頻度との比、従つてステツプ・サイズの減分
量対増分量の比は、ステツプ・サイズに応じて変
化しなければならない。これは前述の3番目及び
4番目の要求事項と競合するが、誤りの生じ易い
状況下においてステツプ・サイズを正確に再現す
るためにはどうしても必要である。 以下、図面を参照しながら、本発明について詳
細に説明する。 第1図は圧伸機能を有する通常のデルタ変調器
及びデルタ復調器を示したものである。デルタ変
調器においては、入力音声信号の振幅とデイジタ
ル−アナログ変換器として働く積分器の出力信号
の振幅とが比較器で比較され、その結果はラツチ
回路に送られる。このラツチ回路は、32KHzの
標本化クロツクに応答して、もし音声信号の方が
大きければ+1状態にセツトされ、さもなければ
−1状態にセツトされる。ラツチ回路が+1状態
にセツトされると、圧伸器からのステツプ・サイ
ズは正の信号として積分器に印加される。即ち、
量子化レベルが1ステツプ・サイズ分だけ増分さ
れる。ラツチ回路が−1状態のときには、これと
反対に、1ステツプ・サイズ分だけ減分される。
圧伸器はラツチ回路の出力を監視して、同じ状態
がN回続いたことを検出すると、ステツプ・サイ
ズを所定量だけ増分又は減分する。ラツチ回路の
出力は直列形式で伝送媒体の方にも送り出され
る。その場合、ラツチ回路の+1状態及び−1状
態を各々2進1及び2進0に対応させてもよい。 デルタ復調器でも上と同じような操作が行なわ
れ、最終段の積分器から再生された音声信号が出
力される。前述の如く、このようなデルタ変調器
は、図中の比較器及び圧伸器によつてアナログ信
号の波形に動的に追従する。この追従が正確に行
われている場合は、ステツプ・サイズは最適であ
り安定する。すなわち、ステツプ・サイズは、ス
テツプ・サイズの増分回数と増分量の積が減分回
数と減分量の積に等しくなるように常に調整され
る。たとえば、信号に全く追いついていない場合
は、同一ビツトのランが続くからステツプ・サイ
ズは増分され信号に追いつく。逆に、この状態か
ら行きすぎて信号の変化に対してステツプ・サイ
ズが大きすぎるくらいになると、同一ビツトのラ
ンは発生しないので(すなわち、出力ビツト流の
符号は、めまぐるしく変わるから)ステツプ・サ
イズが減分される。このようにして、ステツプ・
サイズの最適化が行われるのである。したがつ
て、この最適化がなされれば、出力ビツト流にお
ける同一ビツトの発生確率も安定する(ステツ
プ・サイズの増分及び減分が適度に行われている
ことを意味する)。 デルタ変調器及びデルタ復調器を構成する種々
の回路のうち、本発明が対象とするのは圧伸器で
ある。圧伸器は、音声信号のような入力アナログ
信号の変動を正確に追跡し得るように、変調器及
び変調器の利得を調整する。これにより、必要な
ビツト・レートを減少させることができる。圧伸
器の出力即ちステツプ・サイズは可変離散値にな
つており、信号波形の追跡中はその極性が変化す
ることはない。圧伸器から出力されたステツプ・
サイズが積分器に印加されるときに正の値をとる
か負の値をとるかは、ラツチ回路の状態によつて
決められる。 従来の圧伸器の一例を第2図に示す。アタツク
時間TA対降下時間TDの比は1対3に設定されて
いるものとする。図示の例では、これらの時間は
各々3ミリ秒及び9ミリ秒である。しかしなが
ら、図示の回路で使用される時定数の性質上、こ
の比は平均値であつて、低レベルではこれよりも
大きくなり、高レベルでは小さくなる。この圧押
器は、誤り回復の点では優れているが、既に述べ
た他の5つの点では問題がある。対数変換器は、
ステツプ・サイズ自体に比例する変化量でステツ
プ・サイズを変化させる。しかしながら、このよ
うな対数変換器では、回路構成が複雑になり、ま
たコスト高でもある。 次の第3図は、本発明に従うデイジタル圧伸器
を示したものである、あとで詳述するように、本
発明では打切り誤差が重要であるが、一応これを
無視すると、第3図の圧伸器は次式で表わされる
ステツプ・サイズΔoをビツト時刻nにおいて出
力する。 Δo=Δo-1+Δo−1/16(Do=Do-1 =Do-2のとき)−Δo−1/64 上式において、Doはビツト時刻nでのデルタ
変調ビツト(例えば第1図のラツチ回路の出力)
を表わしている。打切り効果を無視すると、第3
図の回路は増分量対減分量の比を3対1(3/64
対1/64)に保ち、更にすべてのレベルにおいて
一定の割合で最適のアタツク/降下時間比(1対
3)を与える。使用されるアタツク機能は、約5
ミリ秒の間における54dBの圧伸レンジをカバー
する。この回路は、誤り回復を除く前述の5つの
条件を満足させ得る。 誤り回復においては、上述の打切り効果が問題
になる。既に述べたように、誤り回復の点からす
れば、同じビツトが3つ連続して生じる頻度はス
テツプ・サイズの関数になつているのが望まし
い。第3図のように圧伸機能をデイジタル化した
場合、その分析能力乃至は分解能には限りがあ
る。実際上、使用されるビツト数は15に過ぎず、
正負を表わす極性ビツトは使用されない。最後の
3ビツトDo、Do-1及びDo-2が同じときには、上
式に示したように、現在のステツプ・サイズΔo-
の1/16の値を計算して加算することが必要にな
るが、これは第3図の回路では、ステツプ・サイ
ズΔo-1の2進表示を4ビツトだけ右方向へシフ
トしたものをΔo-1に加算することによつて行な
われる。周知の如く、4ビツトの右シフトは16
(24)での割算に相当するが、シフト・アウトされ
た下位の4ビツトは加算器には入力されず、失な
われてしまう。従つて下位の4ビツトがすべて0
であるという特殊な場合を除き、このような打切
りの結果として、ステツプ・サイズの1/16の値を
正確に得ることができない。上式中のΔo-1/64
の計算についても同じことが云える。この場合
は、Δo-1の2進表示は6ビツト(26=64)だけ
右方向にシフトされ、従つて下位の6ビツトが失
なわれる。16及び64での割算を正確に行なうこと
ができなければ、増分量対減分量の比を3対1に
保てないことは明らかである。ステツプ・サイズ
が大きければ、この比は3対1に近づくが、等し
くなることは殆んどないであろう。ステツプ・サ
イズが小さくなると、下位ビツトの相対的な重み
が増すので、増分量対減分量の比は更に不正確に
なる。 次に第3図の詳細について説明する。レジスタ
1及び2は各々遅延器として働く1ビツトのシフ
ト・レジスタであり、同じ標本化クロツクにより
付勢されて、前に受取つた2つのデルタ変調ビツ
トDo-1及びDo-2を記憶する。従つて任意のビツ
ト時刻乃至は標本化時刻nにおいては、最新のデ
ルタ変調ビツトDoがレジスタ1の入力部に存在
し、1つ前のビツトDo-1がレジスタ1の出力部
(レジスタ2の入力部)に存在し、そして2つ前
のビツトDo-2がレジスタ2の出力部に存在す
る。アンド回路3は、これら3つのビツトがすべ
て“1”のときにのみ“1”を出力する。反転オ
ア(ノア)回路4は、これらのビツトがすべて
“0”のときにのみ“1”を出力する。従つて、
アンド回路3及び反転オア回路4の出力を受取る
オア回路5は、最後の3つのデルタ変調ビツトD
o、Do-1及びDo-2がすべて同じ(1又は0)とき
に“1”を出力し、それ以外は“0”を出力す
る。オア回路5の出力はブロツク8に送られる。 最新のステツプ・サイズは15ビツトのレジスタ
9に保持されている。レジスタ9は、正負を示す
極性ビツトを有していないので、保持されている
ステツプ・サイズの値は絶対値である。第1図の
ところで説明したように、このステツプ・サイズ
は、最新のデルタ変調ビツトDoの極性に応じ
て、正の値又は負の値として積分器に印加され
る。レジスタ9のビツト数は15以外でもよいが、
本実施例では、打切りによる誤差を考慮して圧伸
レンジを最適化するために15ビツトが選ばれた。 3入力加算器として示されているブロツク11
は、ブロツク7及び8並びにレジスタ9からの2
進値を加算して、その結果をブロツク10に送
る。ブロツク10は、標本化時刻の終りにその内
容をそのまま又は修正してレジスタ9に送る。こ
れについてはあとで説明する。 ブロツク7は機能的には、レジスタ9からのス
テツプ・サイズを表わす2進値(15ビツト)に−
1/64を掛けて、その結果を加算器11に送るもの
である。具体的に云うと、ブロツク7はまず負の
符号を与えるために15ビツトの2進値の2の補数
を発生し、次いでこれを6ビツトだけ右方向へシ
フトすると共に空になつた上位の6ビツト位置に
“0”を挿入し、そしてシフト・アウトされた下
位の6ビツトを落として、残りの15ビツトを加算
器11に送る。6ビツトの右シフトは64での割算
に相当し、2の補数に対してこれを行なうと、−
64での割算になる。 同様に、ブロツク6は1/16を掛けるものである
が、実際には、4ビツトの右シフトが実現される
ような簡単な布線論理で構成し得る。ブロツク7
と同じく、空になつた上位4つのビツト位置には
“0”が挿入され、そしてシフト・アウトされた
下位の4ビツトは落とされる。これは16での割算
に相当する。 ブロツク8は、機能的にはブロツク6からの出
力(15ビツト)にオア回路5の出力(1又は0)
を掛けるものであるが、これは単なるアンド回路
で十分である。ブロツク8は、オア回路5の出力
が“1”のときには、ブロツク6からの15ビツト
をそのまま加算器11の方へ通過させ、オア回路
5の出力が“0”のときには、すべて“0”の15
ビツトを加算器11に送る。加算器11への第3
の入力はレジスタ9から送られてくる。かくし
て、加算器11は3つの15ビツト入力を受取つ
て、上式の計算を実行する。3つのデジタル変調
ビツトDo、Do-1及びDo-2が異なつていた場合に
は、Δo-1−Δo-1/64が出力され、すべて同じビ
ツトの場合には、ブロツク6からのΔo-1/16が
これに加算されて出力される。ただし、16及び64
での割算には前述の打切り誤差が入つていること
が多い。 ブロツク10は特殊な場合を除いて、加算器1
1の出力値を新しいステツプ・サイズΔoとして
そのままレジスタ9に送る。特殊な場合とは、レ
ジスタ9に送られるべきステツプ・サイズがその
最下位ビツトに対応する値の63倍以下になつた場
合のことである。ステツプ・サイズが小さくなり
過ぎると、ブロツク7からの出力ビツトがすべて
“0”になり、その結果としてステツプ・サイズ
の増分又は減分が行なわれないような事態が生じ
得る。ブロツク10は、このような事態が生じる
のを避けるために、ステツプ・サイズを最下位ビ
ツトの64倍以上に維持する。これは幾つかの方法
で達成され得る。例えば、電源オン・リセツト時
に最下位ビツトの少なくとも64倍の値をレジスタ
9にセツトしてもよく、また加算器11の出力を
監視していて、その値が最下位ビツトの63倍以下
になつたときに、これを強制的に64倍以上にする
ようにしてもよい。 第4図は、前述の打切りが1/16−1/64(=
3/64)対1/64の比に及ぼす効果を示したもの
である。この比の逆数をとれば、最後の3ビツト
が同じである状態の生起頻度を得ることができ
る。グラフの縦軸は、ステツプ・サイズΔの増分
量対減分量の比を示しており、横軸はステツプ・
サイズΔを最下位ビツト(LSB)の64倍の値で割
つた値(Δ/64LSB)を示している。ただし横軸
は対数目盛りになつている。図から明らかなよう
に、ステツプ・サイズΔを表わす2進数の下位の
4ビツト及び6ビツトを無視した結果として、増
減分比の値は離散値になつており、しかもある区
間において一定に保たれる。例えば、Δ/64LSB
が1から1.25の間は増減分比は3であり、1.25か
ら1.5の間は4であり、1.5から1.75の間は5であ
り、そして1.75から2の間は6である。増減分比
が一定に保たれる区間は、最下位ビツトLSBの16
倍の範囲に対応している。また増減分比の値は、
Δ/64LSBが整数(1、2、3………)のところ
で3に戻つている。云い換えれば、増減分比の変
動は64LSBに対応する周期を持つている。この増
減分比の変動は、ステツプ・サイズΔが増加する
につれて小さくなり、増減分比の理想値3に近づ
く、打切りを行なうと、ステツプ・サイズ情報が
若干不明確になるが、圧伸器は、所与のステツ
プ・サイズにおける増減分比の平均値(第4図中
の実線部分)が3つの同じビツトの平均生起頻度
に対応するように、常時ステツプ・サイズを増分
又は減分している。この平均値は、ステツプ・サ
イズの増加につれて漸次理想値に近づくが、ステ
ツプ・サイズのどのレベルにおいても異なつた値
になつている。このような特性を持つた圧伸器
は、実際上どのような妥協もなしに、所望の機能
をすべて達成し得る。また打切りの結果として、
圧伸機能に非直線性が存在するので、受信側で検
出されるステツプ・サイズ情報におけるエラーか
らの回復が迅速に行なわれる。誤りの回復のメカ
ニズムは、以下の通りである。今、ステツプ・サ
イズS1、S2、及びS3(ただし、S1<S2<S3とす
る)を考え、説明の簡単のため、それぞれのステ
ツプ・サイズについての増分量と減分量の比、及
び増分の回数と減分の回数の比(すなわち、3ビ
ツトが同一である確率に対応するもの)が次のよ
うな関係にあると仮定する。
【表】 上記第1表における各ステツプ・サイズについ
ての縦の関係は、ステツプ・サイズが入力信号に
追従し安定した最適の状態にある場合に保たれる
ものである。このような状態は、第1図のところ
で説明したようにデルタ変調器の主として、比較
器と圧伸器によつて制御される。すなわち(増分
量)×(増分回数)が(減分量)×(減分回路)に等
しくなるように出力ビツト流が調整されている。 ここで、伝送路などの障害(たとえば一定期間
にわたるバースト誤り)のため受信側の入力ビツ
ト流が送信側の出力ビツト流と相違することによ
り受信側のステツプ・サイズが送信側のステツ
プ・サイズとくい違つてしまつた場合を想定す
る。 ケース1:送信側のステツプ・サイズがS2で、受
信側がS3となつてしまつた場合(ただし、S2
S3) 障害がなくなつた後、受信側に正しいビツト流
(すなわち、増分回数:減分回数=1:4)が受
け取られるようになつても、なお、受信側のステ
ツプ・サイズは初めはS3である(本来、S2である
べきもの)。 ところが、ステツプ・サイズの増分量と減分量
はそのときのステツプ・サイズの大きさに依存す
るから、この場合、次のような関係となる。
【表】
【表】 この表からわかるように、(増分量)×(増分回
数)<(減分量)×(減分回数)であるから減少する
割合の方が多いためステツプ・サイズS3は減少
し、(増分量)×(増分回数)=(減分量)×(減分回
数)となるまでこれが続く。すなわち、S3はS2
なるまで減少し続ける。このようにして、ステツ
プ・サイズはS3からS2に回復する。 ケース2:送信側のステツプ・サイズがS2で、受
信側がS1となつてしまつた場合(ただし、S1
S2) 障害がなくなつた後、正しいビツト流(すなわ
ち、増分回数:減分回数=1:4)が受け取られ
るようになつても、なお、受信側のステツプ・サ
イズは初めはS1である(本来、S2であるべきも
の)。 ところが、ステツプ・サイズの増分量と減分量
はそのときのステツプ・サイズの大きさに依存す
るから、この場合、次のような関係となる。
【表】 この表からわかるように、(増分量)×(増分回
数)>(減分量)×(減分回数)であるから、増加す
る割合の方が多いためステツプ・サイズS1は増加
し、(増分量)×(増分回数)=(減分量)×(減分回
数)となるまでこれが続く。すなわち、S1はS2
なるまで増加し続ける。このようにして、ステツ
プ・サイズはS1からS2に回復する。 以上の如く、伝送路の障害が発生し、受信側の
ステツプ・サイズが送信側のステツプ・サイズよ
り大きくなつても又は小さくなつても、その後障
害がなくなり正しいビツト流が受け取られるよう
になれば、ステツプ・サイズの増分量と減分量と
の比はステツプ・サイズの大きさに依存している
ため正しいステツプ・サイズになるように自然に
回復するのである。 以上説明したように、本発明のデルタ変復調用
圧伸器は、圧伸器に要求される諸要件、特に、(a)
ビツト流における検出ビツト数ができるだけ少な
いこと、(b)圧伸のダイナミツクレンジが広いこ
と、(c)アタツク時間と降下時間の比が理想値1:
3に近いこと、(d)誤り回復機能を有すること、な
どを最適に満たすことができる。
【図面の簡単な説明】
第1図は圧伸機能を有する通常のデルタ変調器
及びデルタ復調器のブロツク図、第2図は従来の
圧伸器を示す回路図、第3図は本発明に従う圧伸
器の一例を示すブロツク図、第4図は打切り効果
が増分量対減分量の比に及ぼす影響を示すグラフ
である。

Claims (1)

  1. 【特許請求の範囲】 1 可変のステツプ・サイズを最適の値に保つよ
    うにしてアナログ信号をデルタ変調するデルタ変
    調器において、下記の手段を具備することを特微
    とするデルタ変復調用圧伸器。 (a) デルタ変調の出力ビツト流に同じビツトが3
    個連続して生じたか否かを検出する検出手段。 (b) 現在のステツプ・サイズの2進表示値を保持
    する保持手段。 (c) 上記検出手段により同じビツトが3個連続し
    て生じたと検出されたときは、現在のステツ
    プ・サイズのm倍の数値の下位ビツトを所定数
    だけ無視したものを該現在のステツプ・サイズ
    に加算し、上記検出手段により連続する3ビツ
    トのうち1つでも異なるビツトがあると検出さ
    れたときは、現在のステツプ・サイズのn倍
    (但しm≠n)の数値の下位ビツトを所定数だ
    け無視したものを該現在のステツプ・サイズか
    ら減算する計算手段。 (d) 上記計算手段の出力を新しいステツプ・サイ
    ズとして上記保持手段に転送する転送手段。 2 m:n=3:1である特許請求の範囲第1項
    記載の圧伸器。 3 m=3/64及びn=1/64である特許請求の範囲
    第2項記載の圧伸器。 4 m=1/2x−1/2y及びn=1/2yである特
    許請求の範 囲第2項記載の圧伸器。 5 x=4及びy=6である特許請求の範囲第4
    項記載の圧伸器。
JP12808280A 1979-12-17 1980-09-17 Delta modulator and demodulator compander Granted JPS5687951A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/103,891 US4264974A (en) 1979-12-17 1979-12-17 Optimized digital delta modulation compander having truncation effect error recovery

Publications (2)

Publication Number Publication Date
JPS5687951A JPS5687951A (en) 1981-07-17
JPS6247012B2 true JPS6247012B2 (ja) 1987-10-06

Family

ID=22297575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12808280A Granted JPS5687951A (en) 1979-12-17 1980-09-17 Delta modulator and demodulator compander

Country Status (6)

Country Link
US (1) US4264974A (ja)
EP (1) EP0031450B1 (ja)
JP (1) JPS5687951A (ja)
AU (1) AU530585B2 (ja)
CA (1) CA1127309A (ja)
DE (1) DE3066870D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6434296U (ja) * 1987-08-27 1989-03-02
JPH01157456U (ja) * 1988-04-08 1989-10-30
JPH0332309U (ja) * 1989-08-03 1991-03-28

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406010A (en) * 1980-12-30 1983-09-20 Motorola, Inc. Receiver for CVSD modulation with integral filtering
US4532494A (en) * 1981-01-09 1985-07-30 Tokyo Shibaura Denki Kabushiki Kaisha Adaptive delta codec which varies a delta signal in accordance with a characteristic of an input analog signal
JPS57159055A (en) * 1981-03-25 1982-10-01 Toshiba Corp Manufacture of semiconductor device
US4700362A (en) * 1983-10-07 1987-10-13 Dolby Laboratories Licensing Corporation A-D encoder and D-A decoder system
AU572556B2 (en) * 1983-10-07 1988-05-12 Dolby Laboratories Licensing Corporation A/d encoder and decoder
US4612654A (en) * 1984-08-27 1986-09-16 Analog And Digital Systems, Inc. Digital encoding circuitry
JP2002064383A (ja) 2000-08-18 2002-02-28 Yamaha Corp Δς変調器
US6400296B1 (en) 2000-11-21 2002-06-04 Telefonaktiebolaget Lm Ericsson (Publ) Robust continuous variable slope delta demodulation
US7130337B2 (en) 2001-07-02 2006-10-31 Phonex Broadband Corporation Method and system for sample and recreation synchronization for digital transmission of analog modem signal
WO2005015251A1 (en) * 2003-07-15 2005-02-17 Agilent Technologies, Inc. Integrated circuit with bit error test capability
US20070252747A1 (en) * 2006-04-28 2007-11-01 Colin Lyden No-missing-code analog to digital converter system and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547525B2 (ja) * 1973-12-28 1979-04-07
US3922619A (en) * 1974-01-28 1975-11-25 Bell Telephone Labor Inc Compressed differential pulse code modulator
US3922606A (en) * 1974-04-08 1975-11-25 Dicom Systems Adaptive delta modulation information transmission system
US3991269A (en) * 1975-09-18 1976-11-09 Bell Telephone Laboratories, Incorporated Digital coding without additional bits to provide sign information
US4199722A (en) * 1976-06-30 1980-04-22 Israel Paz Tri-state delta modulator
US4123709A (en) * 1977-01-24 1978-10-31 Canadian Patents And Development Limited Adaptive digital delta modulation for voice transmission
US4110705A (en) * 1977-10-17 1978-08-29 International Business Machines Corporation Noise reduction method and apparatus for companded delta modulators
US4208740A (en) * 1978-12-20 1980-06-17 International Business Machines Corporation Adaptive delta modulation system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6434296U (ja) * 1987-08-27 1989-03-02
JPH01157456U (ja) * 1988-04-08 1989-10-30
JPH0332309U (ja) * 1989-08-03 1991-03-28

Also Published As

Publication number Publication date
AU6321380A (en) 1981-06-25
DE3066870D1 (de) 1984-04-12
AU530585B2 (en) 1983-07-21
EP0031450A1 (en) 1981-07-08
US4264974A (en) 1981-04-28
CA1127309A (en) 1982-07-06
EP0031450B1 (en) 1984-03-07
JPS5687951A (en) 1981-07-17

Similar Documents

Publication Publication Date Title
JPS6247012B2 (ja)
US4468790A (en) System for the quantization of signals
CA1089994A (en) Offset compensating circuit
JP4596648B2 (ja) アナログ/デジタル変換の較正方法とシステム
JP3142946B2 (ja) 高次シグマ−デルタ変調器の安定化構成
US5818378A (en) Cable length estimation circuit using data signal edge rate detection and analog to digital conversion
US5006851A (en) Analog-to-digital converting system
US4972189A (en) Correction for DC offset in A/D converters
JP2002519925A (ja) ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置
GB2160040A (en) Method and system for decoding a digital signal using a variable frequency low-pass filter
US5087973A (en) Clamp signal processing apparatus
JP2687842B2 (ja) 信号変換システムおよびデシメーションフィルタ
KR910021043A (ko) 아날로그/디지탈 및 디지탈/아날로그 신호처리기 및 그 처리 방법
GB2088660A (en) Differential pulse code modulation transmission system
US5297164A (en) Digital communications systems
US5298899A (en) PCM encoder and decoder using exkrema
KR19990037311A (ko) 오디오 신호 처리기
US4554671A (en) Delta modulated communication system
JPH0574249B2 (ja)
US5107265A (en) Analog to digital converter
US9473292B2 (en) Device and method for NRZ CDR calibration
GB2063491A (en) System for measuring the attenuation on a transmission path
US5210709A (en) Digital filter for removing dc components
RU2053566C1 (ru) Адаптивный дельта-кодек
Rennals et al. An Adaptive Delta-Modulation System with a Logic Circuit to Control Step Size