JPS6246533A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6246533A
JPS6246533A JP18627585A JP18627585A JPS6246533A JP S6246533 A JPS6246533 A JP S6246533A JP 18627585 A JP18627585 A JP 18627585A JP 18627585 A JP18627585 A JP 18627585A JP S6246533 A JPS6246533 A JP S6246533A
Authority
JP
Japan
Prior art keywords
insulating film
sog
interlayer insulating
substrate
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18627585A
Other languages
English (en)
Other versions
JPH0669037B2 (ja
Inventor
Daitei Shin
申 大▲てい▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18627585A priority Critical patent/JPH0669037B2/ja
Publication of JPS6246533A publication Critical patent/JPS6246533A/ja
Publication of JPH0669037B2 publication Critical patent/JPH0669037B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [$I31要] 本発明は、半導体装置の製造方法であって、層間絶縁膜
材料に、液体絶縁膜(Spin On Glass)を
使用する場合に、この液体絶縁膜を厚く被着するとクラ
ンクが発生するので厚くすることが出来ないので、絶縁
耐圧やカバレッジの形状が劣るのを改善するために、本
発明では基板上に液体絶縁膜液を塗布した後に、スピン
ナ上で基板を回転させながら、層間絶縁膜液を加熱押圧
することにより、容易に厚くてしかもカバレッジの良好
な膜を形成するものである。。
[産業上の利用分野] 本発明は、半導体装置の製造方法に係り、特に液体絶縁
膜液(以下SOGと略称する)を使用した層間絶縁膜の
形成方法に関するものである。
半導体装置の製造工程では、例えば平坦領域に配線を行
ない、その表面に層間絶縁膜を形成するが、層間絶縁膜
の絶縁耐圧とカバレッジの形状を考慮して、成程度の厚
みが必要になる。
それらの層間絶縁膜を形成する方法には、例えばCVD
法により、燐珪酸ガラス(PSG)IQや二酸化シリコ
ン膜を形成する方法が採用されているが、他の方法とし
てSOGを用いて層間絶縁膜を形成することも行われて
いる。
然しなから、従来方法でSOCの層間絶縁膜を形成して
も、厚みを厚くしたり、積極的に厚みを制御することが
無かったために、絶縁耐圧やカバレッジの形状が不十分
であるという不都合があり、その改善が要望されている
[従来の技術] 第2図(a)〜第2図(blは、従来のSOGを塗布す
る方法を示す模式要部断面図である。
第2図(alで、基板1の表面に、配線2.3がなされ
ていて、その表面にSOG液4を用いて層間絶縁膜を形
成するもので、最初に基板の表面にSOG液を全面に被
着し、その厚みを約3000形成度になるようにする。
第2図(′b)は、SOG液が被着された基板をスピン
ナに取りつけ、スピンナの速度を400 Or、p。
mで回転することにより、遠心力によってSOG液が飛
散され、配線の表面上のSOG液の厚みのtlは100
0人程度形成り、一方基板の表面のSOG液の厚みt2
は4000〜5000人程度になる。
こ形成態で、基板を窒素雰囲気の電気炉に装置して、電
気炉の温度を45.0℃にして、約30分間ベーキング
を行うことにより、SOGは固形化して層間絶縁膜5が
形成されることになる。
このような工程で製作されたSOGの層間絶縁膜では、
膜厚が2000人程度形陽は安全であるが、2000人
を超過する厚みになると、層間絶縁膜内に例えばクラン
ク6を発生し、これが原因になって絶縁耐圧が不良にな
る。
このクランクの発生するのはベーキングをする工程で発
生するものであり、厚みが厚くなる程発生率が増加する
従って、危険を考慮して厚みを2000人程度形陽度に
して層間絶縁膜を形成すると、通當配線の高さが5oo
o人程度であるために、段差を生じカバレッジが良くな
いという欠点がある。
[発明が解決しようとする問題点] 従来の製造方法により、SOG液で層間絶縁膜を形成す
ると、厚みを大きくするとクラックを発生する危険があ
り、そのため薄くするとカバレッジが良くないというこ
とが問題点である。
[問題点を解決するための手段〕 本発明は、上記問題点を解決するための半導体装置の製
造方法を提供するもので、その解決の手段は、半導体装
置の製造工程で、凹凸のある基板の表面に液体絶縁膜(
SOG)液を塗布した後、その基板をスピンナによって
回転させ、基板上の液体絶縁膜液は停止している加熱板
で押圧しながら凸面の表面の液体絶縁膜を所定の厚みの
層間絶縁膜が形成されるように整形加熱することにより
解決したものである。
[作用] 本発明は、SOG液を用いてクラックのない厚い層間絶
縁膜を形成するために、SOG液が塗布された基板をス
ピンナで回転させると同時に、SOG液を加熱板で押圧
することにより、従来のように別に加熱炉内で加熱する
のと異なり、一定の押圧のもとに加熱ベーキングがなさ
れるために。
SoGの層間絶縁膜にはクランクの無い厚い膜を形成で
きるようになる。
[実施例] 第1図(a)〜第1図(C1は本発明によるSOGを使
用した層間絶縁膜の製造方法を説明するための模式要部
断面図である。
第1図(alは、基板11の表面に、配線12、配線1
3がなされていて、その表面にSOG液を用いて層間絶
縁膜を形成するものであり、SOG液14を基板表面に
厚みが約2000形成度になるように被着する。
第1図(blは、SOG液が被着された基板をスピンナ
15に取りつけ、スピンナの回転速度を約40QOr、
p、mで回転させるが、この際に、基板の表面にヒータ
16を内蔵した加熱板17を降下させて接合させ、SO
G液の表面を矢印のように押圧するが、SOG液の温度
を450℃にして、約30分間の加熱を行うものとする
加熱板の押圧力は約2にg/−が最適であり、また加熱
板の材質は基板が半導体装置であることから、シリコン
を使用するのがよい。
第1図(C)はこのようにしてSOGが固形化されて層
間絶縁膜18が形成されるが、配線部の表面の層間絶縁
膜の厚みは500Å以下の薄い膜を形成できる一方、基
板の表面の層間絶縁膜の厚みは4000人程度形成るこ
とができ、しかも層間絶縁膜内にクランクを発生するこ
とがない。
従って、配線の高さが5000人程度形成ってもSOG
の層間絶縁膜の厚みが4000人であるので、全体の平
坦化が行われ、段差の無い良好なカバレンジが得られる
本発明によるSOGを使用した層間絶縁膜の製造方法は
、良好なカバレッジと絶縁耐圧の向上が計れるために、
ゲートアレイの層間絶縁膜等に最も効果的に利用するこ
とができる。
[発明の効果] 以上、詳細に説明したように、本発明によるSOGを使
用した層間絶縁膜の製造方法を利用することにより、半
導体装置の品質の向上とヘーキング工程を合理化できる
等の経済効果があり、効果大なるものがある。
【図面の簡単な説明】
!@1図(a)〜第1図(C目よ本発明によるsoGを
使用した層間絶縁膜を製造方法を説明するための模式要
部、断面図、 第2図(a)〜第2図fb)は、従来のSOGを使用し
た層間絶縁膜を製造方法を説明するための模式要部断面
図、 図において、 11は基板、     12.13は配線、14はSO
G液、   15はスピンナ16はヒータ、     
17は加熱板、18は層間絶縁膜、 Cb) (C) 第1図 tb> 第2図

Claims (1)

  1. 【特許請求の範囲】 基板(11)の表面に液体絶縁膜液(14)を塗布した
    後、 基板を回転させて該液体絶縁膜液(14)を加熱板(1
    7)で加熱押圧して整形し、 層間絶縁膜(17)を形成することを特徴とする半導体
    装置の製造方法。
JP18627585A 1985-08-23 1985-08-23 半導体装置の製造方法 Expired - Lifetime JPH0669037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18627585A JPH0669037B2 (ja) 1985-08-23 1985-08-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18627585A JPH0669037B2 (ja) 1985-08-23 1985-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6246533A true JPS6246533A (ja) 1987-02-28
JPH0669037B2 JPH0669037B2 (ja) 1994-08-31

Family

ID=16185444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18627585A Expired - Lifetime JPH0669037B2 (ja) 1985-08-23 1985-08-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0669037B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface

Also Published As

Publication number Publication date
JPH0669037B2 (ja) 1994-08-31

Similar Documents

Publication Publication Date Title
JPS61117868A (ja) 半導体装置及びその製造方法
JPS6246533A (ja) 半導体装置の製造方法
JPH1197437A (ja) 半導体装置の製造方法および製造装置
JPS6165459A (ja) 半導体装置の製造方法
JPS58135645A (ja) 半導体装置の製造方法
JPH04196364A (ja) 光起電力装置の製造方法
EP0497306B1 (en) Insulating film manufacturing method for a semiconductor device
JPS6214444A (ja) 半導体装置の製造方法
JP3611143B2 (ja) 張り合わせウェーハおよびその製造方法
JPH0372657A (ja) 表面平坦化成膜法
JPS58190043A (ja) 多層配線法
JP3614927B2 (ja) 張り合わせ半導体基板の作製方法
JPH0810672B2 (ja) 平板の接着方法
JPS5950571A (ja) 非晶質シリコン太陽電池の製造方法
JPS63308350A (ja) 絶縁層の形成方法
JPS62154643A (ja) 半導体装置の製造方法
JPH0334323A (ja) 半導体装置の製造方法
JPS604239A (ja) 半導体装置及びその製造方法
JP2535577B2 (ja) ウェ―ハの接着方法
JP3708739B2 (ja) 半導体装置およびその製造方法
JPH0555225A (ja) 半導体装置の製造方法
JPH0257342B2 (ja)
JPH02229430A (ja) 半導体装置の製造方法
JPS5986246A (ja) 半導体装置の製造方法
JPS637651A (ja) 半導体装置の製造方法