JPS6245284A - Dc restoration circuit for television signal - Google Patents

Dc restoration circuit for television signal

Info

Publication number
JPS6245284A
JPS6245284A JP60185088A JP18508885A JPS6245284A JP S6245284 A JPS6245284 A JP S6245284A JP 60185088 A JP60185088 A JP 60185088A JP 18508885 A JP18508885 A JP 18508885A JP S6245284 A JPS6245284 A JP S6245284A
Authority
JP
Japan
Prior art keywords
circuit
signal
level
supplied
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60185088A
Other languages
Japanese (ja)
Inventor
Ryuichi Fujimura
隆一 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP60185088A priority Critical patent/JPS6245284A/en
Publication of JPS6245284A publication Critical patent/JPS6245284A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To attain a DC restoration with high accuracy by providing an LPF that eliminates a color burst signal from a digital signal converted from an analog television signal. CONSTITUTION:A TV signal supplied from a terminal 1N is supplied to an A/D converter 1 and a synchronizing and separator circuit 6. The color burst signal is eliminated at an LPF2, and the signal is formed to be the one having a flat part over the whole of a back porch. The output of the LPF2 is subtracted from a corresponding digital value supplied from a restoring DC level holding circuit 3 by a subtractor 4 and supplied to a latching circuit. A circuit 7, at every receiving of a latching pulse from the circuit 6, holds a new subtraction result supplied from the subtractor 4, adding it one the digital signal outputted from the converter 1 at an adder 8. As a result, the level of the digital signal from the adder 8 is equivalent to the one that the level of the back porch is clamped to the content of the circuit 3.

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、テレビジョン受像機で使用されるテレビジョ
ン信号の直流再生回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a DC regeneration circuit for television signals used in television receivers.

従来の技術 テレビジョン受像機においては、映像増幅回路内で交流
結合によって失われた直流分を再生するために、直流再
生回路が設置される。
BACKGROUND OF THE INVENTION In conventional television receivers, a DC regeneration circuit is installed in order to regenerate the DC component lost due to AC coupling in the video amplifier circuit.

従来、そのような直流再生回路としては、バックポーチ
内のレベルを所定値にクランプするペデスタル・クラン
プ回路や、カラーバースト信号と共振させてクランプす
るいわゆるソフトクランプ回路などが知られている。
Conventionally, such DC reproducing circuits include a pedestal clamp circuit that clamps the level in the back porch to a predetermined value, and a so-called soft clamp circuit that clamps the level by resonating with the color burst signal.

発明が解決しようとする問題点 上記従来のペデスタル・クランプ回路では、高精度の同
期分離回路やクランプ・パルス発生回路が必要になり、
コスト高になるという問題がある。
Problems to be Solved by the Invention The conventional pedestal clamp circuit described above requires a highly accurate synchronous separation circuit and a clamp pulse generation circuit.
There is a problem of high cost.

すなわち、第6図の波形図に示すように、バックポーチ
の開始点からカラーバースト信号の開始点までの間に出
現する平坦なレベルが、水平同期信号に基づき発生され
たクランプ・パルスによって所定の再生直流レベルにク
ランプされるが、この平坦レベルの出現期間は(0,5
〜1)μsec程度の短い値であるため、水平同期信号
の検出タイミングやクランプ・パルスの発生タイミング
に高い精度が要求される。
That is, as shown in the waveform diagram in Figure 6, the flat level that appears between the start point of the back porch and the start point of the color burst signal is fixed by a predetermined clamp pulse generated based on the horizontal synchronization signal. It is clamped to the regenerative DC level, but the period during which this flat level appears is (0,5
~1) Since the value is as short as μsec, high accuracy is required in the detection timing of the horizontal synchronization signal and the generation timing of the clamp pulse.

また、上記ソフト・クランプ回路では、共振回路を構成
するコンデンサやインダクタンスに高精度の素子定数や
経年変化に対する安定性が要求されるため、コス高にな
るという問題がある。
Furthermore, the above-mentioned soft clamp circuit has the problem of high cost because the capacitors and inductances constituting the resonant circuit are required to have highly accurate element constants and stability against aging.

発明の構成 問題点を解決するための手段 本発明の直流再生回路は、アナログ・テレビジョン信号
をディジタル信号に変換するA/D変換器と、変換され
たディジタル信号からカラーバースト信号を除去する低
域通過濾波器と、カラーバースト信号が除去されたディ
ジタル信号のレベルと所定の再生直流レベルとのレベル
差を出力する演算器と、バックポーチの出現期間内にお
ける前記レベル差を保持する保持回路と、この保持回路
に保持されたレベル差を前記A/D変換器の出力に加算
する演算器とを備えている。
Structure of the Invention Means for Solving the Problems The DC reproduction circuit of the present invention includes an A/D converter that converts an analog television signal into a digital signal, and a low voltage converter that removes a color burst signal from the converted digital signal. a pass-pass filter; an arithmetic unit that outputs a level difference between the level of the digital signal from which the color burst signal has been removed and a predetermined reproduction DC level; and a holding circuit that holds the level difference within the appearance period of the back porch. , and an arithmetic unit that adds the level difference held in the holding circuit to the output of the A/D converter.

すなわち、本発明の直流再生回路は、テレビジョン信号
のバスに対して分岐パスを設け、この分岐バス内でカラ
ーバースト信号を除去してバックポーチ内の平坦区間を
拡大することにより、相当程度のタイミング誤差を許容
しつつ高精度の直流再生を可能にするように構成されて
いる。
That is, the DC reproducing circuit of the present invention provides a branch path for the television signal bus, removes the color burst signal in this branch bus, and expands the flat section inside the back porch, thereby reducing the signal to a considerable extent. It is configured to enable highly accurate DC regeneration while allowing timing errors.

また、本発明の直流再生回路は、ディジタル処理に基づ
く直流再生を行うことにより、高精度の直流再生を可能
としている。
Further, the DC regeneration circuit of the present invention enables highly accurate DC regeneration by performing DC regeneration based on digital processing.

最近、テレビジョン受像機側において雑音の除去、走査
線の補間、あるいは輪郭強調など各種の画質改善処理を
行うことが計画されつつあり、このような画質改善処理
を行うために、アナログの映像信号が一旦ディジタルに
変換される傾向が強まってきている。従って、上述のよ
うな画質改善の目的で設置されるA/D変換回路をその
まま利用すれば、ディジタル処理に基づく直流再生に必
要なハードウェアをわずかな量に留めることができる。
Recently, there have been plans to perform various types of image quality improvement processing such as noise removal, scanning line interpolation, and edge enhancement on the television receiver side. There is a growing tendency for information to be converted to digital format. Therefore, if the A/D conversion circuit installed for the purpose of improving image quality as described above is used as is, the amount of hardware required for DC reproduction based on digital processing can be kept to a small amount.

以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.

実施例 第1図は、本発明の一実施例の直流再生回路の構成を示
すブロック図であり、1はA/D変換器。
Embodiment FIG. 1 is a block diagram showing the configuration of a DC regeneration circuit according to an embodiment of the present invention, and 1 is an A/D converter.

2.5は低域通過濾波器、3は再生直流レベル保持回路
、4は減算器、6は同期分離回路、7はランチ回路、8
は加算器、9はD/A変換器である。
2.5 is a low-pass filter, 3 is a regenerative DC level holding circuit, 4 is a subtracter, 6 is a synchronous separation circuit, 7 is a launch circuit, 8
is an adder, and 9 is a D/A converter.

入力端子INから供給されるアナログ・テレビジョン信
号は、A/D変換器1と同期分離回路6に供給される。
An analog television signal supplied from an input terminal IN is supplied to an A/D converter 1 and a sync separation circuit 6.

A/D変換器1は、供給されたアナログ・テレビジョン
信号を所定サンプリング周期でサンプリングしつつプツ
シタル・テレビジョン信号に変換する。このディジタル
・テレビジョン信号は、低域通過濾波器2と減算器8の
一方の入力端子に供給される。
The A/D converter 1 samples the supplied analog television signal at a predetermined sampling period and converts it into a digital television signal. This digital television signal is applied to one input terminal of the low pass filter 2 and the subtractor 8.

低域通過濾波器2は、第2図に例示するように、互いに
縦列接続され、ディジタル信号をそれぞれ1サンプリン
グ周期ずつ遅延させるn個の遅延器り、、D、、I’:
h  ・・・D、、と、これら遅延器の入力や出力に所
定の重み付けを行う(n+]、)個の係数器に+ 、k
z 、に*  ・・・k−+ と、重み付は後のディジ
タル信号を加算する加算器ADRを備えたトランスバー
ザル・フィルタで構成されている。
As illustrated in FIG. 2, the low-pass filter 2 includes n delay units connected in series and each delaying a digital signal by one sampling period.
h . . . D, , +, k to (n+],) coefficient units that weight the inputs and outputs of these delay units in a predetermined manner.
z, *...k-+, and the weighting consists of a transversal filter with an adder ADR that adds the subsequent digital signals.

上記アクティブ・低域通過濾波器2は、第3図に示すよ
うに、NTSCテレビジョン信号中の3.58MHzO
カラーバースト信号を除去するような利得−周波数特性
を有している。
The active low-pass filter 2, as shown in FIG.
It has gain-frequency characteristics that eliminate color burst signals.

すなわち、低域通過濾波器2に供給されるディジタル信
号のアナログ相当波形が第5図(A)に示すようなもの
であれば、低域通過濾波供給2から出力されるディジタ
ル信号のアナログ相当波形は、同図(B)に示すように
、カラーバースト信号が除去されてバックポーチ全体に
わたり平坦部が拡がったものとなる。
That is, if the analog-equivalent waveform of the digital signal supplied to the low-pass filter 2 is as shown in FIG. 5(A), the analog-equivalent waveform of the digital signal output from the low-pass filter supply 2 As shown in FIG. 3B, the color burst signal is removed and the flat portion spreads over the entire back porch.

低域通過濾波器2から出力されるディジタル信号は、減
算器4において、再生直流レベル保持回路3から供給さ
れる対応のディジタル値によって減算される。この減算
結果は、低域通過濾波器5を経てランチ回路7に供給さ
れる。
The digital signal output from the low-pass filter 2 is subtracted by the corresponding digital value supplied from the regenerative DC level holding circuit 3 in the subtracter 4 . The result of this subtraction is supplied to the launch circuit 7 via the low-pass filter 5.

低域通過濾波器5は、低域通過濾波器2と同様のトラン
スバーサル・フィルタから構成され、第5図に例示する
ような利得−周波数特性を有し、アナログ・テレビジョ
ン信号がVTRからの再生信号である場合などに特に問
題となる時間軸上の揺らぎに起因する低域雑音を軽減す
る。
The low-pass filter 5 is composed of a transversal filter similar to the low-pass filter 2, and has a gain-frequency characteristic as illustrated in FIG. Reduces low-frequency noise caused by fluctuations on the time axis, which is a particular problem when the signal is a reproduced signal.

同期分離回路6は、入力端子INから供給されたアナロ
グ・テレビジョン信号から水平同期信号を検出し、これ
から所定時間遅延されたラッチ・パルスをランチ回路7
に供給する。このラッチ・パルスは、第4図(B)に例
示するように、カラーバーストが除去されてほぼ全域に
わたって平坦化されたバックポーチ内に出現するように
タイミングが調整される。このタイミング調整は、バッ
クポーチ全域が平坦化されている関係上、相当程度粗く
ともよい。
The synchronization separation circuit 6 detects a horizontal synchronization signal from the analog television signal supplied from the input terminal IN, and sends a latch pulse delayed by a predetermined time from the horizontal synchronization signal to the launch circuit 7.
supply to. This latch pulse is timed so that it appears within the back porch where the color burst has been removed and is flattened over most of its area, as illustrated in FIG. 4B. This timing adjustment may be fairly rough because the entire back porch is flattened.

ランチ回路7は、同期分離回路6からラッチ・パルスを
受けるたびに、減算器4から低域通過濾波供給5を介し
て供給される新たな減算結果を保持する。ランチ回路7
に保持された減算結果は、加算器8において、A/D変
換器1から出力されるディジタル信号に加算される。
Each time the launch circuit 7 receives a latch pulse from the sync separator circuit 6, it holds a new subtraction result supplied from the subtractor 4 via the low pass filter supply 5. Lunch circuit 7
The subtraction result held in is added to the digital signal output from the A/D converter 1 in the adder 8 .

この結果、加算器8から出力されるディジタル信号のレ
ベルは、バックポーチのレベルが再生直流レベル保持回
路3の内容にクランプされたものとなる。
As a result, the level of the digital signal output from the adder 8 is such that the level of the back porch is clamped to the content of the reproduction DC level holding circuit 3.

加算器8から出力されたディジタル信号は、後段におい
て画質改善のための各種のディジタル処理が行われない
場合には、D/A変換器9によってアナログ信号に変換
され、出力端子OUTから後段のアナログ処理部に供給
される。
The digital signal output from the adder 8 is converted into an analog signal by the D/A converter 9 if various digital processing for image quality improvement is not performed at the subsequent stage, and the digital signal is sent from the output terminal OUT to the analog signal at the subsequent stage. It is supplied to the processing section.

以上、VTRからの再生信号のようにジッタの大きな場
合などにも対処できるよう、減算器4とランチ回路7の
間に低域通過濾波器5を設置する構成を例示したが、カ
ラーバーストの除去によりバックポーチ全域にわたって
レベルが平坦化されており相当のタイミングずれが許容
できるので、低域通過濾波器5を省略することもできる
Above, we have exemplified a configuration in which a low-pass filter 5 is installed between the subtracter 4 and the launch circuit 7 in order to deal with cases where there is large jitter such as in the case of a reproduced signal from a VTR. Since the level is flattened over the entire back porch and a considerable timing shift can be tolerated, the low-pass filter 5 can be omitted.

また、減算器4をラッチ・パルス出現の直前にだけ動作
させる構成としてもよい。
Alternatively, the subtracter 4 may be configured to operate only immediately before the appearance of the latch pulse.

発明の効果 以上詳細に説明したように、本発明の直流再生回路は、
テレビジョン信号のパスに対して分岐パスを設け、この
分岐バス内でカラーバースト信号を除去してバックポー
チ内の平坦区間を拡大し、この平坦部分のレベルを所定
の再生直流レベルにクランプする構成であるから、相当
程度のタイミング誤差を許容しつつ高精度の直流再生を
行うことができる。
Effects of the Invention As explained in detail above, the DC regeneration circuit of the present invention has the following effects:
A configuration in which a branch path is provided for the television signal path, a color burst signal is removed within this branch bus, a flat section within the back porch is expanded, and the level of this flat section is clamped to a predetermined reproduction DC level. Therefore, highly accurate DC reproduction can be performed while allowing a considerable timing error.

また、本発明の直流再生回路は、ディジタル処理に基づ
く直流再生を行う構成であるから、高精度の直流再生が
可能になる。
Further, since the DC regeneration circuit of the present invention is configured to perform DC regeneration based on digital processing, highly accurate DC regeneration is possible.

さらに、画質改善のために各種ディジタル処理が行われ
るテレビジョン受像機に本発明を適用すれば、ディジタ
ル処理用のA/D変換回路をそのまま利用することによ
り直流再生に必要なハードウェア量を節減できるとい点
で、特に好適である。
Furthermore, if the present invention is applied to a television receiver that performs various digital processing to improve image quality, the amount of hardware required for DC reproduction can be reduced by using the A/D conversion circuit for digital processing as is. It is particularly suitable in that it can be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係わるテレビジョン信号の
直流再生回路の構成を示すブロック図。 第2図は第1図の低域通過濾波器2の構成の一例を示す
回路図、第3図は第1図の低域通過濾波器2の利得−周
波数特性の一例を示す特性図、第4図は第1図の動作を
説明するための波形図、第5図は第1図の低域通過濾波
器5の利得−周波数特性の一例を示す特性図、第6図は
従来回路の問題点を説明するための波形図である。 1・・A/D変換器、2・・カラーバーストを除去する
ための低域通過濾波器、3・・再生直流レベル保持回路
、4・・減算器、5・・低域通過濾波器、6・・同期分
離回路、7・・ランチ回路。 8・・加算器。 特許出願人 日本電気ホームエレクトロニクス株式会社
FIG. 1 is a block diagram showing the configuration of a television signal DC regeneration circuit according to an embodiment of the present invention. 2 is a circuit diagram showing an example of the configuration of the low-pass filter 2 shown in FIG. 1, and FIG. 3 is a characteristic diagram showing an example of the gain-frequency characteristics of the low-pass filter 2 shown in FIG. Fig. 4 is a waveform diagram for explaining the operation of Fig. 1, Fig. 5 is a characteristic diagram showing an example of the gain-frequency characteristic of the low-pass filter 5 of Fig. 1, and Fig. 6 is a problem with the conventional circuit. FIG. 3 is a waveform diagram for explaining the points. 1...A/D converter, 2...Low pass filter for removing color burst, 3...Regenerating DC level holding circuit, 4...Subtractor, 5...Low pass filter, 6 ...Synchronization separation circuit, 7..Launch circuit. 8...Adder. Patent applicant: NEC Home Electronics Co., Ltd.

Claims (1)

【特許請求の範囲】 アナログ・テレビジョン信号をディジタル信号に変換す
るA/D変換器と、 変換されたディジタル信号からカラーバースト信号を除
去する低域通過濾波器と、 カラーバースト信号が除去されたディジタル信号のレベ
ルと所定の再生直流レベルとのレベル差を出力する演算
器と、 バックポーチの出現期間内における前記レベル差を保持
する保持回路と、 この保持回路に保持されたレベル差を前記A/D変換器
の出力に加算する演算器とを備えたことを特徴とするテ
レビジョン信号の直流再生回路。
[Claims] An A/D converter for converting an analog television signal into a digital signal; a low pass filter for removing a color burst signal from the converted digital signal; and a low pass filter for removing a color burst signal from the converted digital signal. an arithmetic unit that outputs a level difference between the level of the digital signal and a predetermined reproduction DC level; a holding circuit that holds the level difference within the appearance period of the back porch; 1. A DC reproducing circuit for a television signal, comprising: an arithmetic unit that adds to the output of a /D converter.
JP60185088A 1985-08-23 1985-08-23 Dc restoration circuit for television signal Pending JPS6245284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60185088A JPS6245284A (en) 1985-08-23 1985-08-23 Dc restoration circuit for television signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60185088A JPS6245284A (en) 1985-08-23 1985-08-23 Dc restoration circuit for television signal

Publications (1)

Publication Number Publication Date
JPS6245284A true JPS6245284A (en) 1987-02-27

Family

ID=16164620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60185088A Pending JPS6245284A (en) 1985-08-23 1985-08-23 Dc restoration circuit for television signal

Country Status (1)

Country Link
JP (1) JPS6245284A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124980A (en) * 1981-01-28 1982-08-04 Toshiba Corp Clamp circuit
JPS5941975A (en) * 1982-09-01 1984-03-08 Hitachi Ltd Clamping circuit
JPS60241375A (en) * 1984-05-16 1985-11-30 Nec Corp Clamping circuit of television signal system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124980A (en) * 1981-01-28 1982-08-04 Toshiba Corp Clamp circuit
JPS5941975A (en) * 1982-09-01 1984-03-08 Hitachi Ltd Clamping circuit
JPS60241375A (en) * 1984-05-16 1985-11-30 Nec Corp Clamping circuit of television signal system

Similar Documents

Publication Publication Date Title
US5142377A (en) Time base correction apparatus
JPS62140587A (en) Video signal reproducing device
JPS6245284A (en) Dc restoration circuit for television signal
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
JP2597650B2 (en) Clamp circuit
JP2002300425A (en) Digital video processor circuit and method therefor
JP3158003B2 (en) Digital sync separation circuit
JPH09261687A (en) Video signal sampling rate conversion device
JPH0213514B2 (en)
JP2550734B2 (en) Video signal clamp device
JPH0767167B2 (en) Waveform equalizer
JPH09205656A (en) Video signal sampling rate converter
JPH0441659Y2 (en)
JPH0888783A (en) Control method for waveform equalizer
JP2569960B2 (en) Waveform equalizer
JPH07336557A (en) High vision receiver
JPH1070737A (en) Sampling converter
JPH0998368A (en) Video signal phase correction device
JPH09121367A (en) Television signal phase correction conversion device
JPS5937788A (en) Line correlation and dropout compensating circuit
JPH0246074A (en) Filter circuit
JPH03292065A (en) Dc level correction device
JPH0550195B2 (en)
JPS59208990A (en) Dropout compensating circuit
JPH0420191A (en) Reproducing signal processor