JPS6244734B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は１つの親局と複数の子局により構成さ
れる時分割多方向多重通信システムにおける親局
の信号送受信回路に関するものである。

従来前述のような時分割多方向多重通信システ
ムにおいては、親局からは各子局への信号を多重
化した時分割信号を多方向に一斉に送出し、各子
局では親局から送られて来た信号と同期をとりタ
イミング信号を再生する事によつて自局割当分の
信号を取出し、また、各子局は上記タイミング信
号を基準として各子局に割り当てられた時間だけ
信号を親局に送出し、送出した信号を親局におい
て時間軸上に順番に並ぶように制御することによ
つて親局と複数の子局間での信号の伝送が行われ
ていた。一方このシステムを用いて任意の子局間
での信号の伝送を行うことについては、従来実用
化はされていないが、次の方式が提案されてい
る。即ち各子局より親局へ送られて来た時分割信
号は一度PCM端局装置へ送られ、ここで多重化
分離回路によりチヤンネル毎のPCM信号に分離
され、Ｄ／Ａ変換回路によりアナログ信号に変換
された後交換機に接続される。子局間の信号伝送
に用いられるチヤンネルの信号は上記交換機を介
して再び上記PCM端局装置へ送り返され、ここ
でＡ／Ｄ変換回路により再びデイジタル信号に変
換され、時分割多重回路により時分割多重化され
た後再び親局に入力され、目的の子局に送られる
事により子局間の信号伝送が行なわれる。

しかしながら上記方法では子局間の信号伝送を
行うのにPCM端局装置、交換機等の他の装置を
介する必要がある事、又子局間の信号伝送の過程
においてＤ／Ａ及びＡ／Ｄ変換が行なわれる為量
子化雑音等による信号の劣化がある事などの欠点
があつた。

したがつて本発明の目的は前述の様な時分割多
方向多重通信システムにおいて、他装置を介する
事なく而も信号の劣化を最小限に止めた任意の子
局間での信号伝送を可能とする、親局における信
号送受信回路を提供する事にある。

本発明によれば、１つの親局と複数の子局によ
り構成され、親局からは各子局へ時分割信号を送
出し、子局では前記送られてきた時分割信号より
タイミング信号を再生し、該タイミング信号を基
準として各子局に割当てられた時間だけ親局へ向
け信号を送出するようにした時分割多方向多重通
信システムの前記親局において、前記子局より送
られてきた信号を一時記憶する記憶回路と、前記
記憶回路の書込み及び読出しのタイミングを制御
する制御回路と、前記記憶回路の出力信号より子
局間の情報の伝送に用いられる信号を抽出する転
送信号抽出回路と、親局より子局への情報の伝送
に用いられる信号を入力し、前記制御回路より入
力された制御信号とフレーム単位での同期をとる
フレーム整合回路と、前記フレーム整合回路の出
力信号に前記転送信号抽出回路の出力信号を時分
割多重化する時分割多重回路とを含む時分割多方
向多重通信システム用信号送受信回路が得られ
る。

次に図面を参照して詳細に説明する。

第１図は、本発明の説明を容易にするために示
した、時分割多方向多重通信システムの一般的な
構成の概要を示した図であり、従来システムおよ
び本発明を適用したシステムの何れにも適用し得
るシステムを示したものである。第１図におい
て、１はＮ個の子局（１Ａ，１Ｂ，…１Ｎ）、２
は親局、３はPCM端局装置、４は交換機をあら
わしている。各信号については先に従来技術とし
て説明した順に記すと、SF_A，SF_B，SF_Nは各子
局が親局からの信中と同期をとつて再生したタイ
ミング信号を基準として該子局に割り当てられた
信号送出時間すなわちサブフレームをあらわし、
SA，SB，…SNはその各送出信号を示し、Ｓ_Cは
各子局から送られてきた信号SA，SB，…SNの各
内容が時間軸に順番に並んでいる親局における信
号を示している。そしてこの第１図から分るよう
に、従来例えば子局１Ａから１Ｂに信号を送るに
は、子局１Ａ−親局２−PCM端局装置３−交換
機４−PCM端局装置３−親局２−子局１Ｂの順
に信号が送られ、従つて先に述べたような欠点が
生じたのである。次に本発明につき説明する。

第２図は本発明による信号送受信回路の一実施
例の構成を示すブロツク図である。第２図におい
て、１１は記憶回路であつて、各子局から送られ
て来た時分割信号ａを１フレームを単位として一
時記憶してチヤンネル単位での信号の並べ変えを
行う回路、１２は転送信号抽出回路であつて、前
記記憶回路１１の出力信号ｂを入力して、子局か
ら親局への情報の伝送に用いられるチヤンネルの
信号ｃおよび子局間での情報の伝送に用いられる
チヤンネルの信号ｄを取出す回路、１３はタイミ
ング制御信号ｅとｆを出力する制御回路、１４は
フレーム整合回路であつて、親局から子局への情
報の伝送に用いられる信号ｇと同期をとり、制御
回路１３から出力された制御信号ｆとフレーム単
位でのタイミング合せを行う回路、時分割多重回
路１５は前記フレーム整合回路１４の出力信号ｈ
に前記転送信号抽出回路１２の出力信号ｄ（子局
間の情報伝送に用いられるチヤンネルの信号）を
時分割多重化する回路で、この回路の出力信号ｉ
が各子局へ送られる信号となる。

以下第２図の動作を詳細に説明する。各子局か
ら送られて来た信号ａは記憶回路１１にて１フレ
ームを単位として一時記憶され、１フレーム内に
おいてチヤンネル単位での信号の並べ変えを行
い、制御回路１３から出力された制御信号ｅによ
り子局間での情報の伝送に用いられるチヤンネル
の信号が、時分割多重回路１５において親局から
子局へ送られる信号ｈに時分割多重化される時行
先の子局用に割当てられたチヤンネルの位置に来
るよう読み出し、出力信号ｂとして出力される。

一方親局から子局への情報伝送用の信号ｇはフ
レーム整合回路１４に入力され、この整合回路で
制御回路１３からの制御信号ｆにより、時分割多
重回路１５において入力信号ｈ（フレーム整合回
路１４自身の出力信号）ともう１つの入力信号ｄ
（記憶回路１１から出力され転送信号抽出回路１
２において取り出された子局間での情報伝送用の
信号）のタイミングが前述の如くなる様タイミン
グ合せを行つた後、出力信号ｈとして出力され
る。

時分割多重回路１５では前述のように制御され
た入力信号ｈ（親局から子局への情報伝送に用い
られる信号）にもう１つの入力信号ｄ（子局間の
情報伝送に用いられるチヤンネルの信号）を時分
割多重化し出力信号ｉ（各子局へ送られる信号）
として出力し、各子局へ送出する。各子局ではこ
の時分割信号ｉから自局割当分のチヤンネルの信
号を取り出す事により、親局からの信号の他、親
局を中継して送られてきた他子局からの信号を受
取る事が可能になり、従つて子局間での情報の伝
送が可能となる。次に第２図の装置のうち本発明
において特に重要な回路につき詳細に説明する。

第３図及び第４図は第２図における記憶回路１
１及びフレーム整合回路１４の具体的な例をそれ
ぞれ示すブロツク図である。

第３図において、ランダムアクセスメモリ２１
（以下RAM２１という）はアドレス信号ｊの情報
により入力信号ａ（第２図と同じもの、以下ｂ，
ｃなども同じ）を書き込み又出力信号ｂを読み出
す記憶素子、選択回路２２はRAM２１の書込み
用のアドレス信号ｋと読出し用のアドレス信号ｌ
を１フレーム毎に交互に選択し、RAM２１のア
ドレス信号ｊとして出力する回路、書込み用アド
レス信号発生回路２３及び読出し用アドレス信号
発生回路２４は時間タイミングを制御する制御信
号ｅに同期してRAM２１の書込み用アドレス信
号ｋ及び読出し用アドレス信号ｌをそれぞれ発生
する回路である。

この第３図の回路においては、１フレームをｎ
チヤンネルとした場合、例えば書込み用アドレス
信号発生回路２３では入力信号ａがRAM２１の
０番地から（ｎ−１）番地に順次書き込まれる様
なアドレス信号ｋを出力し、また読出し用アドレ
ス信号発生回路２４は０番地〜（ｎ−１）番地間
の番地を任意の順番に並べたアドレス信号ｌを発
生させる事により前記第２図で述べたような信号
の並べ変えを行つている。

ここで上記読出し用アドレス信号発生回路２４
においてRAM２１の任意の番地を任意の順番に
並べたアドレス信号ｌを発生させる方法として
は、上記アドレス信号ｌが時間的に変動しない場
合、即ち第１図のシステムにおいて子局間の信号
伝送に用いられるチヤンネルが時間的に固定され
ている場合には、目的とするアドレス信号をその
ままリードオンメモリ（以下ROMと記す）に記
憶し、制御信号ｅのタイミング情報に従つて順次
上記ROMからあらかじめ記憶されている情報を
読み出す事により、上記の目的とするアドレス信
号ｌを得ている。

又上記のように子局間の信号伝送に用いられる
チヤンネルが時間的に固定されていない場合、即
ち上記においてROMに記憶されたアドレス信号
の内容が時間的に変動する事が要求される場合に
は、上記ROMの代りにRAMを用い、アドレス信
号の内容変更の要求がある都度RAMに書き込ま
れているアドレス信号の内容を上記変更要求の内
容に従つて変更する事により、時間的にも任意に
時間軸上での信号の並べ変えが可能となる。

一方第４図において、RAM３１はアドレス信
号ｐの情報により入力信号ｇをRAM内に書き込
み又出力信号ｈを読み出す記憶素子、フレーム同
期回路３２は入力信号ｇとフレーム同期をとり入
力信号ｇに同期したフレーム同期の制御信号ｍを
出力する回路、書込み用アドレス信号発生回路３
３は前記の制御信号ｍに同期して、又読出し用ア
ドレス信号発生回路３４は制御信号ｆに同期し
て、RAM３１のための書込み用アドレス信号ｎ
及び読出し用アドレス信号ｏをそれぞれ発生する
回路、選択回路３５はRAM３１への書込み用の
アドレス信号ｎと読出し用のアドレス信号ｏを１
タイムスロツト内で交互に選択してRAM３１の
アドレス信号ｐとして出力する回路である。

この第４図の回路においては、例えば入力信号
ｇはこの信号に同期したフレーム周期の制御信号
ｍにより制御された書込み用アドレス信号ｎによ
りRAM３１に０番地より順次１フレーム分書き
込まれ、一方出力信号ｈは制御信号ｆにより制御
された読出し用アドレス信号ｏにより、制御信号
ｆに同期して０番地より順次RAM３１から読み
出される。従つてこのフレーム整合回路１４によ
り入力信号ｇがいかなるタイミングで入力されて
も、出力信号ｈには制御信号ｆにより時間的に制
御された信号として出力される。

以上第２〜４図の説明で明らかなように、第２
図の回路において制御回路１３により記憶回路１
１及びフレーム整合回路１４のタイミングを制御
し、且つ記憶回路１１（第３図の回路）において
チヤンネル単位での信号の並べ変えを行い、時分
割多重回路１５で記憶回路１１から出力され転送
信号抽出回路１２で抜き出された子局間の情報伝
送用の信号を親局から子局へ送られる信号に時分
割多重化する時に、行先の子局向けに割り当てら
れたタイムスロツトに多重化される様制御する事
により、任意の時間に任意の子局間での情報の伝
送が可能となる。

以上述べてきたように、第１図のような時分割
多方向多重通信システムの親局に第２図のような
信号送受信回路を用いる事により、外部のPCM
端局装置、交換機等を必要とする事なく親局と任
意の子局間及び任意の子局相互間において信号伝
送が可能で且つ信号伝送に伴なう信号の劣化の少
ない親局の信号送受信回路が得られる。

【図面の簡単な説明】

第１図は時分割多方向多重通信システムの一般
的な構成の概要の一例を示す図、第２図は本発明
による信号送受信回路の一実施例の構成を示すブ
ロツク図、第３図は第２図中の記憶回路１１の詳
細を示すブロツク図、又第４図は第２図中のフレ
ーム整合回路１４の詳細を示すブロツク図であ
る。 記号の説明：１は子局、２は親局、３はPCM
端局装置、４は交換機、１１は記憶回路、１２は
転送信号抽出回路、１３は制御回路、１４はフレ
ーム整合回路、１５は時分割多重回路、２１はラ
ンダムアクセスメモリ（RAM）、２２は選択回
路、２３は書込み用アドレス信号発生回路、２４
は読出し用アドレス信号発生回路、３１はランダ
ムアクセスメモリ、３２はフレーム同期回路、３
３は書込み用アドレス信号発生回路、３４は読出
し用アドレス信号発生回路、３５は選択回路をそ
れぞれあらわしている。

Claims (1)

【特許請求の範囲】
1. １ １つの親局と複数の子局により構成され、親
   局からは各子局へ時分割信号を送出し、子局では
   前記送られてきた時分割信号よりタイミング信号
   を再生し、該タイミング信号を基準として各子局
   に割当てられた時間だけ親局へ向け信号を送出す
   るようにした時分割多方向多重通信システムの前
   記親局において、前記子局より送られてきた信号
   を一時記憶する記憶回路と、前記記憶回路の書込
   み及び読出しのタイミングを制御する制御回路
   と、前記記憶回路の出力信号より子局間の情報の
   伝送に用いられる信号を抽出する転送信号抽出回
   路と、親局より子局への情報の伝送に用いられる
   信号を入力し、前記制御回路より入力された制御
   信号とフレーム単位での同期をとるフレーム整合
   回路と、前記フレーム整合回路の出力信号に前記
   転送信号抽出回路の出力信号を時分割多重化する
   時分割多重回路とを含む時分割多方向多重通信シ
   ステム用信号送受信回路。