JPS624399A - 厚膜多層回路基板 - Google Patents
厚膜多層回路基板Info
- Publication number
- JPS624399A JPS624399A JP14365885A JP14365885A JPS624399A JP S624399 A JPS624399 A JP S624399A JP 14365885 A JP14365885 A JP 14365885A JP 14365885 A JP14365885 A JP 14365885A JP S624399 A JPS624399 A JP S624399A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- printed
- layer
- circuit board
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、厚膜多層回路基板に関する。
［発明の技術的背景］
近時、電子Ｉａ器の小型、軽量化を図るため混成集積回
路が多用されつつある。そしてこの混成集積回路に用い
られる厚膜多層回路基板は、従来から次のようにして製
造されている。すなわら、まず第３図（ａ）に示すよう
に、アルミナ等のセラミックからなる絶縁基板１の上に
、たとえば銀−パラジウム（Ａｇ／Ｐｄ）粉末を含む導
体層ペーストを用いて、所定のパターンの導体層２を印
刷形成するとともに絶縁基板１の回路形成不要部に複数
対の円形の標識３を印刷した後、第３図（ｂ）に示すよ
うにこの標識３のそれぞれを位置合わせの基準とし、所
定のパターンを有する抵抗体層４、絶縁体層５、および
上部導体層６を順に印刷して厚膜回路を形成している。
路が多用されつつある。そしてこの混成集積回路に用い
られる厚膜多層回路基板は、従来から次のようにして製
造されている。すなわら、まず第３図（ａ）に示すよう
に、アルミナ等のセラミックからなる絶縁基板１の上に
、たとえば銀−パラジウム（Ａｇ／Ｐｄ）粉末を含む導
体層ペーストを用いて、所定のパターンの導体層２を印
刷形成するとともに絶縁基板１の回路形成不要部に複数
対の円形の標識３を印刷した後、第３図（ｂ）に示すよ
うにこの標識３のそれぞれを位置合わせの基準とし、所
定のパターンを有する抵抗体層４、絶縁体層５、および
上部導体層６を順に印刷して厚膜回路を形成している。
［背景技術の問題点］
しかしながらこのような従来の厚膜多層回路基板の製造
方法においては、絶縁基板１上に最下層のパターンを印
刷する際の位置合わせが難しく、特に導体層２を銅で構
成した厚膜多層回路基板を製造する場合には、材料シス
テムの制約から最初に抵抗ペーストを印刷して抵抗体層
４を形成するため、まず試験的に銅導体層２を数層印刷
した後、その上に抵抗体層４を印刷形成して位置合わせ
を行い、位置合わ「が完了した時点で絶縁基板１上に改
めて低抗体層４を印刷し、しかる後銅尋体層２を印刷形
成するという方法が採られていた。したがって■枚数が
多くなり作業効率が悪いという問題があった。
方法においては、絶縁基板１上に最下層のパターンを印
刷する際の位置合わせが難しく、特に導体層２を銅で構
成した厚膜多層回路基板を製造する場合には、材料シス
テムの制約から最初に抵抗ペーストを印刷して抵抗体層
４を形成するため、まず試験的に銅導体層２を数層印刷
した後、その上に抵抗体層４を印刷形成して位置合わせ
を行い、位置合わ「が完了した時点で絶縁基板１上に改
めて低抗体層４を印刷し、しかる後銅尋体層２を印刷形
成するという方法が採られていた。したがって■枚数が
多くなり作業効率が悪いという問題があった。
［発明の目的］
本発明はこのような問題を解決するためになされたもの
で、絶縁基板上に位置合ね”Ｖの基準となる最下層のパ
ターンを精度よく印刷することにより、特性の良好な厚
膜多層回路基板を提供することを目的とする。
で、絶縁基板上に位置合ね”Ｖの基準となる最下層のパ
ターンを精度よく印刷することにより、特性の良好な厚
膜多層回路基板を提供することを目的とする。
［発明の概要］
′本発明の厚膜多層回路基板は、絶縁基板上に導体層、
抵抗体層、絶縁体層を所定の順に印刷積層して厚膜回路
を形成する厚膜回路基板において、前記厚膜回路を構成
する最下層を印刷する際に、同じ材料で前記絶縁基板の
回路形成不要部に、該絶縁基板辺にそれぞれ平行な２つ
の直線部を有し内部に任意形状の非印刷部が形成された
標識を印刷し、前記非印刷部を基準にして各層の位置合
わμができるようにしたことにより、厚ＩＪａ回路を構
成する各層を精度よく位置合わせして印刷可能としたも
のである。
抵抗体層、絶縁体層を所定の順に印刷積層して厚膜回路
を形成する厚膜回路基板において、前記厚膜回路を構成
する最下層を印刷する際に、同じ材料で前記絶縁基板の
回路形成不要部に、該絶縁基板辺にそれぞれ平行な２つ
の直線部を有し内部に任意形状の非印刷部が形成された
標識を印刷し、前記非印刷部を基準にして各層の位置合
わμができるようにしたことにより、厚ＩＪａ回路を構
成する各層を精度よく位置合わせして印刷可能としたも
のである。
［発明の実施例１
以下、本発明の実施例を図面に基づいて説明する。
この実施例の厚膜多層回路基板は次のようにして製造さ
れる。まず第１図（ａ＞に示すように、絶縁基板７上に
所定のパターンの抵抗体層８を印刷して最下層を形成す
る際に、絶縁基板７上の厚膜回路を形成しない対角線上
の対向するコーナ一部に、同じ抵抗体ペーストを用いて
、それぞれ位置合わ゛ぜ用標識９を同時に印刷する。こ
こで標識９は、絶縁基板７の直交する２辺にそれぞれ平
行な２つの直線部からなるＬ字形状を有し、内部にこれ
より上側の層と同数の円形の白抜き非印刷部１０が設り
られている。そしてこれらの標識９の２つの直線部が、
絶縁基板７の対向する辺からそれぞれ予め設定された距
Ｊｉｍ（β１、β１′β２．２２′ ）にあることを確
認することにより、抵抗体層８が正規の位置に位置合わ
せされたことが確認される。
れる。まず第１図（ａ＞に示すように、絶縁基板７上に
所定のパターンの抵抗体層８を印刷して最下層を形成す
る際に、絶縁基板７上の厚膜回路を形成しない対角線上
の対向するコーナ一部に、同じ抵抗体ペーストを用いて
、それぞれ位置合わ゛ぜ用標識９を同時に印刷する。こ
こで標識９は、絶縁基板７の直交する２辺にそれぞれ平
行な２つの直線部からなるＬ字形状を有し、内部にこれ
より上側の層と同数の円形の白抜き非印刷部１０が設り
られている。そしてこれらの標識９の２つの直線部が、
絶縁基板７の対向する辺からそれぞれ予め設定された距
Ｊｉｍ（β１、β１′β２．２２′ ）にあることを確
認することにより、抵抗体層８が正規の位置に位置合わ
せされたことが確認される。
次いで、抵抗体ペーストで印刷形成されたこれら一対の
標ｖＡ９の非印刷部１０を基準にして、次のように上層
各層の印刷位置合わせが行われる。
標ｖＡ９の非印刷部１０を基準にして、次のように上層
各層の印刷位置合わせが行われる。
すなわら、第１図（ｂ）に示Ｖにうに、標識（９）内部
の複数の非印刷部（１０）のうらまず特定の１個を位置
合わＵの基準にし、この非印刷部１０の中央に別の抵抗
体ペーストで印刷された標ｖ＆１１がくるように、第２
抵抗体層１１を印刷した後、別の非印刷部１０８１に同
様にして導体層１２を印刷して形成する。
の複数の非印刷部（１０）のうらまず特定の１個を位置
合わＵの基準にし、この非印刷部１０の中央に別の抵抗
体ペーストで印刷された標ｖ＆１１がくるように、第２
抵抗体層１１を印刷した後、別の非印刷部１０８１に同
様にして導体層１２を印刷して形成する。
こうして効率よく順に各層を位置合わせしながら印刷し
てゆくことによって、各層パターンの印刷位置ずれがな
く特性的に優れた厚膜多１！回路塁板を製造することが
できる。
てゆくことによって、各層パターンの印刷位置ずれがな
く特性的に優れた厚膜多１！回路塁板を製造することが
できる。
次に、１枚の絶縁基板から厚膜多層回路基板を多面取り
した場合の実施例を第２図を参照して説明する。
した場合の実施例を第２図を参照して説明する。
この実施例においては、まず第２図（ａ）に示すように
、絶縁基板７上の対向するコーナ一部に前述の位置合わ
せ用標識９を抵抗体ペーストで印刷すると同時に、これ
らの標識９と多面取りのためのＶ溝１３をはさんで向か
い合う位置に、それぞれ同じ形状で非印刷部１４を有す
る小標識１５を印刷する。
、絶縁基板７上の対向するコーナ一部に前述の位置合わ
せ用標識９を抵抗体ペーストで印刷すると同時に、これ
らの標識９と多面取りのためのＶ溝１３をはさんで向か
い合う位置に、それぞれ同じ形状で非印刷部１４を有す
る小標識１５を印刷する。
こうしてこれらの標識９および小標識１５の直線部が最
も近いＶ溝１３からそれぞれ所定の距離（Ｊ２３、Ｊ２
．３′、β４．１４′、Ｊ！、５．２５′、Ｉｓ、ｆｆ
１ｓ’）だけ離れた位置にあることを確認することによ
り、抵抗体層８の印刷位置合わＵが行われる。
も近いＶ溝１３からそれぞれ所定の距離（Ｊ２３、Ｊ２
．３′、β４．１４′、Ｊ！、５．２５′、Ｉｓ、ｆｆ
１ｓ’）だけ離れた位置にあることを確認することによ
り、抵抗体層８の印刷位置合わＵが行われる。
次いで第２図（ｂ）に示すＪ：うに、標識９内部の非印
刷部１０をそれぞれ基に、シート抵抗の異なる第２抵抗
体層１１と、導体層１２を順に各面に印刷してゆく。
刷部１０をそれぞれ基に、シート抵抗の異なる第２抵抗
体層１１と、導体層１２を順に各面に印刷してゆく。
［発明の効果］
以上の説明から明らかなように、絶縁基板上に最初に印
刷形成する最下層の印刷位置合わＶを極めて容易に行う
ことができる。
刷形成する最下層の印刷位置合わＶを極めて容易に行う
ことができる。
また上層各層も精度よく印刷形成することができ、特性
の良好な厚膜多層回路基板を効率よく製造することがで
きる。
の良好な厚膜多層回路基板を効率よく製造することがで
きる。
第１図は本発明の一実施例の厚膜多層回路基板の平面図
、第２図は別の実施例の厚膜多層回路基板の平面図、第
３図は従来の厚ｌｔＡ多層回路基板の製造方法を示す基
板の平面図である。。 １．７・・・・・・絶縁基板 ２．１２・・・導体層 ３・・・・・・・・・・・・円形標識 ４．８・・・・・・抵抗体層
、第２図は別の実施例の厚膜多層回路基板の平面図、第
３図は従来の厚ｌｔＡ多層回路基板の製造方法を示す基
板の平面図である。。 １．７・・・・・・絶縁基板 ２．１２・・・導体層 ３・・・・・・・・・・・・円形標識 ４．８・・・・・・抵抗体層
Claims (1)
- （１）絶縁基板上に導体層、抵抗体層、絶縁体層を所定
の順に印刷積層して厚膜回路を形成する厚膜回路基板に
おいて、前記厚膜回路を構成する最下層を印刷する際に
、同じ材料で前記絶縁基板の回路形成不要部に、該絶縁
基板辺にそれぞれ平行な２つの直線部を有し内部に任意
形状の非印刷部が形成された標識を印刷し、前記非印刷
部を基準にして各層の位置合わせを行うようにしたこと
を特徴とする厚膜多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14365885A JPS624399A (ja) | 1985-06-30 | 1985-06-30 | 厚膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14365885A JPS624399A (ja) | 1985-06-30 | 1985-06-30 | 厚膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS624399A true JPS624399A (ja) | 1987-01-10 |
Family
ID=15343914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14365885A Pending JPS624399A (ja) | 1985-06-30 | 1985-06-30 | 厚膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624399A (ja) |
-
1985
- 1985-06-30 JP JP14365885A patent/JPS624399A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW521554B (en) | Master flexible wiring plate, photomask for the exposure in photolithography process, manufacturing method of multilayer flexible wiring plate | |
| JPS624399A (ja) | 厚膜多層回路基板 | |
| JPS61206288A (ja) | フレキシブルプリント配線基板 | |
| JP2977698B2 (ja) | 積層基板 | |
| JPH0514541Y2 (ja) | ||
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
| JPH07335411A (ja) | チップ型抵抗ネットワーク | |
| JPS6211299A (ja) | 厚膜多層回路基板 | |
| JP2550781B2 (ja) | 印刷配線板の製造方法 | |
| JPS6089912A (ja) | 多層基板内蔵コンデンサ | |
| JP4309882B2 (ja) | 多数個取り用配線基板 | |
| JPS594198A (ja) | プリント配線基板の製造方法 | |
| JPS61180496A (ja) | 回路基板の形成方法 | |
| JPH1154918A (ja) | 厚膜多層回路基板およびその製造方法 | |
| JPS5856494A (ja) | ア−トワ−クフイルムの形成方法 | |
| JPH0546068U (ja) | 多層セラミツク基板 | |
| JPS59148387A (ja) | セラミツク焼結体基板の穴加工方法 | |
| JP2000031627A (ja) | プリント配線板の製造方法および実装方法 | |
| JPS6239558B2 (ja) | ||
| JPH0230195A (ja) | 厚膜基板印刷における位置合せ方法 | |
| JPS5889893A (ja) | スクリ−ンの位置合せ方法 | |
| JPH04307796A (ja) | 多層印刷配線板の製造方法 |