JPS6243622A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS6243622A JPS6243622A JP60183375A JP18337585A JPS6243622A JP S6243622 A JPS6243622 A JP S6243622A JP 60183375 A JP60183375 A JP 60183375A JP 18337585 A JP18337585 A JP 18337585A JP S6243622 A JPS6243622 A JP S6243622A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- electrodes
- time
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マド1ノクス状に配列された液晶セルから
なる液晶表示装置に関する。
なる液晶表示装置に関する。
−4に、マトリクス状に配列された液晶セルからなるア
クティブマトリクス型の液晶表示装置は、たとえば第8
図および第9図に示すように、N個の信号電極としての
X電極ライン(Yl)、(Y2)、(Y3)。
クティブマトリクス型の液晶表示装置は、たとえば第8
図および第9図に示すように、N個の信号電極としての
X電極ライン(Yl)、(Y2)、(Y3)。
・・・、 (YN)と、゛各Y電極ライン(Yl)〜(
YN)に接触しないように直交して設けられたM個の走
査M、序としてのX電極ライン(XI)、(X2)、(
X3)、・・・、(XM)と、各X電極ライン(Yl)
〜(YN)と各X′ML樺ライン(XI)〜(XM)と
の各交差部に設けられてドレイン、ゲートがそれぞれ前
記各交差部を形成するX電極ラインおよびX電極ライン
に接続されマトリクス状に配列された複数個の薄膜トラ
ンジスタ(以下TPTという) (T11)、(T12
)、・・・、 (T2+)、(T22)、・・・、(T
a+)、・・・、 (TMN)とが設けられた一方の基
板である下部電極基板(1)と、各TPT (To)、
・・・の共通電極(K)が設けられた他方の基板である
透明な上部電極基板(2)と、各TF T (Tu)〜
(TMN)のソースと共通電極(K)との間に設けられ
マトリクス状に配列されて両基板(1)。
YN)に接触しないように直交して設けられたM個の走
査M、序としてのX電極ライン(XI)、(X2)、(
X3)、・・・、(XM)と、各X電極ライン(Yl)
〜(YN)と各X′ML樺ライン(XI)〜(XM)と
の各交差部に設けられてドレイン、ゲートがそれぞれ前
記各交差部を形成するX電極ラインおよびX電極ライン
に接続されマトリクス状に配列された複数個の薄膜トラ
ンジスタ(以下TPTという) (T11)、(T12
)、・・・、 (T2+)、(T22)、・・・、(T
a+)、・・・、 (TMN)とが設けられた一方の基
板である下部電極基板(1)と、各TPT (To)、
・・・の共通電極(K)が設けられた他方の基板である
透明な上部電極基板(2)と、各TF T (Tu)〜
(TMN)のソースと共通電極(K)との間に設けられ
マトリクス状に配列されて両基板(1)。
(2)に挾持された複数個の液晶セル(Lll)、(L
12)、・・・。
12)、・・・。
(L21)、(L22)、・・・、(La+)、・・・
、 (LMN )とにより構成されている。
、 (LMN )とにより構成されている。
そして、映像信号入力端子(voへの映像信号VIをタ
ロツク端子(ck)への所定のサンプリングクロックパ
ルスCPによシサンプリングしてホールドし、連続する
1水平走査分の映像信号を各X電極ライン(Yl)〜(
YN)の数すなわちN個の並列の映像信号に変換してセ
ット端子(S)への水平同期パルスH8に同期して出力
するサンプルホールド部(3)ト、クロック端子(ck
)への水平同期パルスH8に同期してM個の出力端子(
q+)〜(QM)から各X電極ライン(X+)〜(XM
)に順次に走査パルスを出力して各X電極ライン(X+
)〜(XM)にそれぞれゲートが接続され71、 各T
PT (Tr+)、・・・をオン状態にするシフトレジ
スタ(4)とにより前記した液晶表示装置が駆動される
。
ロツク端子(ck)への所定のサンプリングクロックパ
ルスCPによシサンプリングしてホールドし、連続する
1水平走査分の映像信号を各X電極ライン(Yl)〜(
YN)の数すなわちN個の並列の映像信号に変換してセ
ット端子(S)への水平同期パルスH8に同期して出力
するサンプルホールド部(3)ト、クロック端子(ck
)への水平同期パルスH8に同期してM個の出力端子(
q+)〜(QM)から各X電極ライン(X+)〜(XM
)に順次に走査パルスを出力して各X電極ライン(X+
)〜(XM)にそれぞれゲートが接続され71、 各T
PT (Tr+)、・・・をオン状態にするシフトレジ
スタ(4)とにより前記した液晶表示装置が駆動される
。
すなわち、サンプルホールド部(3)により、第10図
(b)に示すようなサンプリングクロックパルスCPに
もとづき同図(a)に示す1水平走査線期間(以下LH
という)分の映像信号が順次サンプルホールドされ、同
図(C)に示す1フイ一ルド周期(以下1■という)の
垂直同期パルスVSごとにクリアされるシフトレジスタ
(4)から、同図(d)に示す水平同期パルス旦Sに同
期して同図(Cり 、 (r)にそれぞれ示すようなハ
イレベルの走査パルスがIHごとにX電極ライン(X+
) 、 (X2 )に出力きれるとともに、同様にシ
フトレジブタ(4)から残りのXNNシラインX3’)
〜(XM)にLHごとに順次に走査パルスが出力されて
各X電極ライン(X+ )(XM )ごとの各’I’F
Tがオン状態となり、サンプルホールド部(3)の各出
力端子((+1)。
(b)に示すようなサンプリングクロックパルスCPに
もとづき同図(a)に示す1水平走査線期間(以下LH
という)分の映像信号が順次サンプルホールドされ、同
図(C)に示す1フイ一ルド周期(以下1■という)の
垂直同期パルスVSごとにクリアされるシフトレジスタ
(4)から、同図(d)に示す水平同期パルス旦Sに同
期して同図(Cり 、 (r)にそれぞれ示すようなハ
イレベルの走査パルスがIHごとにX電極ライン(X+
) 、 (X2 )に出力きれるとともに、同様にシ
フトレジブタ(4)から残りのXNNシラインX3’)
〜(XM)にLHごとに順次に走査パルスが出力されて
各X電極ライン(X+ )(XM )ごとの各’I’F
Tがオン状態となり、サンプルホールド部(3)の各出
力端子((+1)。
(02)、・・・、(ON)と各X電極ライン(Yl)
、(Y2)、・・・、(YN)との間にそれぞれ設けら
れ、同図(d)に示す水平同期ハ/l/スH8に同期し
て順次にオンするアナログスイッチ(81)、(82)
、・・・、(SN)およびオン状態のX電極ライン(X
+ )〜(XM)ごとの各TFTを介し、各出力端子(
01)〜(ON)から順次出力される並列映像信号が各
液晶セ/I/(Lo)〜(LMN)に入力され、各液晶
セル(Le+)〜(LMN)が駆動きれる。
、(Y2)、・・・、(YN)との間にそれぞれ設けら
れ、同図(d)に示す水平同期ハ/l/スH8に同期し
て順次にオンするアナログスイッチ(81)、(82)
、・・・、(SN)およびオン状態のX電極ライン(X
+ )〜(XM)ごとの各TFTを介し、各出力端子(
01)〜(ON)から順次出力される並列映像信号が各
液晶セ/I/(Lo)〜(LMN)に入力され、各液晶
セル(Le+)〜(LMN)が駆動きれる。
なお、第9図に示すサンプルホールド部(3)およびシ
フトレジスタ(4)はそれぞれDフリップフロップによ
り構成され、D入力端子(d)がともにアースされ、シ
フトレジスタ(4)のセット端子(s)に垂直同期信号
VSが入力されてクリアされるようになっている。
フトレジスタ(4)はそれぞれDフリップフロップによ
り構成され、D入力端子(d)がともにアースされ、シ
フトレジスタ(4)のセット端子(s)に垂直同期信号
VSが入力されてクリアされるようになっている。
また、この種の液晶表示装置と同様の構成を有し、カラ
ー画像表示を可能にしたものとして、たとえば特開昭5
9−211087号公報に記載のものが提案されている
。
ー画像表示を可能にしたものとして、たとえば特開昭5
9−211087号公報に記載のものが提案されている
。
ところでこの種の液晶表示装置では、液晶セルの劣化を
防止するために、通常液晶セルに加える映像信号の電圧
レベルをIVごとに反転する所謂交流駆動方式が採られ
ており、しかも交流駆動方式のなかでも、液晶セルに加
える映像信号の電圧レベルの基準となる共通電極(K)
の電圧レベルを1■ごとにハイレベル(以下Hといつ)
、a−レベル(以下りという)に切り換えて映像信号の
電圧レベルを下げるようにする駆動方式が提案されてい
る。
防止するために、通常液晶セルに加える映像信号の電圧
レベルをIVごとに反転する所謂交流駆動方式が採られ
ており、しかも交流駆動方式のなかでも、液晶セルに加
える映像信号の電圧レベルの基準となる共通電極(K)
の電圧レベルを1■ごとにハイレベル(以下Hといつ)
、a−レベル(以下りという)に切り換えて映像信号の
電圧レベルを下げるようにする駆動方式が提案されてい
る。
これは、前記各液晶セル(L+ +)〜(LMN )の
共通電極(K)の電圧レベルを、第11図(a)に示す
ように、IVごとにH,Lに交互に反転させることによ
り、各液晶セル(L+l)〜(LMN)に加わる映像信
号の電圧レベルを実効的にlVごとに反転させ、映像信
号の電圧レベルのIVごとの変動量を同図(1))に示
すように小さくすると同時に、映像信号の電圧レベルを
下げるものである。
共通電極(K)の電圧レベルを、第11図(a)に示す
ように、IVごとにH,Lに交互に反転させることによ
り、各液晶セル(L+l)〜(LMN)に加わる映像信
号の電圧レベルを実効的にlVごとに反転させ、映像信
号の電圧レベルのIVごとの変動量を同図(1))に示
すように小さくすると同時に、映像信号の電圧レベルを
下げるものである。
しかし、前記したように1■ごとに共通室tcJQの電
圧レベルが反転するため、第11図(a)に示すように
、あるフィールドAにおいて、共通室bnの電圧レベル
が反転した直後に映像信号が加わる液晶セル、すなわち
表示画面の上端部に位置する液晶セルに比べ、当該フィ
ールドAが終了して共通電極(K)の電圧レベルが再び
反転する直前に映像信号が加わる液晶セル、すなわち表
示画面の下端部に位置する液晶セルが充分応答しないう
ちに共学電圧としての共通電極の電圧レベルが反転じて
しまい、各フィールドにおいて、表示画面の下端部の液
晶セルに映像信号が加わる時間が実質的に短くなって表
示画面の下端部が他に比べて暗くなり、表示むらが発生
するという問題点がある。
圧レベルが反転するため、第11図(a)に示すように
、あるフィールドAにおいて、共通室bnの電圧レベル
が反転した直後に映像信号が加わる液晶セル、すなわち
表示画面の上端部に位置する液晶セルに比べ、当該フィ
ールドAが終了して共通電極(K)の電圧レベルが再び
反転する直前に映像信号が加わる液晶セル、すなわち表
示画面の下端部に位置する液晶セルが充分応答しないう
ちに共学電圧としての共通電極の電圧レベルが反転じて
しまい、各フィールドにおいて、表示画面の下端部の液
晶セルに映像信号が加わる時間が実質的に短くなって表
示画面の下端部が他に比べて暗くなり、表示むらが発生
するという問題点がある。
一方、前記したようにシフトレジスタ(4)かう各X′
ITi、I−γライン(Xl)〜(Xs”)に出力σハ
る走査パルスがI Hこ゛とにシフトするため、たとえ
ば1行目の各液晶セル(L+ + )、(L+2)、・
・、(LIN)について見た場合、X″1F外ライシラ
インへの)[査パルスがliに反転した直後に映像信号
が人υさハるγ夜晶セル(I泪)への映(φIiiソの
入力時間に比べ、X型棒ライン(Xl)ヘノ走査パルス
が■・に反転する直1)I■に映像信号が入力される1
夜品セル(I、IN)への映像信号の入力時間が短くな
り、残りの各行の液晶セルにおいても同様の現゛くが生
じ、各フィールドにおいて、表示画面の/1E端部に位
′dする液晶セルに比べ、表示画面の右端部に1☆11
tするz((晶セルへの映像信号の入力時間−が短くな
って表示画面の右端部が他に比べて暗くな0、K7丁ζ
むら?招くという問題点がある。
ITi、I−γライン(Xl)〜(Xs”)に出力σハ
る走査パルスがI Hこ゛とにシフトするため、たとえ
ば1行目の各液晶セル(L+ + )、(L+2)、・
・、(LIN)について見た場合、X″1F外ライシラ
インへの)[査パルスがliに反転した直後に映像信号
が人υさハるγ夜晶セル(I泪)への映(φIiiソの
入力時間に比べ、X型棒ライン(Xl)ヘノ走査パルス
が■・に反転する直1)I■に映像信号が入力される1
夜品セル(I、IN)への映像信号の入力時間が短くな
り、残りの各行の液晶セルにおいても同様の現゛くが生
じ、各フィールドにおいて、表示画面の/1E端部に位
′dする液晶セルに比べ、表示画面の右端部に1☆11
tするz((晶セルへの映像信号の入力時間−が短くな
って表示画面の右端部が他に比べて暗くな0、K7丁ζ
むら?招くという問題点がある。
ジらに、第9図の場合、lH分の映像信号を並い)1・
I隻像信に;骨こ変換するサンプルホールド部(3)
カr必柑となり、しかく、サンプルホールド部(3)の
描成が非常にWmであるため、サンプルホールド部(3
)。
I隻像信に;骨こ変換するサンプルホールド部(3)
カr必柑となり、しかく、サンプルホールド部(3)の
描成が非常にWmであるため、サンプルホールド部(3
)。
ンフトレシスタ(4) 、各スイッチ(S+)〜(SN
) 等カラなる液晶表示装置の駆動回路をI(:化する
場合に、当JICの集積度が大幅に制御Ljきれ、当該
Iにの簡略化、小型化のvJげになるというbl 2’
、(+・″・ブウ;ある。
) 等カラなる液晶表示装置の駆動回路をI(:化する
場合に、当JICの集積度が大幅に制御Ljきれ、当該
Iにの簡略化、小型化のvJげになるというbl 2’
、(+・″・ブウ;ある。
〔問題点を解決するための目=2つ
この発り]は、前記の点に留(すj、〜てなさね、各“
イを晶セルの輝度゛を均一にして表zj−にむらのイζ
iを;’h ii−。
イを晶セルの輝度゛を均一にして表zj−にむらのイζ
iを;’h ii−。
するものであり、複数の信づ111 hγ七、 +’+
il 、丁[1各−1、シ3電極に直交した複数の庄査
軍rvと、[r1記各イ、“1νた直棒および各走査電
極キ中ダの交差部に、没けら11てマトリクス状に配列
さhた複数個・7> 、、:つ“Iヴ叫−ラノノスタと
が1投けられた一方の入((々と、l’l?l j己各
トラ/ンスタの共通電極が設けられた他方のJl(板と
、1)II記各トランジスタにそれぞれ接続さハフ1リ
クス状に配列されて前記両基板間に挟持でtた複数個の
液晶セルとをfliえた液晶表示装置にお・いて、1)
ツ[記各走査電極序たは前記1(通軍摩の少な/ともい
ずれか一方のX五枠が複数に分割てハたことを特徴とす
る液晶表示装置である。
il 、丁[1各−1、シ3電極に直交した複数の庄査
軍rvと、[r1記各イ、“1νた直棒および各走査電
極キ中ダの交差部に、没けら11てマトリクス状に配列
さhた複数個・7> 、、:つ“Iヴ叫−ラノノスタと
が1投けられた一方の入((々と、l’l?l j己各
トラ/ンスタの共通電極が設けられた他方のJl(板と
、1)II記各トランジスタにそれぞれ接続さハフ1リ
クス状に配列されて前記両基板間に挟持でtた複数個の
液晶セルとをfliえた液晶表示装置にお・いて、1)
ツ[記各走査電極序たは前記1(通軍摩の少な/ともい
ずれか一方のX五枠が複数に分割てハたことを特徴とす
る液晶表示装置である。
したがって、この発明によると、マトリクス状に配列さ
れた詐液晶セルの共通電極が複数に分割され、川、1I
III電極の1F圧を基準してlフィールド周191ご
とに電圧レベルが反転する映像信号を液晶セIしくで加
える際に、表示画面の上端部に位置するr夜1111七
ルに映1℃信号が加わる期間より、表示画面の1・・8
4部に位置する液晶セルに映像信号が加わる期間を斤ら
せ、[−かも1jtT 7己両期間を同程度に設定する
ことがllT能となり、表示両面の下端部の明るさの1
1(下が::U汁これることになる。
れた詐液晶セルの共通電極が複数に分割され、川、1I
III電極の1F圧を基準してlフィールド周191ご
とに電圧レベルが反転する映像信号を液晶セIしくで加
える際に、表示画面の上端部に位置するr夜1111七
ルに映1℃信号が加わる期間より、表示画面の1・・8
4部に位置する液晶セルに映像信号が加わる期間を斤ら
せ、[−かも1jtT 7己両期間を同程度に設定する
ことがllT能となり、表示両面の下端部の明るさの1
1(下が::U汁これることになる。
寸だ、各;[査XTE極が複数に分割され、表示画面の
7.一端1′A;に位置するτ夜晶セルに映像信号が加
わる!gj間しり、表示画imので1端部(【位置する
液晶セルに映(栄信号が加わる期間をσらせ、しかも前
記両191間を同程度に設定することが可能となり、表
示画面の右端部の明るさの低下が防止されることになる
。
7.一端1′A;に位置するτ夜晶セルに映像信号が加
わる!gj間しり、表示画imので1端部(【位置する
液晶セルに映(栄信号が加わる期間をσらせ、しかも前
記両191間を同程度に設定することが可能となり、表
示画面の右端部の明るさの低下が防止されることになる
。
つぎに、この発明を、その実施例を示した第1図ないし
第7し1七ともに詳細に説明する。
第7し1七ともに詳細に説明する。
(実施例1)
まず、実施例1を示した第1iイ1ないし第31ノlに
ついて説明する。
ついて説明する。
第1図において、第8図と同一記号は同一のものもしく
は相当するものを示し、第8[ン1とV4なる点は、上
部電極基板(2)に1投けられた共通室+、−,,tK
)をそれぞれΔ1グ4個ずつのX’、ii嘩ワライン含
む二つに4分割し、分割した各共通′lTi、i;〆を
そハぞハ゛81〜第・1共通′直極(K+ )〜(K4
)とした、+ji、である。
は相当するものを示し、第8[ン1とV4なる点は、上
部電極基板(2)に1投けられた共通室+、−,,tK
)をそれぞれΔ1グ4個ずつのX’、ii嘩ワライン含
む二つに4分割し、分割した各共通′lTi、i;〆を
そハぞハ゛81〜第・1共通′直極(K+ )〜(K4
)とした、+ji、である。
つぎに、[可記した第1−第4共通電J’f I′Kl
)〜・K4)の電圧レベルの切換回路を示す第2図に
おいて、第9図と同一記号は同一のものを示し、/ 5
:L ’L〜・′5d )はDフリップフロラフ(以下
フリンノ°フロップをF1パという)からなる第1〜第
41=”Fであわ、それぞれD入力端子(d)とQ I
i、i力端子五)とがi゛ρ−tさね、各クロック端子
(cl< )がそれぞれシフトレジスタ(4)の1番目
、(M、/4+1)番目、〔へ1/′2ト1〕番目、(
3八L′4!−1)番目ノ出力端子西+)、(qu/4
++)、(+1x+/2−u)、(q3s+/4−+;
K !:’を続され、各クリア端子(R)が’ITI
r’llj、投入時にイニノヤ/l/ l) セラ)
信9を出力するイニシA・ル1Tjl 路の出力端子
(6)に接続きれ、各Q出力端子((1)がそれぞハ、
接続端子(7a)〜(7d)を介して各共通電極(K1
)〜(K4)に接続されている。
)〜・K4)の電圧レベルの切換回路を示す第2図に
おいて、第9図と同一記号は同一のものを示し、/ 5
:L ’L〜・′5d )はDフリップフロラフ(以下
フリンノ°フロップをF1パという)からなる第1〜第
41=”Fであわ、それぞれD入力端子(d)とQ I
i、i力端子五)とがi゛ρ−tさね、各クロック端子
(cl< )がそれぞれシフトレジスタ(4)の1番目
、(M、/4+1)番目、〔へ1/′2ト1〕番目、(
3八L′4!−1)番目ノ出力端子西+)、(qu/4
++)、(+1x+/2−u)、(q3s+/4−+;
K !:’を続され、各クリア端子(R)が’ITI
r’llj、投入時にイニノヤ/l/ l) セラ)
信9を出力するイニシA・ル1Tjl 路の出力端子
(6)に接続きれ、各Q出力端子((1)がそれぞハ、
接続端子(7a)〜(7d)を介して各共通電極(K1
)〜(K4)に接続されている。
つきに、前記実施例の動作について説明する。
いま、シフトレジスタ(4)の1番目の出力端子(q+
)からの走査パルスがたとえば時刻t+KHになり、第
3回出)に示すように時刻1+に第t FF(511)
のQ出力端子((()がLに反転したとすると、出力端
子(91)からの走査パルスが次にHになるまでの1v
の間、第1FF(sa)のQ出力端子(q)はLに保持
され、時刻11からV/′4経過後の時刻L2にシフト
レジスタ(4)のCM/4+1)番目の出力端子(qh
t/4刊)からの走査パルスがHになって同図(C)に
示すように第2FF(51))のQ出力端子(q)が時
i112からlVの間りになり、さらに時刻L1からV
/2経過後の時刻t3にシフトレジスタ(4)の(N/
2+1)番目の出力端子(4N/2+1 )からの走査
パルスがHになって同図(d)に示すように第3FF(
5C)のQ出力端子((1)が時刻L3からIVの間り
になり、時刻L1から3V/、i経過後の時刻t4にシ
フトレジスタ(4)の(3M/4+l)番目の出力端子
(qaht/4++)からの走査パルスがHになって同
図(C)に示すように第4FF(5d)のQ出力端子(
q)が時刻L4からlVの間りになる。
)からの走査パルスがたとえば時刻t+KHになり、第
3回出)に示すように時刻1+に第t FF(511)
のQ出力端子((()がLに反転したとすると、出力端
子(91)からの走査パルスが次にHになるまでの1v
の間、第1FF(sa)のQ出力端子(q)はLに保持
され、時刻11からV/′4経過後の時刻L2にシフト
レジスタ(4)のCM/4+1)番目の出力端子(qh
t/4刊)からの走査パルスがHになって同図(C)に
示すように第2FF(51))のQ出力端子(q)が時
i112からlVの間りになり、さらに時刻L1からV
/2経過後の時刻t3にシフトレジスタ(4)の(N/
2+1)番目の出力端子(4N/2+1 )からの走査
パルスがHになって同図(d)に示すように第3FF(
5C)のQ出力端子((1)が時刻L3からIVの間り
になり、時刻L1から3V/、i経過後の時刻t4にシ
フトレジスタ(4)の(3M/4+l)番目の出力端子
(qaht/4++)からの走査パルスがHになって同
図(C)に示すように第4FF(5d)のQ出力端子(
q)が時刻L4からlVの間りになる。
つぎに、時刻1+から1■経過後の時刻t5にシフトレ
ジスタ(4)の1番目の出力端子(q+)からの走査パ
ルスが再びHになると、第3回出)に示すように時刻む
5に第1FF(5a)のQ出力端子(q)がHに反転し
、同様に時刻t27ta、t4からそれぞれl■経過後
の時刻ts、ty、taKシフトL/ シスタ(4)ノ
CM/4+1) 番目、 (Jt/2+1〕番目、 I
JM/4+1)番目の出力端子(QM/4+1)、(Q
きV2刊)、(43M/4+1)からの走査パルスがH
になると、同図(C)〜(C)にそれぞれ示すように時
刻L6 、 tV 、 t8に第2〜第4FF(5b)
〜(5d)のQ出力端子(q)がHに反転し、これらの
動作の繰り返しにより、第1〜第4FF(5a) 〜(
5d) (D Q出力端子(Q) カV/4ずつずれて
1vごとにt(、Lに交互に反転することになり、第1
〜第4共通電極(K1)〜(K4)の電圧レベルがV/
4ずつずれてtVごとにH,Lに交互に切り換わること
になる。
ジスタ(4)の1番目の出力端子(q+)からの走査パ
ルスが再びHになると、第3回出)に示すように時刻む
5に第1FF(5a)のQ出力端子(q)がHに反転し
、同様に時刻t27ta、t4からそれぞれl■経過後
の時刻ts、ty、taKシフトL/ シスタ(4)ノ
CM/4+1) 番目、 (Jt/2+1〕番目、 I
JM/4+1)番目の出力端子(QM/4+1)、(Q
きV2刊)、(43M/4+1)からの走査パルスがH
になると、同図(C)〜(C)にそれぞれ示すように時
刻L6 、 tV 、 t8に第2〜第4FF(5b)
〜(5d)のQ出力端子(q)がHに反転し、これらの
動作の繰り返しにより、第1〜第4FF(5a) 〜(
5d) (D Q出力端子(Q) カV/4ずつずれて
1vごとにt(、Lに交互に反転することになり、第1
〜第4共通電極(K1)〜(K4)の電圧レベルがV/
4ずつずれてtVごとにH,Lに交互に切り換わること
になる。
したがって、第3図(a)に示すように、シフトレジス
タ(4)の1番目の出力端子(q+)からの走査パルス
のHへの立上りに同期してIVごとに電圧レベルが反転
する映像信号を各液晶セル(L目)、・・・に加えて交
流駆動する場合に第1.第4共通電極(K+)。
タ(4)の1番目の出力端子(q+)からの走査パルス
のHへの立上りに同期してIVごとに電圧レベルが反転
する映像信号を各液晶セル(L目)、・・・に加えて交
流駆動する場合に第1.第4共通電極(K+)。
(K4)の電圧レベルが同じレベルに反転するタイミン
クをずらし、かつtVの期間同一レベルに保持するよう
にしたことにより、表示画面の上端部に位置する液晶セ
ルに前記映像信号が加わる時間と。
クをずらし、かつtVの期間同一レベルに保持するよう
にしたことにより、表示画面の上端部に位置する液晶セ
ルに前記映像信号が加わる時間と。
表示画面の下端部に位置する液晶セルに前記映像信号が
加わる時間とが実質的に同程度になり、従来のように表
示画面の下端部に位置する液晶セルが充分応答しないう
ちに基準電圧としての共通電極の電圧レベルが反転する
こともなく、表示画面の下端部の明るさの低下が防止さ
れる。
加わる時間とが実質的に同程度になり、従来のように表
示画面の下端部に位置する液晶セルが充分応答しないう
ちに基準電圧としての共通電極の電圧レベルが反転する
こともなく、表示画面の下端部の明るさの低下が防止さ
れる。
(実施例2)
つぎに、実施例2を示した第4図および第5図について
説明する。
説明する。
第4図において、第9図と同一記号は同一のものもしく
は相当するものを示し、第9図と異なる点は、走査′F
M、極である各X電極ライン(Xl)〜(X)k()を
それぞれN/2個のX電極ラインを含む左半部(X+)
’〜(Xλ0′ト右半部(xI)′〜(XM)′トニ2
分割し、サンプルホールド部(3)に代え、IHの間に
タロツク端子(ck)に入力されるクロックパルスCP
’に同期してN個の出力端子(q+)〜(QN)から順
次にハイレベルのスイッチ制御パルスを出力し、セット
端子(S)への水平同期パルスH8によりクリアされる
第1シフトレジス゛り(8) ヲ設ケ、第1シフトレジ
スタ(8)からの制御パルスによりそれぞれオンして各
X電極ライン(Y+)〜(YN)に映像信号VIを出力
するN個のアナログスイッチ(S+)’〜(SN)’を
設けるトトモに、クロック端子(ck)への第1シフト
レジスタ(8)の1番目の出力端子(9I)からの制御
パルスに同期してM個の出力端子(q+)〜((1λf
)から各X電極ライン(X+ )〜(XM)の左半部(
X+)’〜(Xh+ )’に順次に走査パルスを出力し
、セット端子(S)への垂直同期パルス■Sによりクリ
アされる第2シフトレジスタ(9)を設け、クロック端
子(ck)への第1シフトレジスタ(8)の(N/2+
1)番目の出力端子(q N/2+ 1 )からの制御
パルスに同期してM個の出力端子(q+)〜(qN+)
から各x′:F!。
は相当するものを示し、第9図と異なる点は、走査′F
M、極である各X電極ライン(Xl)〜(X)k()を
それぞれN/2個のX電極ラインを含む左半部(X+)
’〜(Xλ0′ト右半部(xI)′〜(XM)′トニ2
分割し、サンプルホールド部(3)に代え、IHの間に
タロツク端子(ck)に入力されるクロックパルスCP
’に同期してN個の出力端子(q+)〜(QN)から順
次にハイレベルのスイッチ制御パルスを出力し、セット
端子(S)への水平同期パルスH8によりクリアされる
第1シフトレジス゛り(8) ヲ設ケ、第1シフトレジ
スタ(8)からの制御パルスによりそれぞれオンして各
X電極ライン(Y+)〜(YN)に映像信号VIを出力
するN個のアナログスイッチ(S+)’〜(SN)’を
設けるトトモに、クロック端子(ck)への第1シフト
レジスタ(8)の1番目の出力端子(9I)からの制御
パルスに同期してM個の出力端子(q+)〜((1λf
)から各X電極ライン(X+ )〜(XM)の左半部(
X+)’〜(Xh+ )’に順次に走査パルスを出力し
、セット端子(S)への垂直同期パルス■Sによりクリ
アされる第2シフトレジスタ(9)を設け、クロック端
子(ck)への第1シフトレジスタ(8)の(N/2+
1)番目の出力端子(q N/2+ 1 )からの制御
パルスに同期してM個の出力端子(q+)〜(qN+)
から各x′:F!。
極ライン(X+)〜(XM)の右半部(X+)’〜(X
λ0′に順次に走査パルスを出力し、セット端子(S)
への垂直同期パルス■Sによりクリアされる第3シフト
レジスタaaを設けた白、である。
λ0′に順次に走査パルスを出力し、セット端子(S)
への垂直同期パルス■Sによりクリアされる第3シフト
レジスタaaを設けた白、である。
なお、第1−第3シフトレジスタ(8)〜01はそれぞ
hI)フリップフロップ(・こよりt14成をれ、D入
力端F ((1)はそれぞれアースされでいるものとす
る。
hI)フリップフロップ(・こよりt14成をれ、D入
力端F ((1)はそれぞれアースされでいるものとす
る。
つぎに、nil記実施例の動作について説+plする。
イマ、’B 5 [’l (d) K示す水vIQ 期
ハ/lz スFISコ(!:にクリア智れる第1シフト
レジスタ(8)のクロック端−r((・k)に、同図用
)に示すようなりロックパルスCI”が人υきtすると
、ff1il記クロツクパルスCP’に同期シて第1シ
フトレンスタ(8)の出力端子(q+)〜(qN)から
舶次にflの制御パルスが出力きれ、スイッチr81)
’〜(8N)’が(頃次にオンして同図(a)に示す1
8分の映像信号〜′Iがオン状態のスイッチ(SI)′
を介して各Y電極ライン(Yl)〜(YN)に順次に加
えられるとともに、第1シフトレジスタ(8)の1番目
およびF:N/2+1″1番目の出力端子(’(1+)
、(+IN/2刊)それぞ八からI Hごとに出力きれ
るHの制御パルスに同1911 して第2.第3シフト
レジスタ(9) 、 Qlから各XN t、m ライフ
(Xl) 〜(XM)ノ左半i (Xt)’〜(XM
)’オヨUr〒半部ζX1)/′〜(X〜l)′それぞ
れに蓋10次にIIの、、’、ゾrパルスが出力される
。
ハ/lz スFISコ(!:にクリア智れる第1シフト
レジスタ(8)のクロック端−r((・k)に、同図用
)に示すようなりロックパルスCI”が人υきtすると
、ff1il記クロツクパルスCP’に同期シて第1シ
フトレンスタ(8)の出力端子(q+)〜(qN)から
舶次にflの制御パルスが出力きれ、スイッチr81)
’〜(8N)’が(頃次にオンして同図(a)に示す1
8分の映像信号〜′Iがオン状態のスイッチ(SI)′
を介して各Y電極ライン(Yl)〜(YN)に順次に加
えられるとともに、第1シフトレジスタ(8)の1番目
およびF:N/2+1″1番目の出力端子(’(1+)
、(+IN/2刊)それぞ八からI Hごとに出力きれ
るHの制御パルスに同1911 して第2.第3シフト
レジスタ(9) 、 Qlから各XN t、m ライフ
(Xl) 〜(XM)ノ左半i (Xt)’〜(XM
)’オヨUr〒半部ζX1)/′〜(X〜l)′それぞ
れに蓋10次にIIの、、’、ゾrパルスが出力される
。
すなわち、第5[ス[((′)に示す垂直[・;l 1
!71パルスv8の入力によりクリアされた第2シフト
レノツタ(())ツタロックE 子(ck)に第1シフ
トレノスタ(8)の1番目の出力端“子< 1.+ +
)からのjl+1+ /Aパルスが入2りさfすると
、同図(c)に示すように、第2シフトレンスタ(9)
の1番目の出力端子(q+)からIHの間[(のIL査
ハルスカ吊カフれ、第2シフトレンスタ(9)のり[コ
ック端子(ck)への第17フトレシスタ(8)の1番
目の出力端子((l 1 )からの次の制御パルスの入
力により、同図(1)に示すように、第2シフトレノス
タ((1)の2番目の出力端子(q2)からl Hの間
Hのノ[査パルスが出力され、以後同様にして第27フ
トレンスタ(9)の残りの出力端子(qa)〜((1λ
I)から111ごとに、11[口火にHの走査パルスが
出力きれる。
!71パルスv8の入力によりクリアされた第2シフト
レノツタ(())ツタロックE 子(ck)に第1シフ
トレノスタ(8)の1番目の出力端“子< 1.+ +
)からのjl+1+ /Aパルスが入2りさfすると
、同図(c)に示すように、第2シフトレンスタ(9)
の1番目の出力端子(q+)からIHの間[(のIL査
ハルスカ吊カフれ、第2シフトレンスタ(9)のり[コ
ック端子(ck)への第17フトレシスタ(8)の1番
目の出力端子((l 1 )からの次の制御パルスの入
力により、同図(1)に示すように、第2シフトレノス
タ((1)の2番目の出力端子(q2)からl Hの間
Hのノ[査パルスが出力され、以後同様にして第27フ
トレンスタ(9)の残りの出力端子(qa)〜((1λ
I)から111ごとに、11[口火にHの走査パルスが
出力きれる。
また、第5図((ニ)に示す垂直同期パルス■Sの人力
によりクリアされた第3シフトレジスタqOのクロック
端子(ck)に第1ンフトレンスタ(8)のCN/2+
1〕番Hの出力端子(q N/2+ 1 )から制御パ
ルスが入力されるごとに、前記した第2シフトレジスタ
(9)の場合と同様にして、同図(g)、山)にそれぞ
れ示すように、第3シフトレジスタGOの1番目、2番
目の出力端子((1+ )、(+12)から1−1の走
査パルスが出力されるとともに、残りの出力端子((+
3)〜(qM)からIHごと:て11の走査パルスが出
力され、[)11記したl(の走査パルスによりオン状
■となったT FT (T+ +)、・・・を介し、Y
”、ii: f・”;< 5 イア (Y+) 〜(
Ys)ヘノ映像信号が各液晶セル(I・II)、・・・
に入力さハで各r夜晶セル(L目)、・・・がジ1(動
さねる。
によりクリアされた第3シフトレジスタqOのクロック
端子(ck)に第1ンフトレンスタ(8)のCN/2+
1〕番Hの出力端子(q N/2+ 1 )から制御パ
ルスが入力されるごとに、前記した第2シフトレジスタ
(9)の場合と同様にして、同図(g)、山)にそれぞ
れ示すように、第3シフトレジスタGOの1番目、2番
目の出力端子((1+ )、(+12)から1−1の走
査パルスが出力されるとともに、残りの出力端子((+
3)〜(qM)からIHごと:て11の走査パルスが出
力され、[)11記したl(の走査パルスによりオン状
■となったT FT (T+ +)、・・・を介し、Y
”、ii: f・”;< 5 イア (Y+) 〜(
Ys)ヘノ映像信号が各液晶セル(I・II)、・・・
に入力さハで各r夜晶セル(L目)、・・・がジ1(動
さねる。
このとき、たとえば1行目のX電極ライン(Xl)につ
いて見た場合、当13X ’、lj: I餠フィン(X
I )の左半部(Xl )’および右半部(Xl−f:
ハぞれにHの走査パルスが出力されるタイミング、すな
わち第5図(e)お、l:ヒ(g)に示す走たパルスの
ハイレベルへの立上り時刻は、第2.第3シフトレジス
タ(9) 、 01のクロック端子((k)へのクロッ
クパルスの時間差、つまり第1シフトレジスタ(8)の
1番目の出力端子(q+)および〔、N/2+ 1 )
番Hの1翳り端子(qN72++)それぞれから出力さ
れる制御パルスのハイレベルへの立上り時刻の差に相当
する時間差ΔT ((H/2)ずハ、ることになり、従
ってX電極ライン(Xl)の右半部(Xl)’に出力さ
れる走査パルスは左半部(Xl)’に出力さfる走査パ
ルスよりも1iil記時間差ΔTだけttハでハイレベ
ルに立上り、」Tだけ遅れてローレベル(ζγ下ること
になり一残りの各X電極う・f)(X2)〜tX\イに
ついても同様の結果となる。
いて見た場合、当13X ’、lj: I餠フィン(X
I )の左半部(Xl )’および右半部(Xl−f:
ハぞれにHの走査パルスが出力されるタイミング、すな
わち第5図(e)お、l:ヒ(g)に示す走たパルスの
ハイレベルへの立上り時刻は、第2.第3シフトレジス
タ(9) 、 01のクロック端子((k)へのクロッ
クパルスの時間差、つまり第1シフトレジスタ(8)の
1番目の出力端子(q+)および〔、N/2+ 1 )
番Hの1翳り端子(qN72++)それぞれから出力さ
れる制御パルスのハイレベルへの立上り時刻の差に相当
する時間差ΔT ((H/2)ずハ、ることになり、従
ってX電極ライン(Xl)の右半部(Xl)’に出力さ
れる走査パルスは左半部(Xl)’に出力さfる走査パ
ルスよりも1iil記時間差ΔTだけttハでハイレベ
ルに立上り、」Tだけ遅れてローレベル(ζγ下ること
になり一残りの各X電極う・f)(X2)〜tX\イに
ついても同様の結果となる。
したがって、各X7π摩ライン(Xl )〜(X旧のr
+半部(Xl)’〜(Xλ1)″に接続きれた′門“T
それぞれがオン状態になっている期間が、左半部(刈)
′〜(X、s+ )’に接続された”r F Tそれぞ
れがオン状態になっている:17j jjjlよりも2
1時間ずつ遅れるため、表示画面の77 ;+74 r
HV。
+半部(Xl)’〜(Xλ1)″に接続きれた′門“T
それぞれがオン状態になっている期間が、左半部(刈)
′〜(X、s+ )’に接続された”r F Tそれぞ
れがオン状態になっている:17j jjjlよりも2
1時間ずつ遅れるため、表示画面の77 ;+74 r
HV。
に位置する液晶セルへの映像信号の入力時間:・: +
)ii記した第9図の場合よりも」1゛時間長くなり、
表71−画面の右端部のF叫るさの低下が防止でれる。
)ii記した第9図の場合よりも」1゛時間長くなり、
表71−画面の右端部のF叫るさの低下が防止でれる。
(実施例3)
つぎに、実施例3を示す第6図および第7’、、41に
ついて説明する。
ついて説明する。
第6図において第4図と同一記号は同一のものもしくは
相当するものを示し、第4図と異なる占は、各X電極ラ
イン(XI )〜(XM) をそれぞれN/4個のX
電極ラインを含む第1領域(XIA)〜(XMA )
。
相当するものを示し、第4図と異なる占は、各X電極ラ
イン(XI )〜(XM) をそれぞれN/4個のX
電極ラインを含む第1領域(XIA)〜(XMA )
。
第2領域(XIn) 〜(Xhtn)、 fi 3領域
(XIC) 〜(XMC) 。
(XIC) 〜(XMC) 。
第4領域(XID)〜(XMD)に4分割し、図示され
ていないが、前記第2.第3シフトレジスタ(9) 、
nf)と同bp ノセット端子への垂直同期パルスに
ょククリアをれるDフリップフロップからなる第4〜第
7シフトレジスタを設け、第4〜第7シフトレジスタの
クロック端子を第1シフトレジスタ(8)の1番目、
(N/4+1)番目、 (N/2+1)番目、 (8N
/4+1)番目の各出力端子(q+)、(qN/4++
)、(qN/2刊)、(43N/4+1 )にそflそ
れ接続し、第4〜第7シフトレジスタのM個の出力端子
それぞれを各X電極ライン(XI )〜(XM)の第1
−第4領域(XIA)〜(XMA) 、(XIn)〜(
XMB)。
ていないが、前記第2.第3シフトレジスタ(9) 、
nf)と同bp ノセット端子への垂直同期パルスに
ょククリアをれるDフリップフロップからなる第4〜第
7シフトレジスタを設け、第4〜第7シフトレジスタの
クロック端子を第1シフトレジスタ(8)の1番目、
(N/4+1)番目、 (N/2+1)番目、 (8N
/4+1)番目の各出力端子(q+)、(qN/4++
)、(qN/2刊)、(43N/4+1 )にそflそ
れ接続し、第4〜第7シフトレジスタのM個の出力端子
それぞれを各X電極ライン(XI )〜(XM)の第1
−第4領域(XIA)〜(XMA) 、(XIn)〜(
XMB)。
(XIc)〜(Xhtc ) 、 (XI o)〜(X
MD)にそれぞれ接続し、各り入力端子をアースした点
である。
MD)にそれぞれ接続し、各り入力端子をアースした点
である。
そして、実施例2の場合と同様に、第7図(b)に示す
ようなりロックパルスCP’に同期して第1シフトレジ
スタ(8)の出力端子(q+)〜(QN)から順次にH
の制翅1パルスが出力され、@記した各スイッチ(S+
)’〜(SN)’が順次にオンして同図(u)に示すl
)1分の映像信号VIがオン状態のスイッチ(S+:l
’〜(SN)′を介して各Y?[@ライン(Yl)〜(
YN)に順次に加えられるとともに、第1シフトレジス
タ(8)の出力端子(甲)。
ようなりロックパルスCP’に同期して第1シフトレジ
スタ(8)の出力端子(q+)〜(QN)から順次にH
の制翅1パルスが出力され、@記した各スイッチ(S+
)’〜(SN)’が順次にオンして同図(u)に示すl
)1分の映像信号VIがオン状態のスイッチ(S+:l
’〜(SN)′を介して各Y?[@ライン(Yl)〜(
YN)に順次に加えられるとともに、第1シフトレジス
タ(8)の出力端子(甲)。
(QN/4+1)、(QN/2+1)、(Q3N/4+
1)それぞれからIHごとに出力されるH−(7)制御
パルスにそれぞれ同期して前記第4〜第7シフトレジス
タからIHごとに各X電極ライン(XI)〜(XM)の
各領域(XIA)〜(XMA)、(XID)〜(XMB
) 、 (XIc)〜(XMC)、(XID)〜(X
MD)それぞれに順次にHの走査パルスが出力きれる。
1)それぞれからIHごとに出力されるH−(7)制御
パルスにそれぞれ同期して前記第4〜第7シフトレジス
タからIHごとに各X電極ライン(XI)〜(XM)の
各領域(XIA)〜(XMA)、(XID)〜(XMB
) 、 (XIc)〜(XMC)、(XID)〜(X
MD)それぞれに順次にHの走査パルスが出力きれる。
このとき、たとえば1行目のX電極ライン(Xl)につ
いて見た場合、前記第4〜第7シフトレジスタから尚該
X電極ライン(Xl)の第1〜第4領域(XIA)、(
XIB)、(XIC)、(XID)それぞれへの走査パ
ルスのハイレベルへの立上りおよび立下りは第7図(C
)〜(「)それぞれに示すようになり、同図(e)に示
す第1領域(XIA)への走査パルスのハイレベルへの
立上す時刻t+’ 、すなわち第1シフトレジスタ(8
)の出力端子(q+)からのHの制御パルスの出力時刻
t+’を基準とすると、第2.第3.第4領域(XI
B)、 (XI C) 。
いて見た場合、前記第4〜第7シフトレジスタから尚該
X電極ライン(Xl)の第1〜第4領域(XIA)、(
XIB)、(XIC)、(XID)それぞれへの走査パ
ルスのハイレベルへの立上りおよび立下りは第7図(C
)〜(「)それぞれに示すようになり、同図(e)に示
す第1領域(XIA)への走査パルスのハイレベルへの
立上す時刻t+’ 、すなわち第1シフトレジスタ(8
)の出力端子(q+)からのHの制御パルスの出力時刻
t+’を基準とすると、第2.第3.第4領域(XI
B)、 (XI C) 。
(XI D)への走査パルスの立上υ時刻はそれぞれ同
図(d)〜(1゛)に示すように、時刻t+’からΔT
’(<H/4)。
図(d)〜(1゛)に示すように、時刻t+’からΔT
’(<H/4)。
2、J’l”、3ΔT′時間後の時刻tz ’、 ts
’、 t4’ 、つまり第1シフトレジスタ(8)の
出力端子(QN/4+1 )、(QN/2+1 )、(
93N/4+1 )からのHの制御パルスの出力時刻t
2’ 、ta’ 、 t4’となり、同様に第1〜第4
領域(XIA)、(Xlll)、(XIC)、(XID
)への走査パルスのローレベルの立下り時刻は第1領域
(XIA)への走査パルスの立下り時刻を基準として順
次ΔT′ずつ遅れることになり、残りの各XTji棒ラ
イシライン)〜(XM)についても同様の結果となる。
’、 t4’ 、つまり第1シフトレジスタ(8)の
出力端子(QN/4+1 )、(QN/2+1 )、(
93N/4+1 )からのHの制御パルスの出力時刻t
2’ 、ta’ 、 t4’となり、同様に第1〜第4
領域(XIA)、(Xlll)、(XIC)、(XID
)への走査パルスのローレベルの立下り時刻は第1領域
(XIA)への走査パルスの立下り時刻を基準として順
次ΔT′ずつ遅れることになり、残りの各XTji棒ラ
イシライン)〜(XM)についても同様の結果となる。
なお、前記各時刻t+’、t2’、U’、t4’は第7
図(1))に示すように第1シフトレジスタ(8)への
1番目、〔N/4+1〕番目、 (N/2+1)番目、
(3N/4+1)番目のクロックパルスの入力時刻で
あることは言うまでもない。
図(1))に示すように第1シフトレジスタ(8)への
1番目、〔N/4+1〕番目、 (N/2+1)番目、
(3N/4+1)番目のクロックパルスの入力時刻で
あることは言うまでもない。
したがって、各X電極ライン(Xl)〜(Xht)の第
4領域(XI o)〜(Xhs D)に接続場れたTP
Tそれぞれがオン状態となっている期間が、第1領域(
X I A )〜(XMA)に接続されたTPTそれぞ
れがオン状態となっている期間よりも3.JT’時間ず
つ遅れるため、表示画面の右端部に位置する液晶セルへ
の映像信号の入力時間は前記した第9図の場合よりも長
くなり、表示画面の右端部の明るきの低下が防止される
。
4領域(XI o)〜(Xhs D)に接続場れたTP
Tそれぞれがオン状態となっている期間が、第1領域(
X I A )〜(XMA)に接続されたTPTそれぞ
れがオン状態となっている期間よりも3.JT’時間ず
つ遅れるため、表示画面の右端部に位置する液晶セルへ
の映像信号の入力時間は前記した第9図の場合よりも長
くなり、表示画面の右端部の明るきの低下が防止される
。
なお、実施例1では共通電極(K)を4分割したが、2
分割、3分割あるいは5分割以上であってもよい。
分割、3分割あるいは5分割以上であってもよい。
まだ、走査電極であるX電極ライン(XI)〜(息0を
、実施例2.実施例3に限らず、3分割あるいは5分割
以上に分割してもよいことは勿論である。
、実施例2.実施例3に限らず、3分割あるいは5分割
以上に分割してもよいことは勿論である。
さらに、共通電極(K)とX電極ライン(Xl)〜(も
f)とを同時に分割しても、この発明を同様に実施する
ことができる。
f)とを同時に分割しても、この発明を同様に実施する
ことができる。
以上のように、この発明の液晶表示装置によると、共通
電極(K)を複数に分割したため、共通電極の電圧を基
準にしてlフィールド期間ごとに映像信号の電圧レベル
を反転ζせて各液晶セル(L++)。
電極(K)を複数に分割したため、共通電極の電圧を基
準にしてlフィールド期間ごとに映像信号の電圧レベル
を反転ζせて各液晶セル(L++)。
・・・に加え、低電圧の映像信号を液晶セルに加えて駆
動するような場合に、表示画面の上端部に位置する液晶
セルに映像信号が加わる期間よりも、表示画面のF端部
に位置する液晶セルに映像信号が加わる期間を遅らせ、
しかも前記両切間を同程度に設定することが可能となり
、表示画面の下端部の明る泗の低下を防1Fすることが
でき、各Z在島セル(L++)、・・・の輝度を均一に
して表示むらの発生を防止することができる。
動するような場合に、表示画面の上端部に位置する液晶
セルに映像信号が加わる期間よりも、表示画面のF端部
に位置する液晶セルに映像信号が加わる期間を遅らせ、
しかも前記両切間を同程度に設定することが可能となり
、表示画面の下端部の明る泗の低下を防1Fすることが
でき、各Z在島セル(L++)、・・・の輝度を均一に
して表示むらの発生を防止することができる。
きらに、走査電極である各X電極ライン(、X+)〜(
′息1)を複数に分割しただめ、表示画面の左端部に位
?+するτ在島セルに映像信号が加わる期間よりも、表
7独両面の眉端部に位置する液晶セルに映像信号が加わ
る期間を遅らせ、しかもnIJ記両記聞期間程度に設定
することが可能となり、表示画面の右端部の[Wjるき
の低下を防上することができ、各τ在島セル(L++)
、・・・の輝度を均一にして表示むらの発生ヲ1辺市す
ることができる。
′息1)を複数に分割しただめ、表示画面の左端部に位
?+するτ在島セルに映像信号が加わる期間よりも、表
7独両面の眉端部に位置する液晶セルに映像信号が加わ
る期間を遅らせ、しかもnIJ記両記聞期間程度に設定
することが可能となり、表示画面の右端部の[Wjるき
の低下を防上することができ、各τ在島セル(L++)
、・・・の輝度を均一にして表示むらの発生ヲ1辺市す
ることができる。
虜だ、実施例2 、3VCおいて、従来のような複雑な
サンプルホールド部(3)が不要となり、液晶表示装置
の駆動回路のIC化を図る場合に、ICの簡略化、小型
化を図ることができる。
サンプルホールド部(3)が不要となり、液晶表示装置
の駆動回路のIC化を図る場合に、ICの簡略化、小型
化を図ることができる。
第1閑ないし第7図はそれぞれこの発[]11の、’7
+7晶表示装置の実施例を示し、第1し/1ないし第3
□・・トす〜((゛)はそハぞハ実施例1の一部のうす
眉1.[曳−、′i 、 jq4動回路のブロック図、
動作説i!ll用タイミンクチャート、第4シ1および
第5 j:41 (LL1〜山)はそれそt1実承二例
2の等価回路図および動作説[91用タイミング−21
″ヤード、第6図および第7Lm(a)〜(1)はそハ
ぞtI’、f’施例3の等価回路図および動作説明用タ
イミノグチヤード、第8図および第91りは従来の液晶
表示装置の分離斜現1〈および等(j:!l f’l
13 jxl、第+o:z1□・・t)〜(r)オヨヒ
第11図(J 、 f”) Vi ソfL ソh 第8
1”I :s 、j:び第9図の動作説明用タイミツク
チへ=−トである。 (1) 、 (21・・・下部、上部電極J、u板、(
K)、(K幕)〜(K4゜・・・共通電庵、(Yl)〜
(YN)・・・Y電!′jライノ、(Xl)〜(”)
−X電Th 7 イン、(T++) 〜(TMNし=
’]’F’l’ 1(L++)〜(LλIN)・・・液
晶セル。 代理人 弁理士 藤[T] 生人Iノ[S1%1
■ 1漕ら[k WJ2図 13図 第4図 M X囃Thライン 第5図 第6図 第7図 第8図 】
+7晶表示装置の実施例を示し、第1し/1ないし第3
□・・トす〜((゛)はそハぞハ実施例1の一部のうす
眉1.[曳−、′i 、 jq4動回路のブロック図、
動作説i!ll用タイミンクチャート、第4シ1および
第5 j:41 (LL1〜山)はそれそt1実承二例
2の等価回路図および動作説[91用タイミング−21
″ヤード、第6図および第7Lm(a)〜(1)はそハ
ぞtI’、f’施例3の等価回路図および動作説明用タ
イミノグチヤード、第8図および第91りは従来の液晶
表示装置の分離斜現1〈および等(j:!l f’l
13 jxl、第+o:z1□・・t)〜(r)オヨヒ
第11図(J 、 f”) Vi ソfL ソh 第8
1”I :s 、j:び第9図の動作説明用タイミツク
チへ=−トである。 (1) 、 (21・・・下部、上部電極J、u板、(
K)、(K幕)〜(K4゜・・・共通電庵、(Yl)〜
(YN)・・・Y電!′jライノ、(Xl)〜(”)
−X電Th 7 イン、(T++) 〜(TMNし=
’]’F’l’ 1(L++)〜(LλIN)・・・液
晶セル。 代理人 弁理士 藤[T] 生人Iノ[S1%1
■ 1漕ら[k WJ2図 13図 第4図 M X囃Thライン 第5図 第6図 第7図 第8図 】
Claims (1)
- (1)複数の信号電極と、前記各信号電極に直交した複
数の走査電極と、前記各信号電極および各走査電極の交
差部に設けられてマトリクス状に配列された複数個の薄
膜トランジスタとが設けられた一方の基板と、前記各ト
ランジスタの共通電極が設けられた他方の基板と、前記
各トランジスタにそれぞれ接続されマトリクス状に配列
されて前記両基板間に挾持された複数個の液晶セルとを
備えた液晶表示装置において、前記各走査電極または前
記共通電極の少なくともいずれか一方の電極が複数に分
割されたことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60183375A JPS6243622A (ja) | 1985-08-20 | 1985-08-20 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60183375A JPS6243622A (ja) | 1985-08-20 | 1985-08-20 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6243622A true JPS6243622A (ja) | 1987-02-25 |
Family
ID=16134669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60183375A Pending JPS6243622A (ja) | 1985-08-20 | 1985-08-20 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6243622A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224239A (ja) * | 1992-02-18 | 1993-09-03 | Nec Corp | アクティブマトリクス液晶表示ディスプレイ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167074A (en) * | 1981-04-07 | 1982-10-14 | Seiko Instr & Electronics | Picture display unit |
JPS59111622A (ja) * | 1982-12-17 | 1984-06-27 | Seiko Epson Corp | 液晶表示式受像装置 |
-
1985
- 1985-08-20 JP JP60183375A patent/JPS6243622A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167074A (en) * | 1981-04-07 | 1982-10-14 | Seiko Instr & Electronics | Picture display unit |
JPS59111622A (ja) * | 1982-12-17 | 1984-06-27 | Seiko Epson Corp | 液晶表示式受像装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224239A (ja) * | 1992-02-18 | 1993-09-03 | Nec Corp | アクティブマトリクス液晶表示ディスプレイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0128729B1 (ko) | 매트릭스 표시 장치 | |
JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
EP0466378B1 (en) | Liquid crystal display panel for reduced flicker | |
CN104849890A (zh) | 一种液晶显示面板、显示装置及其驱动方法 | |
JP3069930B2 (ja) | 液晶表示装置 | |
JPH07239463A (ja) | アクティブマトリクス型表示装置およびその表示方法 | |
CN107450225B (zh) | 显示面板及显示装置 | |
CN100555390C (zh) | 液晶显示器及其驱动方法 | |
WO2005114632A1 (ja) | 表示装置および表示装置の駆動方法 | |
US20090251629A1 (en) | Liquid crystal display module | |
JPH088674B2 (ja) | 表示装置 | |
US6304242B1 (en) | Method and apparatus for displaying image | |
JPH0488770A (ja) | 表示装置の駆動方法 | |
JPS6243622A (ja) | 液晶表示装置 | |
CN110832574B (zh) | 显示装置 | |
US20050078075A1 (en) | Display apparatus, method and device of driving the same | |
KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
JP2800822B2 (ja) | 液晶表示装置 | |
JP2577796B2 (ja) | マトリクス型液晶表示装置のための駆動回路 | |
JPH0766252B2 (ja) | 画像表示装置の駆動回路 | |
JPH02312466A (ja) | 液晶ディスプレイ装置 | |
JPH0537909A (ja) | 液晶映像表示装置 | |
JPS62198279A (ja) | 液晶表示装置 | |
JPS63144671A (ja) | 液晶表示駆動方法 | |
JPH08179728A (ja) | 液晶表示装置 |