JPS6242259A - Method for transferring data between processors - Google Patents
Method for transferring data between processorsInfo
- Publication number
- JPS6242259A JPS6242259A JP60182206A JP18220685A JPS6242259A JP S6242259 A JPS6242259 A JP S6242259A JP 60182206 A JP60182206 A JP 60182206A JP 18220685 A JP18220685 A JP 18220685A JP S6242259 A JPS6242259 A JP S6242259A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- processor
- control data
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
分散処理方法を採、用するディジタル交換機に於いて、
マスクプロセッサ(CP R)がタイム・アサインメン
ト方式により複数個のスレーブプロセッサ(L P R
)からデータを受信する場合、スレーブプロセッサから
データをマスクプロセッサへ送出する時、制御データを
最終バイトに乗せて送出することによりマスクプロセッ
サのハードウェアの軽減を計る。[Detailed Description of the Invention] [Summary] In a digital exchange that adopts and uses a distributed processing method,
A mask processor (CPR) assigns multiple slave processors (LPR) using a time assignment method.
), when transmitting data from the slave processor to the mask processor, the hardware of the mask processor is reduced by transmitting control data on the last byte.
本発明は分散処理方法を取るディジタル交換機に於いて
、加入者回路、トランク回路等に実装されるスレーブプ
ロセッサから交換処理の制御を司るマスクプロセッサへ
のデータ転送をタイムアサインメント方式により行う場
合のデータ送出方法に関するものである。The present invention relates to a digital exchange using a distributed processing method, in which data is transferred from a slave processor installed in a subscriber circuit, a trunk circuit, etc. to a mask processor that controls switching processing using a time assignment method. This relates to a sending method.
従来のデータ転送方法は転送されて来たデータをマスク
プロセッサはデータ転送とは全く異なるタイミングで読
取るため受信バッファの周辺回路により受信タイミング
及び有効性をチェックしてマスクプロセッサに通知しな
ければならないと云う欠点があり、此の改善が強く求め
られていた。In conventional data transfer methods, the mask processor reads the transferred data at a timing completely different from the data transfer, so the receive buffer's peripheral circuitry must check the reception timing and validity and notify the mask processor. However, there was a strong need for improvement.
分散処理方法を取るディジタル交換機に於いては、マス
クプロセッサとスレーブプロセッサの間でデータ転送を
行う必要がある。此の様な場合従来は両プロセッサ間で
発信、応答を繰り返しつつデータを転送するデマンドア
サイン方式を取るのが普通であるが、最近データ転送手
順を簡略化するためタイムアサインメント方式でデータ
転送する方法が使用されてきた。In a digital exchange that uses a distributed processing method, it is necessary to transfer data between a mask processor and slave processors. In cases like this, conventionally the demand assignment method was used to transfer data while repeating transmissions and responses between both processors, but recently, in order to simplify the data transfer procedure, data is transferred using the time assignment method. method has been used.
第3図は従来のプロセッサ間データ転送方法の一例の説
明図である。FIG. 3 is an explanatory diagram of an example of a conventional inter-processor data transfer method.
図中、1はスレーブプロセッサ、2はマスクプロセッサ
、3はスレーブプロセッサ1の送信用バッファ、4はマ
スクプロセッサ2の受信用バッファ、5は制御データ用
バッファ、6は制御回路である。In the figure, 1 is a slave processor, 2 is a mask processor, 3 is a transmission buffer of the slave processor 1, 4 is a reception buffer of the mask processor 2, 5 is a control data buffer, and 6 is a control circuit.
スレーブプロセッサ1からマスクプロセッサ2ヘデータ
を転送する場合、先づスレーブプロセッサ1から送信用
バッファ3へ転送データを移し、送信用バッファ3に格
納された転送データをマスクプロセッサ2の受信用バッ
ファ4へ転送し、マスタプロセンサ2が受信用バッファ
4のデータを読取る手順をとる。When transferring data from slave processor 1 to mask processor 2, the transfer data is first transferred from slave processor 1 to transmission buffer 3, and the transfer data stored in transmission buffer 3 is transferred to reception buffer 4 of mask processor 2. Then, the master processor 2 takes steps to read the data in the reception buffer 4.
此処で云うタイムアサインメント方式とはバッファ3−
バッファ4のデータ転送方式である。The time assignment method referred to here is the buffer 3-
This is the data transfer method of buffer 4.
従来のタイムアサインメント方式を採るデータ転送方式
では、スレーブプロセッサ1から転送データと転送の為
の制御データを送出し、マスクプロセッサ2側では制御
データ用バッファ5に収容された制御データを制御回路
6によりチェックし、バッファ4の受信データが有効デ
ータであると判別した時はバッファ4の受信データをマ
スクプロセッサ2が取り込みデータ転送を行う。In the conventional data transfer method using the time assignment method, the slave processor 1 sends transfer data and control data for transfer, and the mask processor 2 side transfers the control data stored in the control data buffer 5 to the control circuit 6. When it is determined that the received data in the buffer 4 is valid data, the mask processor 2 takes in the received data in the buffer 4 and transfers the data.
然しなからマスクプロセッサ2はデータ転送とは全く異
なるタイミングで転送データを読取る為受信バッファ4
の周辺に制御回路6を設け、制御回路6により受信タイ
ミング及び有効性をチェックしてマスクプロセッサに通
知しなければならないと云う欠点があり、此の改善が強
く求められていた。However, since the mask processor 2 reads the transferred data at a timing completely different from the data transfer, the receive buffer 4
There is a drawback in that a control circuit 6 must be provided around the mask processor, and the control circuit 6 must check the reception timing and validity and notify the mask processor.Therefore, there has been a strong demand for an improvement in this area.
上記問題点は分散処理方法を採用するディジタル交換機
に於いてマスクプロセッサ2がタイムアサインメント方
式により複数個のスレーブプロセッサ1と通信する場合
、スレーブプロセッサ1の送信用バッファ3の最終バイ
トに制御データを書込み、且つ前記最終バイトを時間的
に最後に送出することにより解決される。The above problem is that when the mask processor 2 communicates with multiple slave processors 1 using the time assignment method in a digital exchange that employs a distributed processing method, control data is stored in the last byte of the transmission buffer 3 of the slave processor 1. The solution is to write and send the last byte last in time.
本発明に依ると受信用バッファ4が最終バイトを受信し
た時直ちに其のデータの有効性が確認出来るのでマスク
プロセッサ2は従来に比し簡単な操作でデータを読取る
ことが出来ると云う効果が生まれる。According to the present invention, the validity of the data can be confirmed immediately when the receiving buffer 4 receives the final byte, so the mask processor 2 can read the data with a simpler operation than in the past. .
第1図は本発明に依るプロセッサ間データ転送方法の一
実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the inter-processor data transfer method according to the present invention.
第2図は本発明に依るデータ転送方法を説明する図であ
る。FIG. 2 is a diagram illustrating a data transfer method according to the present invention.
スレーブ・プロセッサ1は通信を行うに当たり従来方式
と場合と同じく通信データを送出用バッファ3に書き込
む。When performing communication, slave processor 1 writes communication data to sending buffer 3 as in the conventional system.
本発明では転送データが例えば第2図に示す様に4バイ
ト単位で構成されるとすれば、スレーブプロセッサ1は
制御データを送出用バッファ3の最終バイトに書込み、
且つ此の最終時間にデータを転送する様にした。In the present invention, if the transfer data is configured in units of 4 bytes as shown in FIG. 2, the slave processor 1 writes control data to the last byte of the sending buffer 3,
Moreover, the data was transferred at this final time.
通信はタイム・アサインメントにより行われるので所定
の時間になると、送出用バッファ3からデータが送出さ
れ、マスクプロセッサ2側の受信用バッファ4に書き込
まれる。Since communication is performed by time assignment, at a predetermined time, data is sent out from the sending buffer 3 and written into the receiving buffer 4 on the mask processor 2 side.
マスクプロセッサ2は此の受信用バッファ4にアクセス
することによりスレーブプロセッサ1からの転送データ
を読み取る。The mask processor 2 reads the transfer data from the slave processor 1 by accessing this reception buffer 4.
此の場合、マスクプロセッサ2が受信用バッファ4に対
するアクセスは随時行われる。マスタブロセソサ2は先
づ制御バイトを読み、其の有効性を確認した後、データ
を取り込む。此の為制御バイトが受信用バッファ4に入
力された時には残りのデータは既に確定していなければ
ならない。In this case, the mask processor 2 accesses the reception buffer 4 at any time. The master processor 2 first reads the control byte, checks its validity, and then takes in the data. For this reason, when the control byte is input to the reception buffer 4, the remaining data must already be determined.
本発明では前述した様に最終バイトに制御データを書込
み、且つ此の最終時間にデータを転送する様にしである
ので受信用バッファ4に制御データが書き込まれた時に
は既に受信データはバッファ4に書き込まれているので
、マスクプロセッサ2が受信用バッファ4の最終バイト
をチェックすることにより簡単に制御データの有効性を
確認出来、マスクプロセッサ2は直ちに正確なデータを
受信することが可能である。In the present invention, as described above, the control data is written in the final byte and the data is transferred at this final time, so that by the time the control data is written to the reception buffer 4, the reception data has already been written to the buffer 4. Therefore, the mask processor 2 can easily confirm the validity of the control data by checking the last byte of the reception buffer 4, and the mask processor 2 can immediately receive accurate data.
尚従来方式では受信用バッファ4の制御回路6により受
信タイミング及び有効性を確認した後、マスクプロセッ
サ2に通知し、此の通知を受けてマスクプロセッサ2が
バッファ4の受信データを読み取っていたので受信用バ
ッファ4の周辺回路は大幅に簡略化される。In the conventional method, the control circuit 6 of the reception buffer 4 confirms the reception timing and validity, then notifies the mask processor 2, and upon receiving this notification, the mask processor 2 reads the reception data of the buffer 4. The peripheral circuitry of the receiving buffer 4 is greatly simplified.
以上詳細に説明した様に本発明によれば、受信用のバッ
ファの周辺回路は不要となり、ハードウェア量を削減出
来ると云う効果がある。As described in detail above, according to the present invention, there is no need for a peripheral circuit for a receiving buffer, and the amount of hardware can be reduced.
第1図は本発明に依るプロセッサ間データ転送方法の一
実施例を示す図である。
第2図は本発明に依るデータ転送方法を説明する図であ
る。
第3図は従来のプロセッサ間データ転送方法の一例の説
明図である。
図中、1はスレーブプロセッサ、2はマスクプロセッサ
、3はスレーブプロセッサ1の送信用バッファ、4はマ
スクプロセッサ2の受信用バッファ、5は制御データ用
バッファ、6は制御回路である。FIG. 1 is a diagram showing an embodiment of the inter-processor data transfer method according to the present invention. FIG. 2 is a diagram illustrating a data transfer method according to the present invention. FIG. 3 is an explanatory diagram of an example of a conventional inter-processor data transfer method. In the figure, 1 is a slave processor, 2 is a mask processor, 3 is a transmission buffer of the slave processor 1, 4 is a reception buffer of the mask processor 2, 5 is a control data buffer, and 6 is a control circuit.
Claims (1)
タプロセッサ(2)がタイムアサインメント方式により
複数個のスレーブプロセッサ(1)と通信する場合、 該スレーブプロセッサ(1)の送信用バッファ(3)の
最終バイトに制御データを書込み、且つ前記最終バイト
を時間的に最後に送出することを特徴とするプロセッサ
間データ転送方法。[Claims] When a master processor (2) communicates with a plurality of slave processors (1) using a time assignment method in a digital exchange that employs a distributed processing method, An inter-processor data transfer method, characterized in that control data is written in the last byte of a buffer (3), and the last byte is sent temporally last.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182206A JPS6242259A (en) | 1985-08-20 | 1985-08-20 | Method for transferring data between processors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182206A JPS6242259A (en) | 1985-08-20 | 1985-08-20 | Method for transferring data between processors |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6242259A true JPS6242259A (en) | 1987-02-24 |
Family
ID=16114208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60182206A Pending JPS6242259A (en) | 1985-08-20 | 1985-08-20 | Method for transferring data between processors |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6242259A (en) |
-
1985
- 1985-08-20 JP JP60182206A patent/JPS6242259A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975833A (en) | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals | |
US4488226A (en) | Method and apparatus for high speed asynchronous serial data transfer | |
CA2089771C (en) | High performance channels for data processing systems bus | |
JPS6242259A (en) | Method for transferring data between processors | |
JP2758752B2 (en) | Common bus contention arbitration method | |
JPS6055752A (en) | Packet processing system | |
JPH0511341B2 (en) | ||
JPS6243765A (en) | Transfer system for data between processors | |
JPH03252848A (en) | Variable bus width designation/information reception system for split bus | |
JPH0136740B2 (en) | ||
JPH01174042A (en) | Line control system | |
JPS6187452A (en) | Ring network for communication between one chip processor | |
JPH036766A (en) | Multi-address communication system in multi-processor | |
KR20020050576A (en) | IPC Matching Apparatus of Switching System | |
JPS6390240A (en) | Bus transfer controlling system | |
JPS5787649A (en) | Telegraphic message storage and exchange system | |
JPS61204757A (en) | Inter-processor communication system | |
JPH04238566A (en) | Inter-multi-processor bus communication system | |
JPH0833841B2 (en) | Data duplication processing system | |
JPH02152350A (en) | Semiconductor integrated circuit device for data communication | |
JPS61288641A (en) | Circuit for eliminating undesired reception data | |
JPS63120544A (en) | Reception order number transmission confirming system | |
JPH06103482B2 (en) | I / O controller | |
JPH04257957A (en) | Error processing system in bus switching control | |
JPS60134367A (en) | Communication system between plural processors |