JPH01174042A - Line control system - Google Patents
Line control systemInfo
- Publication number
- JPH01174042A JPH01174042A JP62331898A JP33189887A JPH01174042A JP H01174042 A JPH01174042 A JP H01174042A JP 62331898 A JP62331898 A JP 62331898A JP 33189887 A JP33189887 A JP 33189887A JP H01174042 A JPH01174042 A JP H01174042A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- transmission
- reception
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 44
- 238000004891 communication Methods 0.000 claims abstract description 35
- 238000013500 data storage Methods 0.000 claims abstract description 26
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルデータ通信分野に利用される。[Detailed description of the invention] [Industrial application field] The present invention is utilized in the field of digital data communications.
本発明は、情報処理装置によるディジタルデータ通信に
おける前記情報処理装置とバス型ネットワークによる通
信回線との接続を制御する回線制御方式に関し、特にデ
ータの送信手段および受信手段と上位のコンビコータと
の間でのデータの受渡し制御に関する。The present invention relates to a line control method for controlling the connection between an information processing apparatus and a communication line using a bus type network in digital data communication by an information processing apparatus, and in particular between data transmission means and reception means and a higher-order combicoater. Regarding data transfer control.
本発明は、情報処理装置によるディジタル通信における
前記情報処理装置と通信回線とのデータの送受信をデー
タ記憶装置に記憶させて制御を行う回線制御方式におい
て、
回線インタフェース部に送信および受信データをそれぞ
れ一時記憶させる専用の記憶装置および独立に制御する
制御手段を設けて制御を行うことにより、
前記データ記憶装置の負担を軽くし、通信効率の向上化
を図ったものである。The present invention provides a line control method in which transmission and reception of data between the information processing apparatus and a communication line in digital communication by an information processing apparatus is controlled by storing the data in a data storage device. By providing a dedicated storage device for storage and control means for independent control, the load on the data storage device is lightened and communication efficiency is improved.
従来、この種の回線制御方式は、第２図に示すように、
一つの通信回線６に対して送受信兼用のデータ記憶装置
３と、送信および受信を別々に行う送信手段（Ｔ）４お
よび受信手段（Ｒ） ５からなる回線インタフェース部
７とを備えている。そして、回線インタフェース部７は
データ送信または受信を行う場合、データ記憶装置３を
排他的に用いる構成となっている。なお、第２図におい
て、１は上位コンピュータとの上位インタフェース部、
および２は上位コンピュータからのアクセスを制御する
アクセス制御部である。Conventionally, this type of line control method, as shown in Figure 2,
It is provided with a data storage device 3 for both transmission and reception for one communication line 6, and a line interface section 7 consisting of a transmission means (T) 4 and a reception means (R) 5 which perform transmission and reception separately. The line interface section 7 is configured to exclusively use the data storage device 3 when transmitting or receiving data. In addition, in FIG. 2, 1 is a higher-level interface unit with a higher-level computer;
and 2 are access control units that control access from higher-level computers.
〔発明が解決しようとする問題点〕
前述した従来の回線制御方式には、回線インタフェース
部７がデータ記憶装置３を時分割で用いるため、以下に
挙げるような理由によりデータの通信効率が低下する欠
点があった。[Problems to be Solved by the Invention] In the conventional line control method described above, since the line interface unit 7 uses the data storage device 3 in a time-sharing manner, data communication efficiency decreases for the following reasons. There were drawbacks.
■ 送信および受信処理の切り替えにおいて、データ記
憶装置３のアクセスの排他的制御のための時間を要する
こと。(2) Time is required for exclusive control of access to the data storage device 3 when switching between transmission and reception processing.
■ 回線インタフェース部７が通信回線６とデータの授
受を行っている間は、回線インタフェース部７がデータ
記憶装置３を独占してしまうため、上位コンビコータか
らのデータ記憶装置３に対するアクセス（送信データの
書き込み、受信データの読み出し）が行えないこと。■ While the line interface unit 7 is exchanging data with the communication line 6, the line interface unit 7 monopolizes the data storage device 3. writing or reading received data).
本発明の目的は、前記の欠点を除去することにより、デ
ータの通信効率の向上化を図った回線制御方式を提供す
ることにある。An object of the present invention is to provide a line control system that improves data communication efficiency by eliminating the above-mentioned drawbacks.
本発明は、上位情報処理装置との上位インタフェース部
と、前記上位インタフェース部を介し通信回線との間で
送受信されるデータを記憶するデータ記憶装置と、前記
通信回線に対するデータの送受信を行う回線インタフェ
ース部と、この回線インタフェース部を制御する制御手
段とを備えた回線制御方式において、前記回線インタフ
ェース部は、前記通信回線へのデータの送信を行う送信
手段と送信データを一時記憶する送信用記憶装置とを含
む送信用回線インタフェース部と、前記通信回線からの
データの受信を行う受信手段と受信データを一時記憶す
る受信用記憶装置とを含む受信用回線インタフェース部
とを含み、前記制御手段は、前記データ記憶装置から前
記送信用記憶装置へのデータの転送および前記受信用記
憶装置から前記データ記憶装置へのデータの転送をそれ
ぞれ独立に制御する手段を含むことを特徴とする。The present invention provides an upper-level interface unit with an upper-level information processing device, a data storage device that stores data transmitted and received between the upper-level interface unit and a communication line, and a line interface that transmits and receives data to and from the communication line. In the line control system, the line interface unit includes a transmission unit that transmits data to the communication line, and a transmission storage device that temporarily stores the transmission data. and a receiving line interface unit including a receiving unit that receives data from the communication line and a receiving storage device that temporarily stores the received data, and the control unit includes: It is characterized by including means for independently controlling data transfer from the data storage device to the transmission storage device and data transfer from the reception storage device to the data storage device.
送信用回線インタフェース部および受信用回線インタフ
ェース部は、それぞれ送信データおよび受信データを、
それぞれ送信用記憶装置＄よび受信用記憶装置に一時記
憶し、送受信動作を行う。The transmission line interface section and the reception line interface section respectively transmit transmission data and reception data.
The information is temporarily stored in the transmission storage device $ and the reception storage device, respectively, and transmission and reception operations are performed.
そしてこれらの送信動作および受信動作はそれぞれ独立
に行われ、上位インタフェース部によるデータ記憶装置
へのアクセスとは非同期で行われる。These transmission and reception operations are performed independently and asynchronously with access to the data storage device by the upper interface section.
従って、通信回線に対するデータの送受信動作期間中も
、データ記憶装置に対するアクセスができることになり
、無駄な待ち時間のない処理ができ、データの通信効率
を向上させることが可能となる。Therefore, the data storage device can be accessed even during data transmission/reception through the communication line, processing can be performed without wasted waiting time, and data communication efficiency can be improved.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、上位情報処理装置との上位インタフェー
ス部１１と、上位インタフェース部１１を介し通信回線
１６との間で送受信されるデータを記憶するデータ記憶
装置１３と、このデータ記憶装置１３へのアクセスを制
御するアクセス制御部１２と、通信回線１６へのデータ
の送信を行う送信手段（Ｔ）１４と送信データを一時記
憶する送信用記憶装置１７とを含む送信用回線インタフ
ェース部２１と、通信回線１６からのデータの受信を行
う受信手段（Ｒ）１５と受信データを一時記憶する受信
用記憶装置１８とを含む受信用回線インタフェース部２
２と、データ記憶装置１３から送信用記憶装置１７への
データの転送および受信用記憶装置１８からデータ記憶
装置１３へのデータの転送をそれぞれ独立に制御するプ
ロセッサ２３のアクセス制御部１９および２０とを備え
ている。ここで、アクセス制御部１２．１９および２０
とプロセッサ２３とは制御手段２４を構成する。FIG. 1 is a block diagram showing one embodiment of the present invention. This embodiment includes an upper interface unit 11 with an upper information processing device, a data storage device 13 that stores data transmitted and received between the communication line 16 via the upper interface unit 11, and a An access control section 12 that controls access, a transmission line interface section 21 that includes a transmission means (T) 14 that transmits data to the communication line 16, and a transmission storage device 17 that temporarily stores transmission data; A receiving line interface section 2 including a receiving means (R) 15 that receives data from the line 16 and a receiving storage device 18 that temporarily stores the received data.
2, and access control units 19 and 20 of the processor 23 that independently control data transfer from the data storage device 13 to the transmission storage device 17 and data transfer from the reception storage device 18 to the data storage device 13, respectively. It is equipped with Here, the access control units 12, 19 and 20
and the processor 23 constitute a control means 24.
本発明の特徴は、第１図において、送信用回線インタフ
ェース部２１、受信用回線インタフェース部２２、アク
セス制御部１９．２０およびプロセッサ２３を設けたこ
とにある。A feature of the present invention is that, in FIG. 1, a transmission line interface section 21, a reception line interface section 22, an access control section 19, 20, and a processor 23 are provided.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
上位コンピュータがこの回線制御方式によって通信回線
１６を用いた通信を行う場合、上位インタフェース部１
１からアクセス制御部１２を経由してデータ記憶装置１
３にアクセスする。データの送信を行う場合は、データ
記憶装置１３に上位コンピュータによって書き込まれた
送信データが、アクセス制御部１９を経由して送信用記
憶装置１７に転送され、データ送信手段１４によって通
信回線１６にデータが送出される。When the host computer communicates using the communication line 16 using this line control method, the host interface unit 1
1 to the data storage device 1 via the access control unit 12
Access 3. When transmitting data, the transmission data written in the data storage device 13 by the host computer is transferred to the transmission storage device 17 via the access control unit 19, and the data is sent to the communication line 16 by the data transmission means 14. is sent.
また、通信回線１６からデータ受信手段１５を経由して
受信用記憶装置１８に蓄えられた受信データは、プロセ
ッサ２３によってアクセス制御部２０経由でデータ記憶
装置１３に転送され、上位コンビコータはこの受信デー
タを取り出す。Further, the received data stored in the receiving storage device 18 from the communication line 16 via the data receiving means 15 is transferred by the processor 23 to the data storage device 13 via the access control unit 20, and the upper combicoater receives this data. Extract data.
そして、前述の動作はそれぞれ非同期で独立に行うこと
ができ、例えば、送信用記憶装置１７がデータ記憶装置
１３から送信データを取り込んでいるときに、受信手段
１５は通信回線１６からのデータを受信し、受信データ
を受信用記憶装置１８へ取り込むことができる。The above operations can be performed asynchronously and independently. For example, when the transmission storage device 17 is loading transmission data from the data storage device 13, the reception means 15 receives data from the communication line 16. Then, the received data can be taken into the reception storage device 18.
なお、以上の説明においては、情報処理装置としてコン
ピュータを取り上げたけれども、これは他の情報処理装
置でも同様である。Note that although a computer has been taken up as the information processing device in the above description, the same applies to other information processing devices.
以上説明したように、本発明は、第１図に示したような
構成とすることにより、受信データを制御手段が受信用
回線インタフェース部から取り出している間に、この動
作とはまったく非同期に送信用回線インタフェース部が
通信回線上にデータを送り出す、または送信データを制
御手段が送信用回線インタフェース部に転送している間
、受信用回線インタフェース部は非同期に通信回線から
送られてくるデータを受は取るという動作ができる。こ
のため、上位情報処理装置は通信回線に対してデータの
送信または受信が行われている間もデータ記憶装置に対
するアクセスができるため、無駄な待ち時間のない処理
を行うことができ、データの通信効率を向上させる効果
がある。As explained above, by adopting the configuration shown in FIG. 1, the present invention can transmit received data completely asynchronously to this operation while the control means is taking out the received data from the receiving line interface section. While the trusted line interface section is sending data onto the communication line or the control means is transferring the transmission data to the transmission line interface section, the receiving line interface section asynchronously receives data sent from the communication line. can do the action of picking up. Therefore, the higher-level information processing device can access the data storage device even while data is being sent or received over the communication line, so processing can be performed without wasted waiting time, and data communication It has the effect of improving efficiency.
第１図は本発明の一実施例を示すブロック構成図。
第２図は従来例を示すブロック構成図。
１．１１・・・上位インタフェース部、２．１２．１９
１．２０・・・アクセス制御部、３．１３・・・データ
記憶装置、４．１４・・・送信手段（Ｔ） 、５．１５
・・・受信手段（Ｒ）、６．１６・・・通信回線、７・
・・回線インタフェース部、１７・・・送信用記憶装置
、１８・・・受信用記憶装置、２１・・・送信用回線イ
ンタフェース部、２２・・・受信用回線インタフェース
部、２３・・・プロセッサ、２４・・・制御手段。FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a block diagram showing a conventional example. 1.11...Upper interface section, 2.12.19
1.20...Access control unit, 3.13...Data storage device, 4.14...Transmission means (T), 5.15
...Receiving means (R), 6.16...Communication line, 7.
... Line interface section, 17... Storage device for transmission, 18... Storage device for reception, 21... Line interface section for transmission, 22... Line interface section for reception, 23... Processor, 24...Control means.
Claims (1)
１）と、前記上位インタフェース部を介し通信回線（１
６）との間で送受信されるデータを記憶するデータ記憶
装置（１３）と、前記通信回線に対するデータの送受信
を行う回線インタフェース部と、この回線インタフェー
ス部を制御する制御手段とを備えた回線制御方式におい
て、 前記回線インタフェース部は、前記通信回線へのデータ
の送信を行う送信手段（１４）と送信データを一時記憶
する送信用記憶装置（１７）とを含む送信用回線インタ
フェース部（２１）と、前記通信回線からのデータの受
信を行う受信手段（１５）と受信データを一時記憶する
受信用記憶装置（１８）とを含む受信用回線インタフェ
ース部（２２）とを含み、前記制御手段（２４）は、前
記データ記憶装置から前記送信用記憶装置へのデータの
転送および前記受信用記憶装置から前記データ記憶装置
へのデータの転送をそれぞれ独立に制御する手段（１９
、２０、２３）を含む ことを特徴とする回線制御方式。(1) Upper-level interface unit (1) with upper-level information processing device
1) and a communication line (1) via the upper interface section.
6) A line control device comprising a data storage device (13) for storing data transmitted and received between the communication line, a line interface unit for transmitting and receiving data to and from the communication line, and a control means for controlling the line interface unit. In the method, the line interface section includes a transmission line interface section (21) including a transmission means (14) for transmitting data to the communication line and a transmission storage device (17) for temporarily storing transmission data. , a receiving line interface section (22) including a receiving means (15) for receiving data from the communication line and a receiving storage device (18) for temporarily storing received data; ) includes means (19) for independently controlling data transfer from the data storage device to the transmission storage device and data transfer from the reception storage device to the data storage device;
, 20, 23).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331898A JPH01174042A (en) | 1987-12-28 | 1987-12-28 | Line control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331898A JPH01174042A (en) | 1987-12-28 | 1987-12-28 | Line control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174042A true JPH01174042A (en) | 1989-07-10 |
Family
ID=18248863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331898A Pending JPH01174042A (en) | 1987-12-28 | 1987-12-28 | Line control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174042A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313936A (en) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | Communication equipment |
| US5768625A (en) * | 1991-03-29 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Vehicle based LAN a communication buffer memory having at least one more number of storage areas for receive status and source address than the number of areas for receive data |
-
1987
- 1987-12-28 JP JP62331898A patent/JPH01174042A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313936A (en) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | Communication equipment |
| US5768625A (en) * | 1991-03-29 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Vehicle based LAN a communication buffer memory having at least one more number of storage areas for receive status and source address than the number of areas for receive data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408617A (en) | Inter-system communication system for communicating between operating systems using virtual machine control program | |
| EP0725351A3 (en) | Expedited message transfer in a multi-nodal data processing system | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPH01174042A (en) | Line control system | |
| JPH054040Y2 (en) | ||
| JPS627245A (en) | Terminal communication system for local area network | |
| JPH01191967A (en) | Data communication processing system | |
| JPH01191234A (en) | Communication system between virtual computers | |
| JPS622346B2 (en) | ||
| KR19990047721A (en) | Data redundancy processing unit | |
| JPS59122155A (en) | Communication control system | |
| JPS61260350A (en) | Parallel processing control system | |
| JP2721290B2 (en) | Communication control device | |
| JP2539517B2 (en) | Communication control method | |
| JPS61163431A (en) | Virtual disc access controller | |
| JPS6326905B2 (en) | ||
| JPH02105244A (en) | Data transmission equipment and data receiving equipment | |
| JPH0644153A (en) | Automatic file transfer system between terminals | |
| JPH0223455A (en) | Interface device | |
| JPH0675793A (en) | Processing method for transmitting and receiving data between virtual computers | |
| JPS62251954A (en) | Data communication processor | |
| JPH01276940A (en) | Data transfer controller | |
| JPS6029987B2 (en) | Data transfer control method | |
| JPS62242264A (en) | Communication controller | |
| JPH05143498A (en) | Method for coping with communication fault in distributed system |