JPS6241362Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は８トラツクカートリツジ式磁気録音再
生装置のプログラム切換装置に関し、プログラム
切換えを４個のノンロツク式スイツチを用いて行
なう場合に、電源投入前のヘツドの位置、すなわ
ちプログラムの状態を検出し、電源投入後もその
状態を保持して不用なプログラム切換わりを防止
することを目的とする。

まず、第１図に４個のノンロツク式スイツチを
用いた従来のプログラム切換回路の一例を示す。

スイツチ１〜４はそれぞれプログラム１〜４に
対応したノンロツク式スイツチで、一方の端子は
全てアースに、またもう一方の端子はそれぞれ保
持回路５の４個の入力側１ａ〜４ａに接続されて
いる。また上記保持回路５の４個の出力側１ｂ〜
４ｂはバツフア６〜９の各入力側にそれぞれ接続
されており、上記バツフア６〜９の各出力側はそ
れぞれ回転スイツチ１０の４つの接点１ｃ〜４ｃ
に接続されている。上記回転スイツチ１０の可動
端子ｄは発振器１１の入力側に接続され、該発振
器１１の出力側は抵抗１２を介してプランジヤ駆
動用トランジスタ１３のベースに接続されてい
る。プランジヤ用電源１５とアース間にプランジ
ヤ１４、トランジスタ１３のコレクタ、エミツタ
の直列回路が接続されている。

ここで、トランジスタ１３が１回ON−OFFす
る毎にプランジヤ１４と連動した回転スイツチ１
０の可動端子ｄが１ｃ→２ｃ→３ｃ→４ｃ→１ｃ
……と切換わるものとし、また、発振器１１は入
力がＨレベルのときトランジスタ１３をON−
OFFさせうるパルスを発振し、入力がＬレベル
のとき発振を停止するものとする。また、保持回
路５は１つの入力にＬレベルのパルスが入つたと
き、それに対応した出力をＬレベルに保持し、他
の出力をＨレベルに保持するものとする。

今、保持回路５の出力端子１ｂがＬレベルにあ
るものとし、回転スイツチ１０の可動接点ｄは接
点１ｃに接続され、“プログラム１”の状態にあ
るものとする。発振器１１の入力はＬである為発
振は停止しており、プランジヤ１４も動作しな
い。ここで、例えば“プログラム４”の状態を実
現する為にスイツチ４を一瞬ONにすると、保持
回路５の入力４ａに負のパルスが入り、出力４ｂ
はＨ→Ｌに反転し、他の出力１ｂ〜３ｂは全てＨ
となる。従つて発振器１１の入力がＨとなり、発
振器１１は発振を開始してトランジスタ１３を
ON−OFFさせるので、それに伴つてプランジヤ
１４が動作し、回転スイツチ１０の可動接点を１
ｃ→２ｃ→３ｃと順次切換えていく。回転スイツ
チ１０の接点１ｃ〜３ｃの電圧レベルはＨである
為発振器１１の発振はまだ続き、電圧レベルがＬ
である接点４ａに可動端子４ｄが接続されてはじ
めて発振器１１は発振をやめ、プランジヤ１４も
動作を停止する。従つてこの状態で回転スイツチ
は停止し、“プログラム４”の状態が実現され
る。他のプログラムに切換える場合も同様の原理
である。

しかしながら、この従来の装置では電源投入後
の保持回路５の出力１ｂ〜４ｂの電圧レベレは全
く偶然性によつて決定される為、現在“プログラ
ム１”の状態で電源を投入すると、仮りに保持回
路５の出力３ｂがＬレベルになつたとすれば、電
源投入後何の操作もなしにプログラムが１→３に
切り換わるという不都合が生じることになる。

本考案は上記従来のような不都合を解消したも
ので、以下その一実施例について第２図を用いて
説明する。

この第２図において、第１図の従来の装置と同
一構成個所には同一番号が附してあり、本考案は
スイツチ１〜４と保持回路５の４個の入力１ａ〜
４ａの間に４個の２入力ANDゲート１６〜１９
が挿入され、その各ANDゲート１６〜１９のス
イツチ１〜４に接続されていない他方の入力側に
はそれぞれ４個のORゲート２０〜２３の出力側
が接続されている。バツフア６〜９の負の電源端
子にはトランジスタ２６のコレクタが接続され、
そのトランジスタ２６のエミツタはアースに、ま
たベースは抵抗２５を介して電源２４に接続され
ていると共にダイオード２７を介してクリア回路
２９の出力側に接続されている。

また、上記バツフア６〜９のそれぞれの出力側
は上記ORゲート２０〜２３の一方の入力側２０
ａ，２１ａ，２２ａ，２３ａに接続され、他方の
入力側２０ｂ，２１ｂ，２２ｂ，２３ｂは全て上
記クリア回路２９の出力側に接続されている。ま
た発振器１１の入力側もダイオード２８を介して
クリア回路２９の出力側に接続されている。

但し、ここでいうクリア回路とは電源投入後あ
る一定時間のみ出力をＬレベルに保ち、それ以降
は出力をＨレベルに保つものとする。

以上のように構成からなり、今、電源を投入し
たとすると、クリア回路２９の出力がＬである為
ORゲートの入力２０ｂ，２１ｂ，２２ｂ，２３
ｂはＬ、ダイオード２７のカソードがＬである為
トランジスタ２６はOFF状態、また回転スイツ
チ１０の可動接点ｄは図示のように接点１ｃに接
続されているものとするとORゲート２０の入力
２０ａのみがＬレベルで残りの入力２１ａ，２２
ａ，２３ａはＨレベルである。従つてORゲート
２０の出力のみがＬレベルとなり、他のORゲー
ト２１〜２３の出力は全てＨレベルである。従つ
て、保持回路５の出力１ｂ〜４ｂが偶然性による
いかなる状態にあつたとしても、この場合入力１
ａを強制的にＬレベルにするので、保持回路５の
出力は１ｂのみがＬレベルで２ｂ〜４ｂはＨレベ
ルとなる。そしてある一定時間経過後クリア回路
２９の出力はＨレベルとなるのでORゲート２０
〜２３の入力２０ｂ，２１ｂ，２２ｂ，２３ｂは
Ｈレベルとなり、出力も全てＨレベルとなつてそ
れ以後の保持回路５の制御はスイツチ１〜４の操
作のみで行なわれることになる。また、クリア回
路２９の出力がＨレベルになつてから以後はダイ
オード２７のカソードがＨレベルになる為、トラ
ンジスタ２６がON状態となり、バツフア６〜９
は従来例と同様の動作を行なう。またダイオード
２８のカソードもＨレベルである為他には何ら影
響を及ぼさない。また電源投入後のクリア回路２
９の出力がＬレベルである期間中はダイオード２
８によつて発振器１１の入力をＬレベルに保つの
で発振も停止し、プランジヤ１４は動作しない。
また、電源投入直後に偶然性によつて決定された
保持回路５の出力状態はクリア回路２９の出力が
Ｌである間バツフア６〜９によつて回転スイツチ
１０の各接点１ｃ〜４ｃに伝達されないので問題
はない。

以上述べた様に本考案によれば、電源投入前の
ヘツドの位置、すなわちプログラムの状態を検出
し、電源投入後もその状態を保持して不用なプロ
グラム切換わりを防止することができ、この効果
は大である。

【図面の簡単な説明】

第１図は従来例を示す回路図、第２図は本考案
の一実施例を示す回路図である。 １〜４……スイツチ、５……保持回路、６〜９
……バツフア、１０……回転スイツチ、１１……
発振器、１２……抵抗、１３……トランジスタ、
１４……プランジヤ、１５……プランジヤ用電
源、１６〜１９……ANDゲート、２０〜２３…
…ORゲート、２４……電源、２５……抵抗、２
６……トランジスタ、２７〜２８……ダイオー
ド、２９……クリア回路。

Claims (1)

【実用新案登録請求の範囲】
1. 各プログラムに対応した４個のノンロツク式ス
   イツチと、該４個のノンロツク式スイツチを一方
   の入力とし、４個のORゲートの出力をもう一方
   の入力とする４個のANDゲートと、該４個の
   ANDゲートの出力パルスを受け、その入力に対
   応した出力の電圧レベルをＬ（もしくはＨ）に反
   転させ、他の３つの出力の電圧レベルをＨ（もし
   くはＬ）にせしめる保持回路と、該保持回路の４
   個の出力を入力とする４個のバツフアと、該４個
   のバツフア出力に接続された４個の接点を有する
   回転スイツチと、該回転スイツチの可動端子の電
   圧レベルを入力とし、その入力がＬ（もしくは
   Ｈ）レベルになつたとき発振を開始し入力レベル
   がＨ（もしくはＬ）レベルになつたとき発振を停
   止する発振器と、該発振器の出力を受けて前記回
   転スイツチと連動したプランジヤを駆動せしめる
   プランジヤ駆動回路と、電源投入後一定時間出力
   をＬ（もしくはＨ）レベルに保持するクリア回路
   と、該クリア回路の出力を受けて前記４個のバツ
   フアの電源を開閉するスイツチを備え、上記４個
   のバツフアの出力は４個のORゲートの一方の入
   力にそれぞれ供給され、該４個のORゲートの他
   方の入力と上記発振器の入力が前記クリア回路の
   出力を受ける様に構成したプログラム切換装置。