JPS6239832B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、低抵抗でかつ、イオン注入時の自己
整合が可能なゲート電極を有するMOS型半導体
装置の製造方法に関するものである。

近年集積回路の高密度化が進むにつれて、従来
MOS型集積回路等のゲート電極配線等の素材と
して用いられて来た不純物添加多結晶シリコン
は、その比抵抗が約700μΩ・cmから１μΩ・cm
と高く、配線抵抗が無視できなくなり、高速度の
応答が困難になるという欠点を有する。そのた
め、最近では、高融点金属をゲート電極配線とし
て用いることにより、配線抵抗を下げ、かつ安定
な半導体装置を得るための精力的な研究が幅広く
行われつつある。

モリブデンは、比抵抗が約10μΩ・cmと不純物
添加多結晶シリコンに比して、約２桁も小さく、
配線抵抗は無視できる程小さくなる。

また、結晶粒径も小さく、微細加工性に優れて
おり、高密度集積回路の配線材料として多くの利
点を備えている。

一般にモリブデンゲートのMOSトランジスタ
は、第１図ａに示すごとく、素子分離用シリコン
酸化膜１を形成しゲート酸化膜２を成長させた
後、モリブデン膜を蒸着し加工してゲート電極３
を形成する。その後、第１図ｂに示すように、モ
リブデンゲート電極３をマスクとして基板と反対
の伝導型の不純物をイオン注入することにより、
MOSトランジスタのソース・及びドレインとな
る領域４を自己整合的に形成した後、窒素雰囲気
中で1000℃ぐらいに加熱し、注入層の電気的活性
化を行う。この際モリブデン膜のイオン注入に対
するマスク効果という観点からは、アモルフア
ス・モリブデンに対する理論計算によると、膜厚
が1500Åもあれば100keVのヒ素イオンの貫通を
充分阻止できると予想されていたが、実験の結果
は3000Åの膜厚でもなお不完全であることが明ら
かになつた。これは、モリブデン膜の結晶粒が柱
状構造となつていることにかなりの理由があるら
しく、イオン注入されたヒ素イオンの一部はその
粒界に沿つて、また一部は結晶粒中を、エネルギ
ー損失の小さいチヤネリングによつてゲート金属
を透過し、さらにはゲート酸化膜を貫通してシリ
コン基板中に到達したことによるものと考えられ
る。チヤネル部に一部このようにソース・ドレイ
ン領域形成のための不純物イオンが注入されてし
まうと、チヤネル部の基板の不純物濃度が変化
し、MOSトランジスタのしきい値電圧の変化を
引起す。しかもこの結晶粒界あるいは結晶粒中の
チヤネリングと思われる現象は、金属膜の形成時
の、あるいはウエハ内の二次元的な微妙な条件の
違い、等々に起因する結晶粒の大きさや方位によ
つて変化し、その結果MOSトランジスタのしき
い値電圧のばらつきや再現性の欠如を引起したも
のと考えられる。

上記のような、イオン注入による不純物原子の
ゲート金属の貫通を防ぐ手段として、第１にゲー
ト金属膜を厚くすることが考えられる。しかしな
がら、この方法では試料表面の凹凸が激しくな
り、層間絶縁膜を介してゲート電極上に形成され
るソース・ドレイン等の配線部にいわゆる段切れ
を起す確率が高くなり、歩留りを悪くする原因と
なる。また、微細加工の観点からも、サイドエツ
チ量が増大し好ましくない。さらに、ゲート金属
膜を厚くすることによるストレスの増大もまた素
子の性能に悪影響を及ぼすことになる。以上のこ
とから、ゲート金属膜を厚くすることによつてマ
スク効果を高めることは不適当である。

第２の方法として、ゲート金属膜表面をマスク
効果の高い他の物質例えば、アモルフアス状のシ
リコン窒化膜もしくはシリコン酸化膜をCVD法
等で被着させる手段がある。この方法の一例を第
２図に示す。第２図ａは、素子分離用シリコン酸
化膜１及びゲート酸化膜２を形成した後、モリブ
デン膜３を蒸着し、さらにその上にシリコン窒化
膜２０をCVD法で堆積し、MOSトランジスタの
ゲートとなるべき部分を加工した状態を示す模式
的断面図である。即ち、第２図ａは、第１図ａに
於けるゲート金属膜を堆積したものになつてい
る。第２図ｂは、シリコン窒化膜２０をマスクと
してイオン注入し、MOSトランジスタのソース
及びドレイン領域を形成した状態を示している。
第２図ｃは、その後シリコン窒化膜を熱リン酸で
除去し、その上に層間絶縁膜となすべきシリコン
酸化膜６を堆積し、ソース、ドレイン及びゲート
電極配線部分の層間絶縁膜６に孔あけして、Al
等の金属でコンタクトをとり配線７を形成した状
態を示したものである。この第２の方法は、前記
第１の方法に比べて、シリコン窒化膜２０を堆積
し、加工し、またその後除去するという工程が新
たにつけ加わるために、工程が長く複雑になり、
また、ゲート金属の加工精度も悪くなる、という
欠点がある。

本発明は上記従来方法における欠点を解消した
新規なモリブデンゲートMOS型半導体装置の製
造方法を提供するものである。本発明は、窒化モ
リブデン薄膜を形成する工程と、該窒化モリブデ
ン薄膜をゲート電極配線としてパターン化する工
程と、該ゲート電極配線をマウスとしてソース・
ドレイン領域をイオン注入法により形成した後に
水素又は水素を含む雰囲気中で熱処理することに
より窒化モリブデン・ゲート電極配線を脱窒素せ
しめてモリブデン・ゲート電極配線に変換する工
程、とを含むことを特徴とするMOS型半導体装
置の製造方法である。

本発明の原理は、本発明者らが実験的に見出し
た次の様な事実に基づいたものである。本発明者
らは、窒化モリブデン薄膜の場合には、上述の如
くモリブデン薄膜に見られたイオン注入マスク効
果の低下現象が生じないことを見出した。即ち、
具体的には、例えば100keVのヒ素イオン注入に
対して厚さ1500Åの窒化モリブデン薄膜で充分な
マスク効果が得られることが判つた。更に、窒化
モリブデンはモリブデンに比して１桁以上電気抵
抗が大きいが、水素又は水素を含む雰囲気中で熱
処理することにより窒素を脱離せしめて電気抵抗
の小さなモリブデンに変換できることを見出し
た。従つて、本発明による方法においては、ソー
ス・ドレイン領域は、イオン注入マスク効果の大
きい窒化モリブデンをマスクとしてイオン注入さ
れるので、薄い窒化モリブデン膜を用いても自己
整合方式を有効に適用することができる。更に、
窒化モリブデン膜は最終的にはモリブデン膜に変
換されるので、ゲート配線の電気抵抗の点におい
ても従来の方法で製造したモリブデンゲート
MOS型半導体装置と遜色の無い特性が得られ
る。

以下本発明による方法を実施例に基づいて説明
する。

第３図ａは、素子分離用シリコン酸化膜１及び
ゲート酸化膜２をシリコン基板上に形成した後、
窒化モリブデンを付着し、加工してゲート電極部
３０を形成した状態を示す模式的断面図である。
窒化モリブデン膜３０は、窒素及びアルゴンの混
合気体中でモリブデンをスパツタする、いわゆる
反応性スパツタリング法で形成した。この場合窒
素分圧の程度により、窒素原子濃度とモリブデン
原子濃度の比ｘは調整し得るが、0.05から１の間
に調整したものを用いるとよい成績を得る。この
範囲の組成の窒化モリブデンは、結晶粒が小さ
く、本発明の第１の目的とするイオン注入のマス
ク効果が大であり、自己調整可能なゲート電極材
料として使用することができる。その後第３図ｂ
に示すように、ソース・ドレイン領域をイオン注
入法、例えば加速電圧100keV、５×10¹⁵cm^-2のヒ
素イオンを注入によつて形成した。その後、本発
明の第２の目的であるゲートの低抵抗化の工程を
実施した。すなわち、窒化モリブデンは前述した
ようにマスク効果が大であるため自己整合可能で
あるが、Moに比べて約１桁比抵抗が高い。そこ
で窒化モリブデン３０を解離して脱窒素し比抵抗
を下げるため、水素雰囲気中で800℃20分間加熱
した。この工程により、第３図ｂに示すようにゲ
ート電極３０をモリブデンに変換せしめて３２と
した。

第４図は、Mo₂Nで表わされる窒化モリブデン
膜を水素雰囲気中で熱処理したときの比抵抗値の
処理温度依存性のデータ４１及び同様の熱処理を
窒素雰囲気中で施したときの処理温度依存性のデ
ータ４２である。窒素雰囲気中では比抵抗は殆ん
ど変化しないが、水素雰囲気中では約１桁小さく
なり、モリブデンの比抵抗に近づく。

第５図は、従来方法によるモリブデン・ゲート
及び本発明の方法によるモリブデン・ゲート
MOSトランジスタのしきい値電圧とゲート電極
膜厚との関係を示す図である。本発明の方法によ
ればデータ５１が示すように、窒化モリブデンの
膜厚が1500Å以上あれば、しきい値電圧は一定で
あるが、データ５２が示す従来方法によるもので
は5000Å程度のMo膜が必要である。これらのデ
ータからも本発明による場合は、1500Å程度のゲ
ート膜厚であつてもイオン注入によるヒ素イオン
の貫通が生じていないことがわかる。またしきい
値電圧の再現性及びバラツキも従来方法によるも
のに比して向上している。

以上本発明によれば、自己整合可能な低抵抗ゲ
ート配線を持つ再現性の良いモリブデンゲート
MOS型半導体装置が得られる。さらにゲート電
極の加工は、結晶粒径の小さい窒化モリブデンの
状態で行うので加工性は極めて良いという利点も
ある。また従来の方法による場合よりも薄いゲー
ト膜厚であつても充分なマスク効果があるため、
ゲート電極部での段差が小さく、Al等による上
部の配線に際しても段切れを減らすことができ
る。

【図面の簡単な説明】

第１図ａ，ｂ、第２図ａ，ｂ，ｃ、第３図ａ，
ｂの各図は、それぞれ自己整合法を用いたソー
ス・ドレイン領域の形成工程における断面を模式
的に示したものであり、第１図は従来方法による
モリブデンゲート電極をイオン注入マスクとした
場合、第２図は、従来方法によるモリブデンゲー
ト電極上にシリコン窒化膜を設けた構造をマスク
とした場合、第３図は、本発明の方法による窒化
モリブデンゲート電極をマスクとした場合であ
る。第２図ｃは、Alによる上部配線形成工程を
終了してモリブデン・ゲートMOSトランジスタ
として完成したものの断面図である。図中１は素
子分離用シリコン酸化膜、２はゲート酸化膜、３
はモリブデン・ゲート電極部、４はソース・ドレ
イン領域、５はチヤネル部分、６は層間絶縁膜、
７はAlによるソース・ドレイン及びゲート電極
へのコンタクト配線、２０はシリコン窒化膜、３
０はモリブデン窒化膜、３２はモリブデン窒化膜
３０を脱窒素してモリブデンに転換したゲート電
極部を示す。 第４図は、Mo₂N膜の比抵抗の水素及び窒素雰
囲気中での熱処理温度依存性を示す。図中曲線４
１はMo₂Nの水素雰囲気中での熱処理の場合であ
り、曲線４２は窒素雰囲気中での熱処理の場合で
ある。 第５図は、MOSトランジスタのしきい値電圧
とゲート電極膜厚の関係を示す。図中曲線５１
は、本発明による窒化モリブデンをイオン注入マ
スクとして形成したMOSトランジスタの場合
で、曲線５２は、従来方法によるモリブデンをマ
スクとした場合である。

Claims (1)

【特許請求の範囲】
1. １ 窒化モリブデン薄膜を形成する工程と、該窒
   化モリブデン薄膜をゲート電極配線としてパター
   ン化する工程と、該ゲート電極配線をマスクとし
   てソース・ドレイン領域をイオン注入法により形
   成した後に水素又は水素を含む雰囲気中で熱処理
   することにより窒化モリブデン・ゲート電極配線
   を脱窒素せしめてモリブデン・ゲート電極配線に
   変換する工程、とを含むことを特徴とするMOS
   型半導体装置の製造方法。