JPS623940Y2 - - Google Patents
Info
- Publication number
- JPS623940Y2 JPS623940Y2 JP16718380U JP16718380U JPS623940Y2 JP S623940 Y2 JPS623940 Y2 JP S623940Y2 JP 16718380 U JP16718380 U JP 16718380U JP 16718380 U JP16718380 U JP 16718380U JP S623940 Y2 JPS623940 Y2 JP S623940Y2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- resistor
- operational amplifiers
- loads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は、1つの入力信号を分岐して多数の負
荷に供給するためのブランチ出力回路に関する。
荷に供給するためのブランチ出力回路に関する。
一般に1つの入力信号を分岐して多数の計器等
の負荷へ供給する場合には、第1図に示すように
入力信号VINをバツフアアンプBAを介して負荷
1,2に出力信号Vo1,Vo2として供給してい
る。ところがこの回路では負荷1に短絡事故が発
生すると、負荷2への信号Vo2も消失してしま
う。このため第2図に示すようにバツフアアンプ
BAと各負荷1,2との間にそれぞれ抵抗R1,R2
を接続して、負荷1の短絡事故が負荷2に干渉し
ないようにしたものもある。しかし第2図の回路
では信号源インピーダンスが高くなつて使用路囲
が制限される。
の負荷へ供給する場合には、第1図に示すように
入力信号VINをバツフアアンプBAを介して負荷
1,2に出力信号Vo1,Vo2として供給してい
る。ところがこの回路では負荷1に短絡事故が発
生すると、負荷2への信号Vo2も消失してしま
う。このため第2図に示すようにバツフアアンプ
BAと各負荷1,2との間にそれぞれ抵抗R1,R2
を接続して、負荷1の短絡事故が負荷2に干渉し
ないようにしたものもある。しかし第2図の回路
では信号源インピーダンスが高くなつて使用路囲
が制限される。
本考案は、信号源インピーダンスを高くするこ
となく相互干渉を除去できるブランチ出力回路を
提供するにある。
となく相互干渉を除去できるブランチ出力回路を
提供するにある。
本考案は第3図の実施例に示すように、入力信
号VINが共通に非反転入力端子(+)に加えられ
ている演算増幅器OP1,OP2を用い、OP1の出力
には抵抗R1と負荷1の直列回路を、OP2の出力に
は抵抗R2と負荷2の直列回路をそれぞれ接続
し、そして抵抗R1と負荷1の直列回路の中点a
をOP1の反転入力端子(−)に、抵抗R2と負荷2
の直列回路の中点bをOP2の反転入力端子(−)
にそれぞれ接続して、負荷1,2に入力信号VIN
と等しい電圧の出力信号Vo1,Vo2を供給するよ
うにしたものである。このような構成の本考案に
おいては、負荷1に短絡事故が発生した場合に
は、演算増幅器OP1が抵抗R1によつて保護され異
常にならないため、負荷1(または負荷2)の事
故はVo2(またはVo1)に悪影響を与えず負荷2
(または負荷1)に干渉しない。また保護抵抗
R1,R2による信号源インピーダンスが高くなる
こともない。
号VINが共通に非反転入力端子(+)に加えられ
ている演算増幅器OP1,OP2を用い、OP1の出力
には抵抗R1と負荷1の直列回路を、OP2の出力に
は抵抗R2と負荷2の直列回路をそれぞれ接続
し、そして抵抗R1と負荷1の直列回路の中点a
をOP1の反転入力端子(−)に、抵抗R2と負荷2
の直列回路の中点bをOP2の反転入力端子(−)
にそれぞれ接続して、負荷1,2に入力信号VIN
と等しい電圧の出力信号Vo1,Vo2を供給するよ
うにしたものである。このような構成の本考案に
おいては、負荷1に短絡事故が発生した場合に
は、演算増幅器OP1が抵抗R1によつて保護され異
常にならないため、負荷1(または負荷2)の事
故はVo2(またはVo1)に悪影響を与えず負荷2
(または負荷1)に干渉しない。また保護抵抗
R1,R2による信号源インピーダンスが高くなる
こともない。
なお上述では、複数個の負荷のうち2個の場合
を例示したが、必要に応じて増加できることは言
うまでもない。
を例示したが、必要に応じて増加できることは言
うまでもない。
第1図および第2図は従来回路の一例を示す接
続図、第3図は本考案回路の一実施例を示す接続
図である。 VIN…入力信号、Vo1,Vo2…出力信号、1,
2…負荷、OP1,OP2…演算増幅器、R1,R2…抵
抗。
続図、第3図は本考案回路の一実施例を示す接続
図である。 VIN…入力信号、Vo1,Vo2…出力信号、1,
2…負荷、OP1,OP2…演算増幅器、R1,R2…抵
抗。
Claims (1)
- 入力信号が共通に非反転入力端子に加えられて
いる複数個の演算増幅器と、これらの複数個の演
算増幅器の出力がそれぞれ抵抗を介して与えられ
る複数個の負荷と、これら複数個の負荷の両端に
それぞれ生ずる電圧を複数個の演算増幅器の反転
入力端子にそれぞれ帰還する手段とを有してなる
ブランチ出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16718380U JPS623940Y2 (ja) | 1980-11-21 | 1980-11-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16718380U JPS623940Y2 (ja) | 1980-11-21 | 1980-11-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5791326U JPS5791326U (ja) | 1982-06-05 |
JPS623940Y2 true JPS623940Y2 (ja) | 1987-01-29 |
Family
ID=29525829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16718380U Expired JPS623940Y2 (ja) | 1980-11-21 | 1980-11-21 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS623940Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59190704A (ja) * | 1983-04-13 | 1984-10-29 | Rohm Co Ltd | 増幅回路 |
-
1980
- 1980-11-21 JP JP16718380U patent/JPS623940Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5791326U (ja) | 1982-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1389560A (en) | Active two-wire to four-wire coupling circuit | |
EP0202708A3 (en) | D.c. block capacitor circuit | |
EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
JPS60229502A (ja) | 電力分配回路 | |
EP0031374A4 (en) | BRIDGE AMPLIFIER. | |
JPS623940Y2 (ja) | ||
US4034166A (en) | Transmission networks for telephone system | |
US4361811A (en) | Differential amplifier system | |
JPS6028477B2 (ja) | トランク回路 | |
JPS6228606B2 (ja) | ||
JPH0624327B2 (ja) | 端末装置 | |
JPH01118331U (ja) | ||
US3987381A (en) | Electronic controllable negative resistance arrangement | |
JPS60239141A (ja) | 信号のシリアル収集方式 | |
SU1001441A1 (ru) | Усилитель | |
SU983553A1 (ru) | Измерительный преобразователь | |
SU892718A1 (ru) | Двухтактный коммутатор | |
SU1665317A2 (ru) | Высокоомный магазин сопротивлени | |
JPH0545168B2 (ja) | ||
JPS59197869A (ja) | 信号源の電気量検出装置 | |
SU859934A1 (ru) | Мостовой преобразователь | |
JPS5922409A (ja) | 増幅器 | |
SU746470A1 (ru) | Преобразователь напр жение-ток | |
SU1415426A1 (ru) | Усилитель фототока | |
JPH03106288A (ja) | 廻込み抑圧回路 |