JPS6028477B2 - トランク回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、双方向増幅器に関し、より詳細には、トラン
クの如き第１のリード対とジャック夕の如の第２のリー
ド対とを結合するための双方向中継交換中継回路（ｔｒ
皿ｋｃｉｒｃｕｉｔ）に関するものである。

中継交換中継回路（以下、単にトランク回路という。

）は、中央局又は構内交換設備（ＰＢＸ）への又はから
の入力コール又は出力コールを処理するために汎用され
ている。広範な種類の中央局及び構内交換設備の存在の
故に、トランクの或る種の作動特性は標準化されている
。また、中央局の内部回路又はいまいまトランク特性に
マッチしない構内交≠逸機等の種々の異なるタイプのも
のとインターフェースさせるためトランクの必要性から
、トランク回路は種々のマッチング用の変換器を活用し
うるようにすることが更に要求される。トランクインピ
ーダンスは典型的には９００又は６００オームに規格化
され、かつそれは平衡化されたチップ及びリングリード
よりなる。トランク回路は、信号情報を搬送するととも
に、典型的には、いずれかの一方の極性を有する直流４
８ボルトの電圧を搬送する。該回路は、通常約Ｍ１ｍ程
度のレベルの信号を搬送するが、この信号レベルはいま
いま大きく変化し、時には、上記のィンピ−ダンスレベ
ルで、ピーク対ピークの電圧が５〜６ボルトの範囲であ
るような的ｌｍ程度に高くなる。さらに、トランクの多
くの天候にそのままさらされらこと及び高圧と電力供給
ライン、弱いが変化するアース抵坑、機械的にターミナ
ルに作用する温度変化等々の環境要因の故に、時には交
流±２００ボルト程度の高さで、大きい共通モード信号
（コモンモード信号）がトランクに発生する。

トランク回路は、また、交流信号に対する整合インピー
ダンスを有するチップ及びリングリードで終端しなけれ
ばならず、そのうえ、２５０オーム以下に規格化された
直流に対する内部抵坑をもたねばならない。トランク回
路は、信号（２重トーン又は逆転バッテリ）のみ又はリ
ング信号を含む信号のいずれかを搬送することが可能で
なければならない。

そして、該回路は、中央局又は構内交換設備のための適
当な作用レベルに設定するために、入力音声及び出力音
声又は他の伝送信号のゲインの個々の制御手段を備えな
ければならない。トランクそれ自身は、通常は電気的に
平衡化されているが、その信号は、前記した共通モード
信号という問題の故に、性質において本質的に相異して
し、。

かくして、簡単な交流オーディオ信号で作動する構内交
換設備又は中央局は、オーディオ信号を、異なっており
かつ分離化された方法で、各トランクに結合する手段を
備えなければならない。トランク回路に給電する非平衡
化された対（一つのターミナルとアース）は交換局や構
内交換設備の計画者らにとって最も便利であるようない
かなるインピーダンスをも設定しうるが、多くの場合６
００オームである。トランク回路は、したがって、非平
衡化された入力回路を平衡化された出力回路に変換し、
又その逆を行ない、各トランク又は非平衡化されたイン
ピーダンスを整合し、信号レベルをトランク及び非平衡
化されたりード対の両方に要求された規格信号レベルに
調整し、いまいまトランクによって搬送される極めて高
い共通モード信号を除去し、トランクに対して直流イン
ピーダンスとは異なる交流インピーダンスを与える等々
のことをしなければならない。

トランク回路は、要求された整合及び共通モード信号の
抑圧を提供するたわにハイブリッド変圧器を含む従来公
用の回路を有する。

相当に小規模でウェイトの小さな電子式の交換局及び構
内交換設備の出現においては、上記の如き変圧器の使用
は小規模化にとっての障害となる。例えば、小型のコン
ソール、キャビネット又はデスク内に形成され、その内
部においてプリント基板にプリントされた状態で回路が
形成されているような構内交換器の回路では、上記の変
圧器は、体積、重量及び許容しえないサイズを該ユニッ
トに付与しうろこととなり、そのうえ、微小な電子要素
を支持するプリント基板とは相容れないものである。変
圧器の崇高さは、高い交流、直流のトランク電流によっ
ても飽和されることのない充分なサイズのコアを必要と
することに起因するものぜある。本発明はハイブリッド
変圧器を用いることなしに、上述の如きトランクの要求
を満足するトランク回路を提供せんとするものである。
本発明に係る回路は軽量かつ小型で、構内交換設備又は
中央局のために、プリント回路板型式の挿込み式カード
として製造することができる。本発明の前述は、トラン
ク回路としての用途について向けられているが、本発明
はこれに限定されるものではなく、例えば１′２′４ワ
イヤ双方向増幅器にも適用しうろことは注意すべきこと
である。

本発明の記述及び特許請求の範囲によいては、このこと
に留意して解釈されるべきである。基本的には、本発明
に係るトランク回路は信号及び直流を搬送するチップ及
びリングリードに接続するチップ及びリング端子と、チ
ップ及びリング端子間に接続された交流終端インピーダ
ンスと、直流導路を有する、チップ及びリング端子間に
接続された高インピーダンス信号源から構成される。本
発明においては、チップ及びリングリ−ド‘こ移送され
るべき信号の機能である信号を搬送するための第１の光
検知固体素子を含んで、信号源を制御するため及びチッ
プ及びリング端子に対して望ましい信号を印加しうよう
に光検知固体素子を通して流れる電流の機能として第１
の信号源を介して電流の通路を制御するための手段が備
えられている。

また、トランク信号を搬送するための端子を含んで、第
２のリード対を接続するための手段が備えられる。演算
増幅回路は、それでもつて負荷回路に接続されるととも
に第１の光検知固体素子に光学的に結合された信号応答
性光発生手段を有する。該演算増幅器はトランク信号を
搬送するたわの端子に信号パス内で接続された入力を有
する。上記光発生手段に光学的に結合された堂２の光検
知固体素子は、この光発生手段との間に、第１の光検知
固体素子と、この光発生手段との間の伝達関数と同様の
伝達関数を有し、この第２の光検知固体素子は演算増幅
器手段の入力の間に差分信号を印加するようになってい
る。チップ及びリング端子は、かくして、トランク信号
を搬送するため該端子に表われる信号電流に対応した信
号電流を搬送するように作動される。より一般的に言え
ば、本発明は、第１リード対、第２リード対及び第１の
整合交流インピーダンス及び第２のレジスタンス手段を
備えた第１のリード対を終端させる手段よりなるトラン
ク回路である。第１の非変圧型回路は入力信号を第２リ
ード対から第１リード対に印加し、また第２の非変圧型
回路は入力信号は第１リード対から第２リード対に印加
する。第３の非変圧型回路は上記第１の回路から第１リ
ード対に印加される信号が第２リード対に再印放されな
いようにこれをキャンセルする。第４の非変圧型回路は
第２の回路から第２リード対に印加される信号が第１リ
ード対に再印加されないようにこれをキャンセルする。
以下の記述において、“端子”上の信号とは、端子に接
続されたりードによって搬送された信号電流又は当該端
子と共通の良０ち回路の基準電圧との間で測定されうる
信号電圧のいずれか一方を意味する。本発明のよりよい
理解は、以下の実施例に関する詳細な説明を参照するこ
とによって得られるであろう。第１図に示すように、チ
ップ及びリング端子Ｔ及びＰが、トランクの第１のチッ
プ及びリングリードに接続するために設けられている。

該トランクは、交流用のトランクインピーダンスに整合
するとともに必要な直流レジスタンスを有するインピー
ダンス手段１で終端している。交流インピーダンスは、
トランクインピーダンス（即ち９００オーム又は６００
オーム）に整合するように選択される一方、直流レジス
タンスは典型的には２５０オーム以下である。交流イン
ピーダンスは、例えば９００オーム又は６００オームの
、大きな容量のコンデンサに直列されたレジスタにつて
構成することができる。また、第２１」−ド対を端子Ｕ
及びアースに接続するための手段が備えられている。

第１の非変圧型回路手段（ｔｒａｎｓｂｒｍｅｒｌｅｓ
ｓｃｉｒｃｕｉｔｍｅａｎｓ）２は、第２リード対から
第１リード対に入力信号を印加するため非平衡端子Ｕと
チップ及びリング端子Ｔ及びＲに至る回路パスとの間に
接続されている。

第２の非変圧型回路手段３は、入力信号を第１のリード
対から第２のリード対に印加するため、チップ及びリン
グ端子Ｔ及びＲから端子Ｕに至る回路パスの途中に接続
されている。第３の非変圧型回路手段４ａは、第１回路
手段２から第１リード対に印加された信号が、非平衡リ
ード対Ｕに再印力０されないようにこれをキャンセルす
るために設けられており、また第４の非変圧型回路手段
４ｂは、第２リード対に印加される第２回路手段３から
の信号が第１リード対に印加されし、ようにこれをキャ
ンセルするために設けられている。

したがって、非変圧型変換手段が、第２から第１リード
対への及び第１から第２リード対への信号のパスを各々
制御し、また、側音や、その発生源に再印加される信号
の正帰還を阻止するために設けられている。

以下の記述においては、実施例の説明の目的のたわにの
み、チップ及びリングリードは平衡化されてり、Ｕ端子
はアースに対して非平衡化されているものと仮定する。

しかしながら、本発明はこの仮定には限定されない。第
２図は本発明をその最も簡単な形で図式化したものであ
る。

チップ及びリンク端子Ｔ及びＲは平衡化されたチップ及
びリングリー日こ接続するために設けられており、常時
はトランク信号及び直流の両方を搬送する。チップ及び
リング端子Ｔ及びＲの終端は、チップ及びリング端子Ｔ
及びＲ間に接続された、大容量のコンデンサ６とこれに
直列されたマッチングレジスタ５との直列回路である。
直列に対するチップ及びリング端子の終端は、チップ及
びリング端子に接続されたコレクタと他のチップ及びリ
ング端子に少さな値の抵坑８に直列されたェミツ夕とを
有するトランジスタ７のコレクタ・ヱミツタ回路である
。また、チップ及びリングリードのいずれか一方には、
例えばフオトダィオード９等の光検知固体素子の一端が
接続されている。

フオトダィオード９は、また、演算増幅器１０の反転及
び非反転入力間に交流用として接続されている。演算増
幅器１０の出力はトランジスタ７のベースに接続されて
いる。また、フオトダィオード９と演算増幅器１０の入
力と接続点から、レジスタ８とトランジスタ７のヱミッ
タとの接点へは、レジスタ１１が接続されている。

端子Ｕは、また、レジスタ１６を介して演算増幅器１２
の入力に接続されている。

第２のフオトダィオード１３の如き光検知固体素子が、
演算増幅器１２の反転入力を非反転入力との間に接続さ
れている。演算増幅器手段１２の出力は、２個の直列さ
れた発光ダイオード１４及び１５を含む負荷によって終
端されている。発光ダイオード１４はフオトダィオード
９に光学的に結合されとともに、発光ダイオード１５は
フオトダィオード１３に光学的に結合されている。

勿論、図示の回路は、バイアスが、適当な負荷等の他の
回路要素を必要とするが、これらは当業者につつて自明
であろう。

例えば、演算増幅器Ｉ０の出力には。直列した低い値の
レジスタを接続し、また、該増幅器１０の非反転入力に
対してはバイアスを必要とする等々である。光検知固体
素子及び光発生素子を含む回路は、その結果が入力信号
の線型変換である限りにおいて変更することができる。
採用しうる線型変換回路の種々の例では、１９７母牢１
月１９日発行の“エレクトロ ニクス マガジ ン（
Ｅｌｅｃｔｒｏｎｉｃｓｍａｇａｚｉｎ）”１２１〜１
２５頁に掲載された、ピル・オルシェゥスキィ（Ｂｉｌ
ｌ０１ｓｃｈｅ船ｋｉ）著の論文“デイフアレンシヤル
・オプテイカル・カツプラ・ヒツツ・ニユウ・ハイ・イ
ン・リニアリテイ、スタイビリテイ（ｉｆｆｅｒｅｎｔ
ｉａｌ ＯｐｔｉｃａｌＣｏｕｐｌｅｒ Ｈ船 Ｎｅｗ
Ｈｊ鮒 ｌｎ Ｌｉｎｅａｒｉｔｙ ，Ｓねｂｌｉｔ
ｙ）”に記載されている。例えば、発光ダイオード１４
及び１５は、単一の信号応答性光発生素子でありうる。
増幅器１０として、演算増幅器として説明したが、例え
ば、トランジスタ７と同じ極性又は特性を有するトラン
ジスタを採用することができる。

この場合には、このコレクタをトランジスタ７のコレク
タに、そのエミミツ夕をトランジスタ７のベースに夫々
接続するとともに、ダイオード９をそのべ■スとコレク
タとの間に接続するようにすればよい。第２図に示した
回路の作動において、Ｕリードの信号は、増幅器１２の
入力に印加され、増幅器１２によって増幅される。

これらの信号は、発光ダイオード１４及び１５を通して
その電流が減衰される。ダイオード１４及び１５は、ダ
イオード９及び１３と同様の変≠奥特性をもつように選
択されている。そして、発光ダイオード１５はフィトダ
ィオード１３に光学的に結合されてし、ので、フィード
バックが得られ、増幅器のゲイン及びフオドダイオード
１３の光電流は制御される。ダイオード１４と９及びダ
イオード１５と１３の変換特性は同機であるため、及び
ダイオード９が演算増幅器１０の入力間に直列に交流と
して接続されているため、それを通して発生される信号
電流は、ダイオード１３を通して発生される信号電流と
仮想的には正確な複写である。

ダイオード１３を通過する信号は、上記フィードバック
ループ内において生じる信号によって制御されるため、
演算増幅器１０に印加される信号に対するダィオード１
５の光出力のリニアティが補償され、しかも、ダイオー
ド１４と及び９ダイオード１５と１３の変換特性は同様
であるため、ダイオード１３と９とはあたかも同一の信
号を変換した如くに作用する。したがって、端子Ｕから
入力信号は、演算増幅器１０に、制御され、かつ分離さ
れた方法に印加される。演算増幅器１０の出力信号はト
ランジスタ７のベースに印加さされ、かつそのコレクタ
・エミツタ回路に導びかれた直流はこれによって変調さ
れるとともにチップ及びリング端子Ｔ及びＲに印加され
る。

従って、コレクタ電流か、ベースに印加される信号電圧
よりフオドダィオード９を通して流れて信号電流に依存
する。

演算増幅器の入力勤性によれば、演算増幅器１０の入力
間亘つて直接に接続されたダイオード９は、ダイオード
９を通過する信号として仮想的に零ボルトを発生する。

従って、／ードＡとりング端子Ｒとの間の回路を考えた
場合、その間の信号電圧はダイオード９内の電流レジス
タ１１の抵坑値の積に等しい。レジスタ８通過する電流
は、ノードＡにおける電圧をレジスタ８の抵坑値で除し
た値に等しく、この電流は、前述した如く、ダイオード
９内の電流としジスタ８に対するレジスタ１１の比との
積に等しい。トランジスタ７のェミッタ電流は、上記の
比にレジスタ１１を通して流れるダイオード９の電流を
加えるものに等しい。

したがって、コレクタ電流は、トランジスタ７の共通ベ
ース電流利得と上記ェミツタ電流との積に等しい。もし
も、トランジスタ７の共通のベース電流利得が仮想的に
１に等しく、レジスタ１１の抵坑値がレジスタ８の抵坑
値より極めて大しい（そのように選んだような）場合に
は、トランジスタ電流は、上記しジスタ１１の８に対す
る比とダイオード９によって搬送される電流との積に等
しい。チップ及びリング端子Ｔ及びＲに印加される交流
信号は、トランジスタ７のレジスタ電流から派生するた
め、該信号は、ダイオード９の信号電流と線型関係即ち
レジスタ１１のレジスタ８に対する比との積に直接的に
関係している。またダイオード１３の交流信号電流は、
前記フィードバックループのその位贋につて密接に制御
されるとともに、ダイオード９に表われる電流と同様の
電流であって、その自身は、容易に制御可能な値、即ち
、レジスタ１１およびレジスタ８の抵坑値の上記比を掛
けたものである。

第３図には、本発明が詳細に図示されている。

後述のブリッジ・レクティフアィアが暫時無視すると、
チップ及びリングリードからの信号はチップ及びリング
端子Ｔ及びＲに印加される。この信号は入力レジスタ２
１及び２２及び直流ブロック用コンデンサ２３及び２４
を介して演算増幅器２０１こ印加される。各レジスタ２
１及び２２の抵坑値は、少なくとも平衡なチップ及びリ
ングリード対の交流インピーダンスの少なさとも１０川
音となるように選ぶ。また、この段の利得は、約０．１
もしくは０．１１となるように選ぶ。フィードバックレ
ジスタ２５は、演算増幅器２０の出力をその反転入力に
通常通りに接続する。演算増幅器２川ま標準の演算増幅
器として接続され、チップ及びリングリードに発生する
共通モード信号を除去する。演算増幅器２０の利得は、
共通モード信号の存在によってその飽和を阻止しうよう
に低く設定するようにしている。演算増幅器２０の出力
は、レジスタ２６を介して演算増幅器２７の非反転入力
に接続されている。

この演算増幅器２７は、その出力と反転入力との間に、
４・容量のコンデンサによってバイパスされた通常のフ
ィードバックレジスタ２８及びアースに至るレジスタ２
９を有している。この回路では、この段の利得を約８程
度に設定してし、。演算増幅器２７の出力はしジスタ３
０を介して非並衛端子Ｕに接続されている。レジスタ３
０は端子Ｕにおける非平衡対の非平衡な外部インピーダ
ンスに整合する値でなければならない。例えば、こトラ
ンク回路を構内交換設備に使用する場合には、端子Ｕに
おけるインピーダンスは典型的には６００オームで、チ
ップ及びリングの平衡インピーダンスは典型的には９０
０オームである。利得０．１の演算増幅器２０、利得８
の演算増幅器２７につてフオローされる結果、全体の損
失は、１．功旧である。これは、９００オームのトラン
クを端子Ｕにおいて６００オームの終端にオプション整
合をもって結合するための回路例である。６００オーム
における○ｂｂｍ電力レベルは勿論、９００オームにお
ける○ｄｂｍレベルに比してより低い露位にある。

端子Ｕにおける信号レベルは、レジスタ３０の抵坑値（
即ち６００オーム５に等みし、レジスタによって終端さ
れている場合には、演算増幅器２７の出力は１／２に減
少される。

他のインピーダンス変換手段は、増幅器の利得及び回路
のインピーダンスを調整することによって得られる。

演算増幅器２０の回路に印加されるチップ及びリング信
号しべあは、１／１０だけ減少され、次いで演算増幅器
２７の出力において８だへ増大される。５ボルトの入力
信号は、したがって、約４ボルトに非平衡化された状態
に変換される。

端子Ｕにおける信号レベルは、整合された終端を有する
場合には２ボルトに減少される。これらの信号レベルの
割合は、電話会社につて規格化された中央局又は構内設
備及び外部トランク信号レベルに応じて選択される。端
子Ｕに印加される信号のレベルは、当該トランク上のロ
ールを含む中央局内の構内交換設備の内部通話にともな
って生じるレベルの減少に対して、これを選択的に増大
させることができるが、本発明の一つの特徴である。

レジスタ３１及び３２は、個々に外部作動される切換接
点３３及び３４を介して、夫々レジスタ２９をバイパス
する。演算増幅器２７を含むこの段の利得は、レジスタ
３１又は３２をレジスタ２９と並列に切換えることによ
って増大されることができる。この増幅器について与え
られる３つの利得は、約８，１１及び１５である。復方
向に通過する信号に対して、演算増幅器２５は、端子Ｕ
に接続された非反転入力を有している。

この増幅器の出力は、入力レジスタ３６を介して演算増
幅器３８の反転入力に接続されている。第２図に関して
説明したように、この演算増幅器は、交流用としてその
入力間にまたがって接続されたフオトダイオード３９（
ダイオード１３に対応する）を備えている。このフオト
ダィオード３９の一端は、負の電圧電源に直流用として
接続され、また演算増幅器３８の非反転入力は、バイパ
ス源、好ましくは、上記と同じ負の電圧電源に接続され
ている。もしそうでなければ、フオトダィオード１３は
、増幅器３８の反転入力端子と非反転入力端子との間に
、ともに交流用として接続されるできである。レジスタ
３７はしジスタ３６とアースと間に接続される。演算増
幅器３８の出力は、この作動特性を向上させるたわにト
ランジスタ４０のベースに接続されている。

トランジスタ４０のコレクタ・エミツト回路は、−Ｖ及
び十Ｖボルトの電圧電源に接続され、このェミッタは、
電流規制用のレジスタ４１を介して、十Ｖボルトの電圧
電源に接続された道例の発光ダイオード対４２及び４３
に接続されている（但し、トランジスタ４０のＰＮＰ型
と仮定した場合）。発光ダイオード４２及び７３の変換
及び発光特性は、極めて密接に整合されている。発光ダ
イオード４２及びフオトダィオード３９は光学的に結合
されている。演算増幅器４４が、その入力間にまたがっ
て交流用として接続されたフオィダィオード４５を（第
２図においてダイオード９に対応する）を備えたものと
して設けられている。

このダイオード４５は、そのカソードを演算増幅器４４
の反転入力に接続し、そのアノードをチップ又はリング
リードーこ接続している（ここでは説明の便のためリン
グリードとし図示されている。）ダイオード４５は発光
ダイオード４３に光学的に結合されている。演算増幅器
４４非反転入力はしジスタ４６を介してリングリードに
接続されており、該レジスタ４６はコンデンサ４７につ
てバイパスされている。演算増幅器４４の出力はしジス
タ４８を介して相対的に大電流用のトランジスタ４９の
ベースに接続されている。

トランジスタ４９は、小さな値のレジスタ５０を介して
、、チップ及びリングリード間に接続されたコレクタ・
ェミツタ回路を有している。トランジスタ４９のエミツ
夕としジスタ５０の接続点は、レジスタ５１を介してダ
イオード４５と演算増幅器４４の反転入力との接続点に
接続されている。平衡化されたチップ及びリングリード
のインピーダンス（典型的には９００オーム）に整合す
る値を有する終端レジスタ５２は、大容量のコンデンサ
５３（交流短絡回路用のために備えられる）と直列され
、この直列回路はチップ及びリングリード間に接続され
ている。

次に、浄記回路の作用を説明する。

端子Ｕにおける非平衡対からの信号は、これはチップ及
びリング振幅レベルの１′２であるが、綾算増幅器３３
に結果として演算増幅器３５に印加される。

フオトダイオード３９は、典型的には、約１２．５マイ
クロアンペアパスする。演算増幅器３５の利得は好まし
くは、チップ及びリング振幅レベルにおける全信号レベ
ルがその出力において得られ、かつ演算増幅器３８を含
む回路に印加されるように設定される。演算増幅器３８
の出力信号電流は、トランジスタ４０のベースに印加さ
れ、このコレクターェミッタ回路の導電流は、発光ダイ
オード４２及び４３を貫流する電流となる。

前述した如く、発光ダイオード４２とフオトダィオード
３９ては光学的に結合されており、演算増幅器３８の廻
にのフィードバックループを形成する。前記したように
、発光ダイオード４３とフオトダィオード４５との変ｆ
奥特性と、発光ダイオード４２とフオトダィオード３９
との変換特性とが、密接に整合されていることに注意す
べきである。

演算増幅器３５の出力はおける信号電流はしジスタ３６
を介して演算増幅器３８の反転入力に接続されてし、。
演算増幅器３８の高利得によって、発光ダイオード４２
，４３を流れる電流は、フオトダィオード３９が、演算
増幅器３８の反転入力における電位を、交流信号に対す
るアース電位である−Ｖ（バイアス電圧）とするに必要
充分な電流を引出すことができるようになている。フオ
トダィオード３９の電流は、しやがつて、レジスタ３６
の抵坑値につて、演算増幅器３８に出力における信号電
圧を除した値となっている。この直流電流は、演算増幅
器３５の出力におけるバイアス電圧から電圧（一Ｖ）を
マイナスしたものをレジスタ３９の抵坑値で除した値と
なっている。上記の変換特性の整合につて、フオトダィ
オ−ド４５内に流れる電流はダイオード３９を通して流
れる電流に等しい。

第２図に関連して説明したように、トランジスタ４９に
コレクタ電流は、信号５１と５０の比とダイオード４５
の信号電流と積と、レジスタ５０の値で演算増幅器４４
の入力における非反転電圧を除したものとの和で与えら
れる。

したがって、チップ及びリングリードの出力信号のレベ
ルはしジスタ５１のレジスタ５川こ対する比によって制
御され。好ましく比は、１，０００である。ダイオード
４５の電流は、チップ及びリングに印加される信号電流
の約１／１０００だけ必要で、電力利得でいえば、一３
比旧である。この直流電流は、ダイオード４５のバイア
ス電流及び演算増幅器４４の入力における非反転電圧に
よって制御され、該非反転電圧は、レジスタ６０と４６
の比によって設定され、またチップ及びリングリード間
の直流電圧に比例している。

一例として、ダイオード３９の信号電流は、演算増幅器
３５の出力における電圧をレジスタ３６の抵坑値で除し
た値に等しくなっていることは注目すべきことである。
これは、フオトダイオード４５内の電流と同じ信号電流
である。チップ及びリングリー日こ印加される信号電流
は、トランジスタ４９のコレクタ電流であり、該電流は
ェミッタ電圧をレジスタ５０の抵坑値につて除したもの
に等しい。この電流は、レジスタ５１と５０との比をフ
オトダィオード４５の電流に強合せたものに等しい。従
ってて、チップ及びリングリー日こ印加される電流は演
算増幅器３５の出力における電圧をレジスタ３６の抵坑
値で除したものにレジスタ５１と５０の抵坑値の比を掛
けたものに等しい。チップ及びリングリードに印加され
る信号電圧は、チップ及びリングリード間のインピーダ
ンスとその間の電流との積である。

チップ及びリングリード間のインピーダンスは、チップ
及びリングリード間のラインインピーダンスとこのライ
ンインピーダンスに並列された終端インピーダンスとお
並列合成値である。例えば、チップ及びリングのライン
インピーダンスが９００オームで、終端インピーダンス
（レジスタ５２）が９００オームであると仮定し、かつ
レジスタ５１の抵坑値が２０，００オームで、レジスタ
５０の抵坑値が２０オーム、レジスタ３６の抵坑値が３
７４，０００オームであると仮定した場合、該ラインに
印加される電圧は、演算増幅器３５の出力における電圧
に〈袋葦争議段。

菱＝・‐２０３）を掛けたものに等しい。

この値１，２０３は、６００オームのラインから９００
オームのラインへの、同じ電力の信号を変換するのに必
要な電圧比であることが認めれるであろう。

本回路は、側音に対する安全保護手段又はチップ及びリ
ング平衡対又はＵ端子から到達するとともに上記源にフ
ィードバックされる信号の正フィードバックに対する安
全保護手段を備えている。

そのため、信号は演算増幅器２７から６００オームのレ
ジスタ３０を介してＵ端子に印加されることを想起すべ
きであ。この信号は演算増幅器３５の必反転入力にも出
現する。異なって振幅を有する同一の信号は、レジスタ
５４を介して演算増幅器３５の非反転入力に印加され、
またレジスタ５５は演算増幅器３５の出力と非反転入力
との間に接続されている。レジスタ５４は、演算増幅器
３５の利得が、演算増幅器２７の出力から反転入力に印
加される信号を、その非反転入力に印加される同信号と
は異なった、その信号をキャンセルしうるうな量にまで
増幅することができるような充分な値り選ばれている。
演算増幅器２７の出力に生じる信号は、完全に平衡化さ
れたラインレベルにあって、Ｕ端子に印加するたわ、レ
ジス夕３０‘こよって１／２だけ減少されていることに
注目すべきである。

Ｕ端子から派生する信号は演算増幅器３５の非反転入力
に印加される。したがって、Ｕ端子において派生する信
号からは、演算増幅器３５の入力において差分信号が生
成されるが、平衡チップ及びリング端子し、おいて派生
し、かつ演算増幅器２７の出力に出現する信号は、演算
増幅器３５の回路内においてキャンセルされる。この信
号はしたがつて演算増幅器３８には印加されず、また、
発光ダイオードからチップ及びリングリード‘こ対する
出力を生じる回路に結合された信号の部分としても現わ
れない。一方、Ｕ端子に派生する信号は、演算増幅器３
５の出力において出現することは注目されたい。

演算増幅器５７の反転入力に結合されたコンデンサ５と
直列レジスタ５６を含む交流結合回路が該増幅器３５に
接続されている。通常のフィードバックレジスタ５８が
演算増幅器５７の出力をその反転入力に接続する。その
非反転入力は、ア−スもしくはこのアースに対して電位
が定まる共通電位に接続されている。演算増幅器５７の
出力はしジスタ５９を介して演算増幅器２０お非反転入
力に接続されている。Ｕ端子から演算増幅器３５の出力
に到達する信号はコンデンサ５５及び５６を経由して演
算増幅器５７の入力に結合される。

そして、そこから演算増幅器２０の非反転入力にこれら
の信号な結合される。演算増幅器５７を含むこの段の利
得は、９００オーム対６００オームの変換においては、
１／８とすることが好ましい。演算増幅器５７からの信
号に対する演算増幅器２０を含むこの段の利得は、約１
′１０（レジスタ５９の値がレジスタ２１及び２２の約
１／１０）であり、演算増幅器２０の利得は、トランジ
スタ４９によってチップ及びリングリードの出力信号に
対して約（−１／１０）であろうに設定する。したがっ
て、信号が同じである場合には、それらの演算増幅器２
０内においてキャンセルされる。Ｕ端子に派生しチップ
及びリングリードに変換された信号は、レジスタ２１及
び２２を介して演算増幅器２０に印加されるとともに、
演算増幅器５７を経由して同一レベルで演算増幅器２川
こ印加される。

したがって、これらの信号は互いにキャンセルし、増幅
器２７を介してＵリード‘こ戻されるとはない。したが
って、上述した回路は、平衡なチップ及びリングリード
から非平衡なＵリードへの信号を元の信号レベルの１′
２で変換する。

と同時に、この回路は、非平衡なＵリードに派生する１
′２のレベル信号を変換するとともに、それらの信号を
平衡なチップ及びリングリードにフルレベルで印加する
。回路は、Ｕリードの信号パスを介してフィードバック
させるチップ及びリングリード‘こ発生する信号に対し
て安全に防御され、また、Ｕリード‘こ派生しかつチッ
プ及びリングリードに印加される信号を、チップ及びリ
ングリードからＵリード‘こフィードバックされること
から安全に防御する。この結果、４対２ワイヤ・ネット
ワーク（通常そのような呼称されている。）を含む。非
変圧型双方広増幅器が得られた。したがって、崇高いハ
イブリッド変圧器は不要なり、全回路はプリント回路の
カードとして提供することができる。この回路はまたは
チップ及びリングインピーダンスに整合する交流の終端
インピーダンスを備えており、かつ交流インピーダンス
より低い直流インピーダンス（トランジスタ４９を介し
て）を与える。演算増幅器４４の非反転入力は、常時に
トランクから直流が印加されるリングリード‘こ接続さ
れたレジス夕４６に接続されている。

この非反転入力はまたレジスタ６０を介してコンデンサ
５３が接続されたチップリード端子が接続されている。
レジスタ６０は典型的にはしジスタ４６の１の苦の値あ
る。チップ及びリングリード間に接続されレジスタ６０
て４６との比は、演算増幅器４４に、好ましくは、例え
ば２ボルト程度の、トランジスタの最小予想供給電圧レ
ベルの近傍にその作動点を持つようなバイアスレベルを
与える。その直流引込みは、レジスタ５０間に生じる電
圧によって決定され。所望に応じ、非反転入力はリング
リード‘こ直結し、演算増幅器４４が直流源として働く
ようにすることもできる。演算増幅器４４に対する給電
回路は、演算増幅器４４の一方の給電入力端子とコンデ
ンサ５３が接続されたチップリード端子との間に接続さ
れたコレクターェミツタ回路を有するトランジスタ６１
を備えてし、。

演算増幅器４４の他の給電入力端子は、リングリード‘
こ接続されている。トランジスタ６１のベースは、アー
スに接続されかつフオトトランジスタ６３の如き光感知
固体素子に直列されたレジスタ６２を含むバイアス電圧
／ミィダの接続点に接続されており、該レジスタ６２は
ベースとコンデンサ５３のチップリード端子間に接続さ
れている。作用において、まず、電流はトランジスタ６
１と介して演算増幅器４４の給電入力端子に供給される
。しかしながな、フオトトランジスタ６３がオンすると
きには、トランジスタ６１のベース電圧は、ェミッタ電
圧近傍に持来たされ、効果的に導通を断ち、よって演算
増幅器４４からの動作電流をカットする。トランジスタ
６２は、Ｕ端子における派生信号の受信につて作動する
光学分離体内に含有物によってオンさる。

かくして、作動電力は、上記パルスに同期して演算増幅
器４４に給電し又はその断電する。さらに、端子Ｕの派
生パルスに同期してリレーが作動される。

リレー断続接点６９なしジスタ５２と、トランジスタ６
１とコンデンサ５３の接続点との間においてチップリー
ドに接続され、演算増幅器４４に対する電力供Ｖ給漉し
て作用するコンデンサ５３がトランジスタ４９を介して
放電しないように保証する。電流パルス出力能力が望ま
れない場合には、トランジスタ６１及び６３は、断続接
点６９及びレジスタ６２と同様にさく除することができ
る。

演算増幅器４４の給電入力端子は、コンデンサ５３を横
切って直接に接続することができる。トランジスタ回路
は、演算増幅器４４の給電回路に接続されたコンデサ５
３を横切って接続されたッェナーダィオード７５を備え
ることが好ましい。ッェナーダイオード７５は給電回路
に対する電圧プロテクタとして作用する。チップ及びリ
ング端子は好ましくは、通常の方法で拙縞されたダイオ
ード７６ａ，７６ｂ，７６ｃ及び７６ｄを含むブリッジ
レリティフアィャを介してチップ及びリングリードに接
続されている。

よく知られているように、ブリッジレリテイフアィャは
この回路の動作のために、チップ及びリングリード間の
直流電圧がいかなる樋性であっても、Ｔ及びＲ端子に対
して正しい極性を与える。したがって、回路は、チップ
及びリングリードを含む平災化されたトランクの信号を
反転する極性に対して不感性である。上述の回路は、平
衡化に生じる共通モード交流信号が演算増幅器２０内に
おいてキャンセルされるために、該共通モード交流信号
に対して不感性である。

該回路は、非平衡化された入力に対して平衡化たれると
もに、平衡化された入力に対して非平衡化された双方向
増幅器を提供し、該増幅器かトランク又は交換局のいず
れか一方から入力される側音や正フィードベックに対す
る安全制御手段を備えている。変換された信号レベル及
び交流並びに直流インピーダンスについて完全な制御は
、非平衡なＵ端子における通路のために必要とされる場
合における入力信号レベルのレベル増大のための手段と
同様に与えられる。チップ及びリングし、印加される信
号は、また、レジスタの対の比の調整手段につて制御す
ることができる。この回路は、構内交設備が他の電話交
換局に対するユニバーサルなトランク回路にとって極め
て有用である。しかしながな、双方向の奇与、搬送制御
及び信号レベル制御は、他の設備においても等しく適用
することができる。本発明の技術的思想の範囲内におい
て、種々の実施装置又は変更が可能であることは、この
種の発明の属する分野における当業者にとっては自明な
ことであろう。本発明の技術的思想の範囲又は権利範囲
は特許請求の範囲に記載されている。

【図面の簡単な説明】

第１図は本発明をその最大範囲において示すブロック図
、第２図は本発明をその最も簡単な型式で示すブロック
図、第３図は本発明の実施例をその最も詳細な型式で示
す回路図である。 Ｔ，Ｒ・…・・チップ及びリング端子、Ｕ・・・・・・
非平衡端子、１・・・・・・インピーダンス手段、２・
・・・・・第１の非変圧型回路、３・・・・・・第２の
非変圧型回路、４ａ…・・・第３の非変圧回路、４−ｂ
・・・・・・第４の非変圧型回路、５…・・・整合用レ
ジスタ、６・・・・・・大容量のコンデンサ、７……ト
ランジスタ、８……小さい値のレジスタ、９…・・・フ
オトダィオード、１０……演算増幅器、１２・・・・・
・演算増幅器、１３・・・・・・フオトダィオード、１
４，１５・・・…発光ダイオード。 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ チツプ及びリングリードに接続して、直流を含む信
   号を搬送するためのチツプ及びリングリード端子と、該
   チツプ及びリング端子間に接続された交流用終端インピ
   ーダンスと、直流を導く回路バスを有するチツプ及びリ
   ング端子間に接続された高インピーダンスの信号源と、
   チツプ及びリングリードに搬送されるべき信号の関数で
   ある信号を搬送するための、並びに上記チツプ及びリン
   グ端子に所望の信号を印加するように通過する電流の関
   数として上記信号源を通る電流通路を制御するための、
   第１の光検知固体素子を含む信号源を制御するための手
   段と、トランク信号を搬送するための端子を含む、リー
   ド対の接続手段と、負荷回路内に接続されるとともに第
   １の光検知固体素子に光学的に結合された光発生手段を
   有し、かつトランク信号搬送するために端子に、信号パ
   ス内において接続された入力を有する演算増幅器手段と
   、上記光発生手段と第１の光検知固体素子との間の伝達
   関数を有するとともに、演算増幅器手段の入力端子間に
   差分信号を印加しうるように調整された第２の光検知固
   体素子とを備え、チツプ及びリングリードがトランク信
   号を搬送するために該端子に発生する信号電流に対応し
   た信号電流を搬送せしめるようにされたトランク回路。 ２ 上記高インピーダンス信号源は、直列に接続された
   低抵坑値のレジスタを有するトランジスタのコレクタ−
   エミツタ回路と、いま一つの演算増幅器手段の出力に接
   続されたトランジスタのベース電極と、いま一つの演算
   増幅器手段の一方の入力とチツプ及びリングリードとの
   間に接続された一つのリードを有する光検知ダイオード
   を含む第１の光検知固体素子よりなり、かついま一つの
   演算増幅器手段の一方の入力とトランジスタと低坑値の
   直列レジスタ間の接続点との間に接続されたいま一つの
   レジスタと、いま一つの演算増幅器手段の他の入力から
   上記光検知ダイオードの他の端子に至る低交流インピー
   ダンスパスを備えた回路手段とからなる特許請求の範囲
   第１項記載のトランク回路。３ 上記光発生手段が、一
   方が第１の光検知固体素子に光学的に結合され、他方が
   第２の光検知固体素子に光学的に結合された直列接続の
   発光ダイオード対よりなる特許請求の範囲第１項または
   第２項に記載のトランク回路。 ４ チツプ及びリングリードに接続して、直流を含む信
   号は搬送するためのチツプ及びリング端子と、該チツプ
   及びリング端子間に接続された交流用終端インピーダン
   スと、直流を導く回路パスを有するチツプ及びリング端
   子間に接続された高インピーダンスの信号源と、チツプ
   及びリングリードに搬送されるべき信号の関数である信
   号を搬送するための、並じに上記チツプ及びリング端子
   に所望の信号を印加するように通過する電流の関数とし
   て上記信号源を通る電流通路を制御するための、第１の
   光検知固体素子を含す信号源を制御するための手段と、
   トランク信号を搬送するための端子を含む。 リード対の接続手段と、負荷回路内に接続されるともに
   第１の光検知固体素子に光学的に結合された光発生手段
   を有し、かつトランジスタ信号を搬送するために端子に
   、信号パス内において接続された入力を有する演算増幅
   器手段と、上記光発生手段と第１の光検知固体素子との
   間の伝達関数と同様の伝達関数を有するとともに、演算
   増幅器手段の入力端子間に差分信号を印加しうるように
   調整された第２の光検知固体素子とを備える一方、一対
   の入力の各々が高インピーダンスを介してチツプ及びリ
   ング端子に接続されるとともに出力が整合用インピーダ
   ンスを介してトランジスタ信号を搬送用の端子に回路パ
   スを経由して接続された第１の差動増幅器手段と、一方
   の入力がトランク信号搬送用の端子に接続され他方の入
   力が第１の差動増幅器の出力に接続された回路パスが第
   １の平衡用インピーダンスを介して接続された第２の差
   動増幅器手段とを備え、第２差動増幅器手段は信号パス
   と直列に上記演算増幅器手段の入力に接続されるともに
   、その出力は第２の平衡用インピーダンスを介して第１
   の差動増幅器手段の入力の一方に接続されており、第１
   の平衡用インピーダンスはチツプ及びリングリードから
   到達する信号をキヤンセルしうるようなレベルで第２の
   差動増幅器手段に信号を印加しうるような値に設定され
   る一方、第２の平衡用のインピーダンスは非平衡なリー
   ド対の非平衡な端子から到達する信号をキヤンセルしう
   るようなレベルで第２の差動増幅器手段から信号を印加
   しうるうな値に設定されたトランク回路。５ 上記光発
   生手段が、一方が第１の光検知固体素子に光学的に結合
   され、他方が第２の光検知固体素子に光学的に結合され
   た直列接続の発光ダイオード対よりなる特許請求の範囲
   第４項記載のトランク回路。 ６ チツプ及びリングリードに接続するための一体の端
   子と、該端子に接続される電話線のインピーダンスい整
   合する値を有し、音声周波数信号に対して低いインピー
   ダンス与える大容量のコンデンサに直列され、その直列
   回路が上記一対の端子間に接続された第１のレジスタと
   、一方の入力が交流用として第１の光発生手段を介して
   他方の入力とともに上記端子の一方に接続された一対の
   入力を有する第１の演算増幅器手段と、エミツタが低抵
   坑値のレジスタを介して上記一方端子間に接続されコレ
   クタが他方の端子に接続されベースが回路パス内におい
   て上記第１の演算増幅器の出力に接続されトランジスタ
   と、該第１の演算増幅器手段の一方の入力と低い値のレ
   ジスタとエミツタの接続点との間に接続された高い値の
   レジスタと、入力端子間に接続された第２の光発生手段
   を有する第２の演算増幅器と、第２の演算増幅器の入力
   端子間に非平衡な信号を印加するための手段と、第２の
   演算増幅器につて駆動される負荷回路内において接続さ
   れた発光ダイオードと、該発光ダイオードを、第１の光
   発生手段に、またフイードバツクループを形成するため
   に第２の光検知手段に光学的に結合する手段とからにな
   り、一方の発光ダイオードの第１の光検知手段との変換
   特性は他方の発光ダイオードの第２の光発生手段との変
   換特性に相似してり、トランジスタのコクタ信号電流が
   、高低にレジスタの比と第１の光検知手段の信号電流と
   の積にほぼ等しくなるよにしたトランク回路。 ７ 上記コンデンサの端子間にしたがつて第１の演算増
   幅器を接続するとともに、第１の演算増幅器に動作及び
   バイアス電圧を供給するための手段を備えた特許請求の
   範囲第６項記載のトランク回路。 ８ チツプ及びリングリードに接続するための一対の端
   子と、該端子に接続される電話線のインピーダンスに整
   合する値を有し、音声周波数信号に対して低いインピー
   ダンスを与える大容量のコンデンサに直列され、その直
   列回路が上記一対の端子間に接続された第１のレジスタ
   と、一方の入力が交流用として第１の光検知手段を介し
   て他方の入力とともに上記端子の一方に接続された一対
   の入力を有する第１の演算増幅器と、エミツタが低抵坑
   値のレジスタを介して上記一方の端子に接続されコレク
   タが他方の端子に接続されベースが回路パス内において
   上記第１の演算増幅器の出力に接続されたトランジスタ
   と、該第１の演算増幅器の一方の入力と低い値のレジス
   タとエミツタの接続点との間に接続された高い値のレジ
   スタと、入力端子間に接続された第２の光検知手段を有
   する第２の演算増幅器と、第２の演算増幅器の入力端子
   間に非平衡な信号を印加するための手段と、第２の演算
   増幅器によつて駆動される負荷回路内において接続され
   た発光ダイオードと、該発光ダイオードを、第１の光検
   知手段と、またフイードバツクループを形成するために
   第２の光検知手段に光学的に結合する手段からなり、一
   方の発光ダイオードの第１の光検知手段との変換特性は
   他方の発光ダイオードの第２の光検知手段との変換特性
   に相似してり、トランジスタのコレクタ信号電流が、高
   低のレジスタの比と第１の光検知手段の信号電流との積
   にほぼ等しくなるようにする一方、非平衡な信号を印加
   するための上記手段が、コモンもしくは大地に相対した
   信号を搬送するため第３の端子、該第３の端子に接続さ
   れた入力と第２の演算増幅器の入力に信号パス内におい
   て接続された出力を有する第３の演算増幅器とからなり
   、さらに、上記一対の端子から第３の端子にトランク信
   号を印加するための手段と、第２の演算増幅器を通して
   一対の端子に印加され信号が、トランク信号を印加する
   ための上記手段によつて変換されないように、また第３
   の端子に再印加されないようにキヤンセルし、トランク
   信号を印加する上記手段を通過した信号が、第２の演算
   増幅器によつて変換されること及び一対の端子間に再印
   加されることのないようにキヤンセルするキヤンセル手
   段とを備えたトランク回路。 ９ 上記キヤンセル手段は、各入力が一対のレジスタを
   介して上記一対の端子の各々に接続され、一対のレジス
   タの各抵坑値は少なくとも電話線のインピーダンスの１
   ００倍の値を有する第１の差動増幅器と、第１の差動増
   幅器の出力から上記第３の端子に至る信号パスと、第１
   の差動増幅器の出力信号を予じめ定めた第１の割合で第
   ３の演算増幅器の第２の反転入力に印加する信号パスと
   、第１の差動増幅器に第４演算増幅器の出力信号を予じ
   め定めた第２の割合で印加するため第１の差動増幅器の
   入力の一方に接続された出力を有する第３差動増幅器の
   出力を信号パス内において接続された第４の演算増幅器
   を備え、上記第１の割合は一対の端子に対して第３の演
   算増幅器内において変換されないように信号入力をキヤ
   ンセルするのに充分な割合であり、第２の割合が第１の
   差動増幅器によつて変換されないように信号入力を第３
   の端子に対してキヤンセルするのに充分な割合に設定さ
   れた特許請求の範囲第８項記載のトランク回路。 １０ 第１の差動増幅器の出力と第３の端子への信号パ
   スとの間に接続された第５の演算増幅器と、第３の端子
   と第５の演算増幅器の出力と第３の端子の間の回路に直
   列に接続されたアースとの間の外部インピーダンスに整
   合する値を有するレジスタとを含み、出力信号を予じめ
   定めた第１の割合で印加する信号パスが第５の演算増幅
   器の出力い接続されたレジスタを評えた特許請求の範囲
   第９項記載のトランク回路。 １１ 第１の差動増幅器の利得が約１／１０であり、第
   ５の差動増幅器の利得が少なくとも約２であり、第３の
   差動増幅器の利得は第３の端子に発生する信号のレベル
   を一対の端子に発生する信号のレベルい持ち来たすに充
   分なものであり、また第４の演算増幅器の利得は約１／
   ８ある特許請求の範囲第１０項記載のトランク回路。 １２ 第３の端子に印加する信号のレベルを増大させう
   るように、第５の演算増幅器の利得を選択的に増大させ
   るための手段を含む特許請求の範囲第１０項又は第１１
   項記載のトランク回路。