JPS6223950B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、双方向増幅器に関し、より詳細に
は、トランクの如き第１のリード対とジヤンクタ
の如き第２のリード対とを結合するための双方向
中継交換中継回路（trunk circuit）に関するも
のである。

中継交換中継回路（以下、単にトランク回路と
いう。）は、中央局又は構内交換設備（PBX）へ
の又はからの入力コール又は出力コールを処理す
るために汎用されている。広範な種類の中央局及
び構内交換設備の存在の故に、トランクの或る種
の作動特性は標準化されている。また、中央局の
内部回路又はしばしばトランク特性にマツチしな
い構内交換機等の種々の異なるタイプのものとイ
ンターフエースさせるためトランクの必要性か
ら、トランク回路は種々のマツチング用の交換器
を活用しうるようにすることが更に要求される。

トランクインピーダンスは典型的には900又は
600オームに規格化され、かつそれは平衡化され
たチツプ及びリングリードよりなる。トランク回
路は、信号情報を搬送するとともに、典型的に
は、いずれか一方の極性を有する直流48ボルトの
電流を搬送する。該回路は、通常約0dbm程度の
レベルの信号を搬送するが、その信号レベルはし
ばしば大きく変化し、時には、上記のインピーダ
ンスレベルで、ピーク対ピークの電圧が５〜６ボ
ルトの範囲であるような6dbm程度に高くなる。

さらに、トランクの多くは天候にそのままさら
されること及び高圧の電力供給ライン、弱いが変
化するアース抵抗、機械的にターミナルに作用す
る温度変化等々の環境要因の故に、時には交流±
200ボルト程度の高さで、大きい共通モード信号
がトランクに発生する。

トランク回路は、また、交流信号に対する整合
インピーダンスを有するチツプ及びリングリード
で終端しなければならず、そのうえ、250オーム
以下に規格化された直流に対する内部抵抗をもた
ねばならない。

トランク回路は、信号（２重トーン又は逆転バ
ツテリ）のみ又はリング信号を含む信号のいずれ
かを搬送することが可能でなければならない。そ
して、該回路は、中央局又は構内交換設備のため
の適当な作用レベルに設定するために、入力音声
及び出力音声又は他の伝送信号のゲインの個々の
制御手段を備えなければならない。

トランクそれ自身は、通常は電気的に平衡化さ
れているが、その信号は、前記した共通モード信
号という問題の故に、性質においてインヒーレン
ト的に相異している。かくして、簡単な交流オー
デイオ信号で作動する構内交換設備又は中央局
は、オーデイオ信号を、異なつておりかつ分離化
された方法で、各トランクに結合する手段を備え
なければならない。トランク回路に給電する非平
衡化された対（一つのターミナルとアース）は交
換局や構内交換設備の計画者にとつて最も便利で
あるようないかなるインピーダンスをも設定しう
るが、多くの場合600オームである。

トランク回路は、したがつて、非平衡化された
入力回路を平衡化された出力回路に翻訳し、又そ
の逆を行ない、各トランク又は非平衡化されたイ
ンピーダンスを整合し、信号レベルをトランク及
び非平衡化されたリード対の両方に要求された規
格信号レベルに調整し、しばしばトランクによつ
て搬送される極めて高い共通モード信号を除去
し、トランクに対して直流インピーダンスとは異
なる交流インピーダンスを与える等々のことをし
なければならない。また、コデツク（コーダー・
デコーダー）等の４ワイヤ装置への接続のため、
分離されたトランク入力および出力回路を有する
トランク回路を提供することは好ましいものであ
る。トランク回路は、各々のトランクもしくは非
平衡化されたインピーダンスのマツチングを行
い、共通モード信号の除去を提供するためにハイ
ブリツド変圧器を含む従来公用の回路を有する。
相当に小規模でウエイトの小さい電子式の交換局
及び構内交換設備の出現においては、上記の如き
変圧器の使用は小規模化にとつての障害となる。
例えば、小型のコンソール、キヤビネツト又はデ
スク内に形成され、その内部においてプリント基
板にプリントされた状態で回路が形成されている
ような構内交換器の回路では、上記の変圧器は、
体積、重量及び許容しえないサイズを該ユニツト
に付与しうることとなり、そのうえ、微小な電子
要素を支持するプリント基板とは相容れないもの
である。変圧器の嵩高さは、高い交流、直流のト
ランク電流によつても飽和することのない充分な
サイズのコアを必要とすることに起因するもので
ある。

本出願人が昭和53年８月18日に出願した特願昭
53−101376号の特許出願においては、上記した如
くトランクに関する種々の要求に言及したが、ハ
イブリツド変換回路の使用を要求するものではな
かつた。かかる回路は物理的に軽量かつ小型であ
り、プリント基板上でPBXや本局のための挿入式
カードを製造することができる。

上記出願に係る信号相殺効果は、光電結合回路
を安価な変換回路結合段によつて置換したより簡
単な構造を採用することによつても得られること
が発見された。この場合、いかなるハイブリツド
交換回路の信号カツプリングは付随インピーダン
スの平衡化の要求を満足するように実用化される
ものではなく、安価な変換回路が一方向から他方
向に通過する信号を結合するために用いられると
ともに、全く変換回路を持たない回路が上記とは
逆の向きの信号を結合するために用いられる。さ
らに、変換回路なしの手段はいずれか一方向に発
生する信号をそこにフイードバツクされないよう
にキヤンセルするために用いられる。

以下に詳述する本発明の実施例は、一般的に言
つて、双方向信号を搬送する第１リード対と、双
方向信号を搬送する第２リード対と、第２リード
対から第１リード対に入力される信号を印加する
ための第１回路手段と、第１リード対から第２リ
ード対に入力される信号を印加するための第２ト
ランスレス回路手段と、第１回路手段から第１リ
ード対に印加される信号を第２リード対に再印加
されないように阻止するとともに、第２回路手段
から第２リード対に印加される信号を第１リード
対に再印加されないように阻止する第３回路手段
とからなるトランク回路である。

なお、本明細書において、上記第２トランスレ
ス回路手段等における「トランスレス回路手段」
なる用語は、トランスを使用することなく、演算
増幅器等の能動素子と受動素子を使用して、通常
の変圧器が有する、同相モード信号の抑圧、回路
間のアイソレーシヨン、インピーダンスの変換等
の機能を実現するもの、という意味で使用されて
いる。

第１回路手段は、低インピーダンスの電圧電源
回路内において第２リード対に接続された１次巻
線を有するとともに、第２リード対から第１リー
ド対に入力される信号を印加するためきわめて高
いインピーダンスでもつて直流回路に接続された
２次巻線を有する変圧器（トランス）を含む回路
で形成することが望ましい。この場合には、変換
回路内で発生されるきわめて低い電流レベルのた
めに、変換回路の有効バンド幅は実質的に増大
し、その結果、挿込み式プリント回路板上に容易
に形成しうるような安価な変換回路の使用が可能
となるのである。

本発明のよりよい理解は、以下の実施例に関す
る詳細な説明を参照することによつて得られるで
あろう。

第１図は最も簡単な形式で本発明を図式化して
示している。チツプおよびリング端子ＴおよびＲ
はバランスされたチツプおよびリングリードへの
接続のために設けられ、通常はトランク信号と直
流電流の両方を搬送する。チツプおよびリング端
子の終段はチツプおよびリング端子間に接続され
た直列回路の大容量コンデンサ６と直列のマツチ
ングレジスタ５によつて形成される。直流に対す
るチツプ及びリング端子の終端は、チツプ又はリ
ング端子に接続されたコレクタと他のチツプ又は
リング端子に小さい値の抵抗８に直列されたエミ
ツタとを有するトランジスタ７のコレクタ−エミ
ツタ回路である。

２次巻線を備えたこの高インピーダンス回路は
演算増幅器１０の反転入力端子と、レジスタ８と
リングリードＲ間の接続点との間に接続される。

直流電流に対して高い抵抗を示すこの回路は、
レジスタ８１と変圧器８０の２次巻線８３に直列
接続され、レジスタ８１と直列に接続されたコン
デンサ８２とからなる。

コンデンサ８２はその回路の周波数応答性を変
更することができ、直流電流に対して仮想的に無
限大の抵抗をなすが、その存在は任意である。本
発明の一例では、レジスタ８１は10000オームで
ある。

変圧器８０の１次巻線８４は低インピーダンス
の電圧電源８５に対する回路内において接続され
ている。この電圧電源８５は、好ましくは、トラ
ンク回路に対する第２入力端子に接続されたいま
一つの演算増幅器の出力回路によつて形成され
る。

作動時、変圧器８０はいま一つの演算増幅器の
入力端子に発生する信号によつて駆動される。レ
ジスタ８１の抵抗値が大きいことおよびコンデン
サ８２の存在のため、変圧器８０の２次巻線８３
を通して流れる直流電流は仮想的に零、換言すれ
ば殆んどないために、その周波数および振幅特性
は最適化される。２次巻線を流れる直流電流が実
質上零であることから変圧器の大幅なサイズの縮
小が可能となる。これは、変圧器８４が飽和しな
いようにするために、直流阻止用のレジスタ８１
とキヤパシタ８２とを設けたことによる。

変圧器８０の１次および２次巻線は、アースに
対する浮遊容量が演算増幅器１０によつて増幅さ
れないように巻かれることが好ましい。したがつ
て、リングリード（もしくは低インピーダンスノ
ード）に接続されないか、或いは相隣る１次およ
び２次巻線の端部は、それらの間で最も低い容量
を与えるためにできるだけ間隔を拡げることが好
ましい。

第２図には、本発明の実施例が詳細に図示され
ている。後述のブリツジ・レクテイフアイアを暫
時無視すると、チツプ及びリングリードからの信
号はチツプ及びリング端子Ｔ及びＲに印加され
る。この信号は入力レジスタ２１及び２２及び直
流ブロツク用コンデンサ２３及び２４を介して演
算増幅器２０に印加される。各レジスタ２１及び
２２の抵抗値は、少なくとも平衡なチツプ及びリ
ングリード対の交流インピーダンスの少なくとも
100倍となるように選ぶ。また、この段階の利得
は約0.1もしくは0.11となるように選ぶ。フイー
ドバツクレジスタ２５は、演算増幅器２０の出力
端子をその反転入力端子に通常通りに接続する。
演算増幅器２０は標準の演算増幅器として接続さ
れ、チツプ及びリングリードに発生する共通モー
ド信号を除去する。演算増幅器２０の利得は、共
通モード信号の存在によつてその飽和を阻止しう
るように低く設定するようにしている。

演算増幅器２０の出力端子は、レジスタ２６を
介して演算増幅器２７の非反転入力端子に接続さ
れている。この演算増幅器２７は、その出力端子
と反転入力端子との間に、小容量のコンデンサに
よつてバイパスされた通常のフイードバツクレジ
スタ２８及びアースに至るレジスタ２９を有して
いる。この回路では、この段階の利得を約８程度
に設定している。

演算増幅器２７の出力端子はレジスタ３０を介
して非平衡端子Ｕに接続されている。レジスタ３
０は端子Ｕにおける非平衡対の非平衡な外部イン
ピーダンスに整合する値でなければならない。例
えば、このトランク回路を構内交換設備に使用す
る場合には、端子Ｕにおけるインピーダンスは典
型的には600オームで、チツプ及びリングの平衡
インピーダンスは典型的には900オームである。

利得0.1の演算増幅器２０は、利得８の演算増
幅器２７によつてフオローされる結果、全体の損
失は、0.2である。これは、900オームのトランク
を端子Ｕにおいて600オームの終端にオプシヨン
整合でもつて結合するための回路例である。600
オームにおける0dbm電力レベルは勿論、900オー
ムにおける0dbmレベルに比してより低い電位に
ある。

端子Ｕにおける信号レベルは、レジスタ３０の
抵抗値（即ち600オーム）に等しいレジスタによ
つて終端されている場合には、演算増幅器２７の
出力は1/2に減少される。

他のインピーダンス変換手段は、増幅器の利得
及び回路のインピーダンスを調整することによつ
て得られる。

演算増幅器２０の回路に印加されるチツプ及び
リング信号レベルは、1/10に減少され、次いで演
算増幅器２７の出力において８だけ増大される。
５ボルトの入力信号は、したがつて、約４ボルト
に非平衡化された状態に変換される。端子Ｕにお
ける信号レベルは、整合された終端を有する場合
には２ボルトに減少される。これらの信号レベル
の割合は、電話会社によつて規格化された中央局
又は構内交換設備及び外部トランク信号レベルに
応じて選択される。

端子Ｕに印加される信号のレベルは、当該トラ
ンク上のコールを含む中央局内の構内交換設備の
内部通話にともなつて生じるレベルの減少に適応
して、これを選択的に増大させることができる。
レジスタ３１及び３２は、個々に外部作動される
切換接点３３及び３４を介して、夫々レジスタ２
９をバイパスする。演算増幅器２７を含むこの段
の利得は、レジスタ３１又は３２をレジスタ２９
と並列に切換えることによつて増大させることが
できる。この増幅器によつて与えられる３つの利
得は、約８，11及び15である。

復方向に通過する信号に対して、演算増幅器３
５は、端子Ｕに接続された非反転入力端子を有し
ている。

安価な変圧器は演算増幅器３５の出力端子とア
ースとの間に接続された１次巻線８４を有する。
２次巻線８３はリングリード端子Ｒに接続された
リードを有し、他方のリードはコンデンサ８２と
レジスタ８１の直列回路を介して演算増幅器４４
の反転入力端子に接続されている。

演算増幅器４４の出力端子はレジスタ４８を介
してトランジスタ４９のベースに接続されてお
り、トランジスタ４９はそのコレクタ−エミツタ
回路を介して比較的大きい電流を搬送することが
できる。このトランジスタ４９のコレクタ−エミ
ツタ回路はチツプおよびリングリード間に小さい
値のレジスタ５０を介して接続されている。トラ
ンジスタ４９のエミツタとレジスタ５０との接続
点はコンデンサによつてバイパスされたレジスタ
５１を介して演算増幅器４４の反転入力端子に接
続されている。

バランスされたチツプおよびリングリードイン
ピーダンス（典型的には900オーム）にマツチン
グする値を有する終端レジスタ５２は大容量のコ
ンデンサ５３（AC短絡用に設けた）に直列に接
続され、この直列接続回路はチツプおよびリング
リード間に接続されている。

演算増幅器３５で変換された入力信号がターミ
ナルＵに印加されると、その入力信号は低インピ
ーダンス回路を介して１次巻線８４およびトラン
スの２次巻線８３に接続された高インピーダンス
回路を通り、ターミナルＲと演算増幅器４４の反
転入力端子との間に印加される。コンデンサ８２
の存在は直流電流が２次巻線８３を通して流れる
のを阻止するとともに、レジスタ８１とともに回
路パスの低周波数応答性を制限するために使用す
ることができる。しかしながら、コンデンサ８２
を省略したとしても、レジスタ８１の高い抵抗に
よつて、直流電流をきわめて低いレベルに制限す
ることができる。

チツプ及びリングリードに印加される信号電圧
は、チツプ及びリングリード間のインピーダンス
とその間の電流との積である。チツプ及びリング
リード間のインピーダンスは、チツプ及びリング
リードに印加されるインピーダンスと並列された
終端インピーダンスである。例えば、チツプ及び
リングのラインインピーダンスが900オームで、
終端インピーダンス（レジスタ５２）が900オー
ムであると仮定し、かつレジスタ５１が20000オ
ームであると仮定した場合、該ラインに印加され
る電圧は、 ４５０×２００００／３７４０００×２０＝1.20 である。

この値は、600オームのラインから900オームの
ラインへの、同じ電力の信号を変換するのに必要
な電圧比であることが認められるであろう。

本回路は、側音に対する安全保護手段又はチツ
プ及びリング平衡対又はＵ端子から到達するとと
もに上記源にフイードバツクされる信号の正フイ
ードバツクに対する安全保護手段を備えている。

そのため、信号は演算増幅器２７から600オー
ムのレジスタ３０を介してＵ端子に印加されるこ
とを想起すべきである。この信号は演算増幅器３
５の非反転入力にも出現する。異なつた振幅を有
する同一の信号は、レジスタ５４を介して演算増
幅器３５の非反転入力に印加され、またレジスタ
５５は演算増幅器３５の出力と非反転入力との間
に接続されている。レジスタ５４は、演算増幅器
３５の利得が、演算増幅器２７の出力から非反転
入力に印加される信号を、その非反転入力に印加
される同じ信号とは異なつた、その信号をキヤン
セルしうるような量にまで増幅することができる
ような充分な値に選ばれている。

演算増幅器２７の出力に生じる信号は、完全に
平衡化されたラインレベルにあつて、Ｕ端子に印
加するため、レジスタ３０によつて1/2だけ減少
されていることに注目すべきである。Ｕ端子から
派生する信号は演算増幅器３５の非反転入力に印
加される。したがつて、Ｕ端子において派生する
信号からは、演算増幅器３５の入力において差分
信号が生成されるが、平衡チツプ及びリード端子
において派生し、かつ演算増幅器２７の出力に出
現する信号は、演算増幅器３５の回路内において
キヤンセルされる。この後者の信号はしたがつて
変圧器には印加されず、また、変圧器からチツプ
及びリングリードに対する出力を生じる回路に結
合された信号の部分としても現われない。

一方、Ｕ端子に派生する信号は、演算増幅器３
５の出力において出現する。演算増幅器５７の反
転入力端子に結合されたコンデンサ５５と直列レ
ジスタ５６を含む交流結合回路が該増幅器３５に
接続されている。フイードバツクレジスタ５８が
演算増幅器５７の出力端子をその反転入力端子に
接続する。その非反転入力端子は、共通の又はア
ースに接続されている。演算増幅器５７の出力端
子はレジスタ５９を介して演算増幅器２０の非反
転入力端子に接続されている。

Ｕ端子から演算増幅器３５の出力端子に到達す
る信号はコンデンサ１５５及びレジスタ５６を経
由して演算増幅器５７の入力端子に結合される。
そして、そこから演算増幅器２０の非反転入力端
子にこれらの信号は結合される。演算増幅器５７
を含むこの段の利得は、900オーム対600オームの
変換においては、1/8とすることが好ましい。演
算増幅器５７からの信号に対する演算増幅器２０
を含むこの段の利得は、約1/10（レジスタ５９の
値がレジスタ２１及び２２の約1/10）であり、演
算増幅器２０の利得は、トランジスタ４９によつ
てチツプ及びリングリードの出力信号に対して約
（−1/10）であるように設定する。したがつて、
信号が同じである場合には、それらは演算増幅器
２０内においてキヤンセルされる。

Ｕ端子に派生しチツプ及びリングリードに変換
された信号は、レジスタ２１及び２２を介して演
算増幅器２０に印加されるとともに、演算増幅器
５７を経由して同一レベルで演算増幅器２０に印
加される。したがつて、これらの信号は互いにキ
ヤンセルし、演算増幅器２７を介してＵリードに
戻されることはない。

したがつて、上述した回路は、平衡なチツプ及
びリングリードから非平衡なＵリードへの信号を
元の信号レベルの1/2で変換する。と同時に、こ
の回路は、非平衡なＵリードに派生する1/2のレ
ベルの信号を変換するとともに、それらの信号を
平衡なチツプ及びリングリードにフルレベルで印
加する。回路は、Ｕリードの信号パスを介してフ
イードバツクされるチツプ及びリングリードに発
生する信号に対して安全に防御され、また、Ｕリ
ードに派生しかつチツプ及びリングリードに印加
される信号を、チツプ及びリングリードからＵリ
ードにフイードバツクされることから安全に防御
する。本発明では、単一の小型かつ安価なトラン
スを用いることができるので、嵩高いハイブリツ
ド型変圧器は不要となり、全回路はプリント回路
のカードとして提供することができる。

この回路はまたチツプ及びリングインピーダン
スに整合する交流の終端インピーダンスを備えて
おり、かつ交流インピーダンスより低い直流イン
ピーダンス（トランジスタ４９を介して）を与え
る。

演算増幅器４４の非反転入力は、常時はトラン
クから直流が印加されるリングリードに接続され
たレジスタ４６に接続されている。この非反転入
力はまたレジスタ６０を介してコンデンサ５３の
チツプリード端子に接続されている。レジスタ６
０は典型的にはレジスタ４６の10倍の値である。
チツプ及びリングリード間に接続されたレジスタ
６０と４６との比は、演算増幅器４４に、好まし
くは、例えば２ボルト程度の、トランクの最小予
想供給電圧レベルの近傍にその作動点を持つよう
なバイアスレベルを与える。その直流引込みは、
レジスタ５０間に生じる電圧によつて決定され
る。所望に応じ、非反転入力端子はリングリード
に直結し、演算増幅器４４が直流源として働くよ
うにすることもできる。

本出願人の出願に係る上記明細書に開示したよ
うに、演算増幅器４４に対する給電回路は、演算
増幅器４４の一方の給電入力端子とコンデンサ５
３のチツプリード端子との間に接続されたコレク
タ−エミツタ回路を有するトランジスタ６１を備
えている。演算増幅器４４の他の給電入力端子
は、リングリードに接続されている。トランジス
タ６１のベースは、アースに接続されかつフオト
トランジスタ６３の如き光感知固体素子に直列さ
れたレジスタ６２を含むバイアス電圧デバイダの
接続点に接続されており、該レジスタ６２はベー
スとコンデンサ５３のチツプリード端子間に接続
されている。トランク回路は、演算増幅器４４の
給電回路に接続されたコンデンサ５３を横切つて
接続されたツエナーダイオード７５を備えること
が好ましい。ツエナーダイオード７５は給電回路
に対する電圧プロテクタとして作用する。

チツプ及びリング端子は好ましくは、通常の方
法で接続されたダイオード７６Ａ，７６Ｂ，７６
Ｃ及び７６Ｄを含むブリツジレクテイフアイヤを
介してチツプ及びリングリードに接続されてい
る。よく知られているように、ブリツジレクテイ
フアイヤは、この回路の動作のために、チツプ及
びリングリード間の直流電圧がいかなる極性でで
あつても、Ｔ及びＲ端子に対して正しい極性を与
える。したがつて、回路は、チツプ及びリングリ
ードを含む平衡化されたトランクの信号を反転す
る極性に対して不感性である。

上述の回路は、平衡対に生じる共通モード交流
信号が演算増幅器２０内においてキヤンセルされ
るために、該共通モード交流信号に対して不感性
である。該回路は、非平衡化された入力に対して
平衡化されるとともに、平衡化された入力に対し
て非平衡化された双方向増幅器を提供し、該増幅
器はトランク又は交換局のいずれか一方から入力
される側音や正フイードバツクに対する安全制御
手段を備えている。交換された信号レベル及び交
流並びに直流インピーダンスについての完全な制
御は、非平衡なＵ端子における通路ために必要と
される場合における入力信号レベルのレベル増大
のための手段と同様に与えられる。チツプ及びリ
ングに印加される信号は、また、レジスタの対の
比の調整手段によつて制御することができる。

この回路は、構内交換設備や他の電話交換局に
対するユニバーサルなトランク回路にとつて極め
て有用である。しかしながら、双方向の寄与、イ
ンピーダンス制御及び信号レベル制御は、他の設
備においても等しく適用することができる。

なお、変圧器の２次巻線８３は、演算増幅器４
４ではなく、コーダ・デコーダ又は他の４−ワイ
ヤ装置の入力端子に対する回路内において接続さ
れうることは注目すべきである。コーダ・デコー
ダの出力端子はダイオード７６Ａ，７６Ｂ，７６
Ｃおよび７６Ｄに対する要求を取去れば、Ｔ端子
およびＲ端子に接続することができ、コーダ・デ
コーダの入力端子は変圧器の２次巻線８３に対す
る回路内において接続することができる。この構
造では、一つの回路手段が非平衡対からの信号を
そこにフイードバツクされないようにキヤンセル
するという必要性は除去される。演算増幅器５
７、レジスタ５６，５８，５９およびコンデンサ
１５５は取除かれる。Ｔ端子およびＲ端子のイン
ピーダンスおよび２次巻線８３に接続された出力
回路は、コーダ・デコーダもしくは他の４ワイヤ
装置の出力および入力回路を整合させる従来公知
の技術において調整することができる。

本発明に係る技術の分野に属する当業者にとつ
て明らかなように、種々の実施装置もしくは変更
が可能である。すべては、特許請求の範囲に記載
した本発明の技術思想の範囲内において考慮され
るべきである。

【図面の簡単な説明】

第１図は最も簡単化した型式で示した本発明の
一実施例の回路図、第２図は最も詳細な型式で示
した本発明の実施例の回路図である。 Ｔ……チツプ端子、Ｒ……リング端子、５……
整合用抵抗、６……コンデンサ、７……トランジ
スタ、８……レジスタ、８０……変圧器、１０…
…演算増幅器、１１……レジスタ、８１……レジ
スタ、８２……コンデンサ、８３……２次巻線、
８４……１次巻線、２０……演算増幅器、２１，
２２……入力用レジスタ、２３，２４……直流阻
止用コンデンサ、２７……演算増幅器、Ｕ……タ
ーミナル、２９……バイパス用レジスタ、３１，
３２……レジスタ、３３，３４……スイツチ接
点、３５……演算増幅器、４４……演算増幅器、
４８……レジスタ、４９……トランジスタ、５０
……レジスタ、５２……終端用レジスタ、５５…
…コンデンサ、５７……演算増幅器、６０……レ
ジスタ、６１……トランジスタ、７６Ａ，７６
Ｂ，７６Ｃ，７６Ｄ……ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ チツプ及びリングリードに接続して、直流を
   含む信号を搬送するためのチツプ及びリング端子
   と、該チツプ及びリング端子間に接続された交流
   用終端インピーダンスと、直流を導くためにチツ
   プ及びリング端子間に接続された高インピーダン
   スの信号源と、低インピーダンス回路に接続され
   た１次巻線と、直流に対して高インピーダンスの
   回路に接続された２次巻線とを有する第１変圧器
   であつて、チツプおよびリング端子に所望の信号
   を印加するように、上記高インピーダンスの回路
   が第１変圧器の１次巻線に印加された電圧の関数
   としてチツプ端子とリング端子との間の電流の通
   過を制御するための上記信号源に接続されている
   第１変圧器を含む、上記信号源を制御するための
   手段と、トランク信号レベルを有する信号を搬送
   するための端子を含むリード対の接続手段と、低
   インピーダンス回路に接続させた出力端子と上記
   信号を搬送するための端子に信号パス内において
   接続された入力端子を有し、チツプおよびリング
   端子が上記信号を搬送するための上記端子に現わ
   れる信号電流に対応して信号電流を搬送せしめる
   演算増幅器手段と、チツプおよびリング端子から
   上記リード対に入力信号を印加するように適合さ
   れた第１トランスレス回路手段と、上記リード対
   からチツプおよびリング端子に印加されるトラン
   ク信号がリード対に再印加されないように相殺す
   るように適合された第２トランスレス回路手段
   と、上記第１トランスレス回路手段からリード対
   に印加される信号をチツプおよびリング端子に再
   印加されないように相殺するように適合された第
   ３トランスレス回路手段とからなる信号変換回
   路。 ２ 上記高インピーダンス信号源は、直列に接続
   された低抵抗値のレジスタを有するトランジスタ
   のコレクタ−エミツタ回路と、いま一つの演算増
   幅器の出力端子に接続されたトランジスタのベー
   ス電極と、いま一つの演算増幅器の一方の入力端
   子とチツプ又はリングリードとの間に接続された
   変圧器の高インピーダンス回路とからなり、かつ
   いま一つの演算増幅器の一方の入力端子とトラン
   ジスタと低抵抗の直列レジスタ間の接続点との間
   に接続されたいま一つのレジスタと、いま一つの
   演算増幅器の他の入力端子から上記チツプもしく
   はリングリードに至る低交流インピーダンスパス
   を備えた回路手段とを含んでいるトランク用の、
   特許請求の範囲第１項記載の信号変換回路。 ３ 変圧器の高インピーダンス回路がいま一つの
   演算増幅器の反転入力端子とリングリードとの間
   に接続されるとともに、上記トランジスタのエミ
   ツタとリングリードの間に低い抵抗値の抵抗が接
   続された特許請求の範囲第２項記載の信号変換回
   路。 ４ 第１トランスレス回路手段は、一対の入力端
   子の各々が高インピーダンスを介してチツプ及び
   リング端子に接続されるとともに出力が整合用イ
   ンピーダンスを介してトランク信号搬送用の端子
   に回路パスを経由して接続された第１の差動増幅
   器を備え、第２トランスレス回路手段は、一方の
   入力端子がトランク信号搬送用の端子に接続され
   他方の入力端子が、第１の差動増幅器の出力端子
   に接続された回路パスに第１の平衡用インピーダ
   ンスを介して接続された第２の差動増幅器を備
   え、第２の差動増幅器は回路パスと直列に上記第
   １の差動増幅器の入力端子に接続されるととも
   に、その出力端子は第２の平衡用インピーダンス
   を介して第１の差動増幅器の入力端子の一方に接
   続されており、第１の平衡用インピーダンスはチ
   ツプ及びリングリードから到達する信号をキヤン
   セルしうるようなレベルで第２差動増幅器に信号
   を印加しうるような値に設定される一方、第２の
   平衡用インピーダンスは非平衡なリード対の非平
   衡な端子から到達する信号をキヤンセルしうるよ
   うなレベルで第２の差動増幅器から信号を印加し
   うるような値に設定されたトランク用の、特許請
   求の範囲第１項、第２項、第３項のいずれか一に
   記載の信号変換回路。 ５ チツプ及びリングリードに接続するための一
   対の端子と、該端子に接続される電話線のインピ
   ーダンスに整合する値を有し、音声周波数信号に
   対して低いインピーダンスを与える大容量のコン
   デンサに直列され、その直列回路が上記一対の端
   子間に接続された第１のレジスタと、一方の入力
   端子が交流用として高インピーダンスを介して変
   圧器の２次巻線に直列に接続された一対の入力端
   子を有する演算増幅器と、エミツタが低抵抗値の
   レジスタを介して上記一方の端子に接続されコレ
   クタが他方の端子に接続されベースが回路パス内
   において上記演算増幅器の出力端子に接続された
   トランジスタと、該演算増幅器の一方の入力端子
   と低い値のレジスタとエミツタの接続点との間に
   接続された高い値のレジスタと、コモンもしくは
   アースに関して信号を搬送するための第３の端子
   と、該第３の端子に接続された入力端子と変圧器
   の１次巻線に低インピーダンス回路で接続された
   出力端子を有するいま一つの演算増幅器であつ
   て、上記第３の端子により、搬送される非平衡信
   号を変圧器に印加するとともにそれから上記チツ
   プおよびリング端子に上記演算増幅器、トランジ
   スタ及び低抵抗のレジスタを経由して印加し、平
   衡化された信号としてチツプ及びリング端子に現
   れるようにするための上記演算増幅器と、上記チ
   ツプ及びリング端子から平衡化された信号を受け
   て非平衡化された信号として現れるように、上記
   信号を上記第３の端子に印加するのに適合した第
   １トランスレス回路手段と、第３の端子により搬
   送されるとともにチツプ及びリング端子に印加さ
   れる非平衡信号を上記第３の端子に再印加されな
   いようにキヤンセルするのに適合した第２トラン
   スレス回路手段と、第１トランスレス回路手段か
   ら第３の端子に印加される非平衡信号をチツプ及
   びリング端子に再印加されないようにキヤンセル
   するのに適合した第３トランスレス回路手段を備
   えたトランク回路。 ６ 上記第２トランスレス回路手段がいま一つの
   演算増幅器３５の出力端子に接続された入力端子
   及び上記第１トランスレス回路手段に接続された
   出力端子を有し、チツプ及びリング端子に印加さ
   れるとともに、第１トランスレス回路手段により
   受けられる非平衡信号を第３の端子に再印加され
   ないようにキヤンセルするための第３の演算増幅
   器５７を含む特許請求の範囲第５項記載のトラン
   ク回路。 ７ 上記第３トランスレス回路手段は第１のトラ
   ンスレス回路手段に接続された一対のレジスタ３
   ０，５４を含み、このレジスタの第１のものは上
   記第３の端子及びいま一つの演算増幅器３５の一
   つの入力端子に接続されており、レジスタの第２
   のものはいま一つの演算増幅器３５の他の入力端
   子に接続されており、チツプ及びリング端子に源
   を有する第１トランスレス回路手段からの信号が
   いま一つの演算増幅器の両入力に等しく印加され
   てキヤンセルされる特許請求の範囲第６項記載の
   トランク回路。 ８ 第１リード対と、第２リード対と、第２リー
   ド対から第１リード対へ信号を印加する第１回路
   手段と、第１リード対から第２リード対へ、信号
   を印加するトランスレスの第２回路手段と、第１
   回路手段から第１リード対に印加される信号を第
   ２リード対に再印加されないように阻止するトラ
   ンスレスの第３回路手段と、第２回路手段から第
   ２リード対に印加される信号を第１リード対に再
   印加されないように阻止するトランスレスの第４
   回路手段を備えたトランク回路。 ９ 第１回路手段が、回路内において第２リード
   対に接続された低インピーダンス回路に接続され
   た１次巻線を有するとともに、第１リード対に接
   続された出力回路に直流電流に対してきわめて高
   い抵抗を有する回路内において接続された２次巻
   線を有する変圧器を含む、特許請求の範囲第８項
   記載のトランク回路。 １０ 上記きわめて高い抵抗を有する回路がそれ
   に直列に接続されたコンデンサを含む特許請求の
   範囲第９項記載のトランク回路。 １１ 変圧器によつて変換された信号に応答して
   電流を導くようになつており、第１リード対のリ
   ード間に接続された電流源を備えた、特許請求の
   範囲第１０項記載のトランク回路。 １２ 上記電流源は、トランジスタのコレクタ−
   エミツタ回路よりなり、トランジスタの入力端子
   は、きわめて高い抵抗値を有する回路に接続され
   た入力端子を有する演算増幅器の出力端子に接続
   された特許請求の範囲第１１項記載のトランク回
   路。 １３ 第１リード対と、第２リード対と、第３リ
   ード対と、第２リード対から第３リード対に入つ
   てくる信号を印加する第１回路手段と、第１リー
   ド対から第２リード対に入つてくる信号を印加す
   るトランスレスの第２回路手段と、第２回路手段
   から第２リード対に印加される信号を第３リード
   対に印加されないように阻止するトランスレスの
   第３回路手段とを備え、上記第１回路手段は、回
   路内において第２リード対に接続された低インピ
   ーダンス入力回路に接続された１次巻線と、第３
   リード対に接続された出力回路に、直流電流に対
   してきわめて高い抵抗を有する回路内において接
   続された２次巻線とを有する変圧器を含んでなる
   トランク回路。 １４ 上記きわめて高い抵抗を有する回路がそれ
   に直列に接続されたコンデンサを備えた特許請求
   の範囲第１３項記載のトランク回路。 １５ 第１リード対がエンコーダに接続されるよ
   うになつており、第３リード対がデコーダに接続
   されるようになつている、特許請求の範囲第１３
   項記載のトランク回路。