JPS6238025A - 基準電圧検出回路 - Google Patents
基準電圧検出回路Info
- Publication number
- JPS6238025A JPS6238025A JP17711685A JP17711685A JPS6238025A JP S6238025 A JPS6238025 A JP S6238025A JP 17711685 A JP17711685 A JP 17711685A JP 17711685 A JP17711685 A JP 17711685A JP S6238025 A JPS6238025 A JP S6238025A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- reference voltage
- drain
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧の立上り特性に依存することなく所定
の電圧レベル調整の可能な基準電圧検出回路に関する。
の電圧レベル調整の可能な基準電圧検出回路に関する。
従来の技術
従来の電圧検出回路に採用している基準電圧発生回路と
しては、ダイオードの順方向電圧、ツェナー電圧、ＭＯ
８ＦＩｉ：Ｔの閾値電圧を用いたものが知られている。
しては、ダイオードの順方向電圧、ツェナー電圧、ＭＯ
８ＦＩｉ：Ｔの閾値電圧を用いたものが知られている。
発明が解決しようとする問題点
しかし、これらの方式を用いる場合の欠点として、製造
上の特性のばらつきがただちに特性値に影響を及ぼし、
製造上の歩留り、延いては、製品コストに対する大きな
制約を与えている。特に、近年、この基準電圧値の許容
範囲を精度よくコントロールする要求が強まシ、いかに
所定の特性を得るかが大きい問題であり、このような製
造上のばらつきが安定な電圧検出回路を実現する困難な
点であっ几。
上の特性のばらつきがただちに特性値に影響を及ぼし、
製造上の歩留り、延いては、製品コストに対する大きな
制約を与えている。特に、近年、この基準電圧値の許容
範囲を精度よくコントロールする要求が強まシ、いかに
所定の特性を得るかが大きい問題であり、このような製
造上のばらつきが安定な電圧検出回路を実現する困難な
点であっ几。
本発明は、上記問題点の解決を目的としたもので、所定
の基準電圧発生方式とそれを用いた基準電圧検出回路を
提供するものである。
の基準電圧発生方式とそれを用いた基準電圧検出回路を
提供するものである。
問題点を解決するための手段
本発明は、正の入力端子にドレインを接続されたＮチャ
ネル型ＭＯ３ＦＥＴのソースを出力端子とし、かつ、そ
の出力が接地電位に接続されたソースを有するＮチャネ
ルＭＯ３ＦＥＴのドレインに接続され、かつ両方のＭＯ
ＳＦＥＴのゲートを共通にし、特性制御端子とした方式
上もつ基準電圧検出回路全１つ以上使用し、その出力全
コンパレータ接続とした構成の基準電圧発生回路である
。
ネル型ＭＯ３ＦＥＴのソースを出力端子とし、かつ、そ
の出力が接地電位に接続されたソースを有するＮチャネ
ルＭＯ３ＦＥＴのドレインに接続され、かつ両方のＭＯ
ＳＦＥＴのゲートを共通にし、特性制御端子とした方式
上もつ基準電圧検出回路全１つ以上使用し、その出力全
コンパレータ接続とした構成の基準電圧発生回路である
。
作 用
テフレーション型ＭＯ８ＦＥＴおよびエンハンスメント
型ＭＯ９ＦＥＴ ｙ２直列接続して、その出力信号全被
検出手段の入力とした基準電圧検出回路において各共通
のゲート制御端子に印加する制御電圧を調整することに
より、入力電圧に関係なく、一定の出力電圧が得られる
ため、精度のよい基準電圧が得られ、この回路を、友と
えばパワーオンリセット回路どして用いると、安定、高
信頼性のものが得られる。
型ＭＯ９ＦＥＴ ｙ２直列接続して、その出力信号全被
検出手段の入力とした基準電圧検出回路において各共通
のゲート制御端子に印加する制御電圧を調整することに
より、入力電圧に関係なく、一定の出力電圧が得られる
ため、精度のよい基準電圧が得られ、この回路を、友と
えばパワーオンリセット回路どして用いると、安定、高
信頼性のものが得られる。
実施例
本発明を第１図により説明する。点線中は本発明に採用
したＮチャネルＭＯ３ＦＥＴの基準電圧発生方式を示す
。１は正の入力端子、この場合には電源端子、２は接地
端子、３はデプレーンョン型ＭＯ８ＦＥＴであり、その
ドレインを電源端子１に接続している。４はエンハンス
メント型ＭＯ３ＦＥＴであり、そのソースを接地端子２
に接続し、そのドレインをエンハンスメント型ＭＯ３Ｆ
ＥＴ ３のソースと共通接続し、さらに両ＭＯ３ＦＥ
Ｔ ３．４の各ゲートは、制御端子６に共通接続される
。そして、両ＭＯＳＦＥＴ ３および４の電流値は、外
部からの制御端子６により変化させることが出来る。
したＮチャネルＭＯ３ＦＥＴの基準電圧発生方式を示す
。１は正の入力端子、この場合には電源端子、２は接地
端子、３はデプレーンョン型ＭＯ８ＦＥＴであり、その
ドレインを電源端子１に接続している。４はエンハンス
メント型ＭＯ３ＦＥＴであり、そのソースを接地端子２
に接続し、そのドレインをエンハンスメント型ＭＯ３Ｆ
ＥＴ ３のソースと共通接続し、さらに両ＭＯ３ＦＥ
Ｔ ３．４の各ゲートは、制御端子６に共通接続される
。そして、両ＭＯＳＦＥＴ ３および４の電流値は、外
部からの制御端子６により変化させることが出来る。
テフレーシコン型ＭＯ８Ｆ ＥＴ ３およびエンハンス
メント型ＭＯ５ＦＥＴ４のそれぞれの閾値電圧’ｘ Ｖ
ＴＤ 。
メント型ＭＯ５ＦＥＴ４のそれぞれの閾値電圧’ｘ Ｖ
ＴＤ 。
■ＴＥ とする。６はエンハンスメント型ＭＯ８ＦＥＴ
であり、７はデプレーション型ＭＯ３ＦＥＴである。
であり、７はデプレーション型ＭＯ３ＦＥＴである。
そして、８は互いのゲート全共通接続した制御端子であ
る。９．１０はそれらの出力端子であり、他回路、たと
えばコンパレータ１１へのいわゆる基準電圧検出信号と
して用いる、出力端子９の電圧１ｖ９． 出力端子１
０の電圧ヲｖ１゜とする。いま電源端子１の電位を変化
させる時、出力端子９の電圧■９ははソ一定値となる様
に、制御端子６の電圧を調整する。さらに、電源端子１
の電圧変化に対し、ＭＯＳＦＥＴ ｅのソース・ドレイ
ン間の電位差（ｖＤＤ ”ＩＱ） が一定値となる様
に、制御端子８の電圧を調整することが出来る。第１図
では、出力端子９の電圧ｖ９と出力端子１０の電圧ｖ１
゜の領が等しくなるとき、つまりｖ８＝■１゜の時にコ
ンパレータ１１は反転した出力電圧を出力すんこの出力
を、基準電圧回路波形として、ロジック。
る。９．１０はそれらの出力端子であり、他回路、たと
えばコンパレータ１１へのいわゆる基準電圧検出信号と
して用いる、出力端子９の電圧１ｖ９． 出力端子１
０の電圧ヲｖ１゜とする。いま電源端子１の電位を変化
させる時、出力端子９の電圧■９ははソ一定値となる様
に、制御端子６の電圧を調整する。さらに、電源端子１
の電圧変化に対し、ＭＯＳＦＥＴ ｅのソース・ドレイ
ン間の電位差（ｖＤＤ ”ＩＱ） が一定値となる様
に、制御端子８の電圧を調整することが出来る。第１図
では、出力端子９の電圧ｖ９と出力端子１０の電圧ｖ１
゜の領が等しくなるとき、つまりｖ８＝■１゜の時にコ
ンパレータ１１は反転した出力電圧を出力すんこの出力
を、基準電圧回路波形として、ロジック。
マイコン等のＬＳＩ回路に導入することで停電検出やパ
ワオンリセット回路として用いる。
ワオンリセット回路として用いる。
本回路を内蔵することで、集積回路の簡単化、確実性が
達成される。
達成される。
点線内の基準電圧発生回路は第２図で示される特性を有
する。
する。
電源電圧１ｔ：Ｖｐｐ、 直列ＷＭＯ８ＦＥＴ３．４に
流れる電流をよりＤ とする時、特性曲線２１はエンノ
・ンスメント型ＭＯＳ Ｆ Ｅ Ｔの電圧電流特性、特
性曲線２２はディプレーション型ＭＯ３ＦＥＴの電圧電
流特性である。この両方の特性の交点として、出力電圧
ｖ９とその時の電流”ＤＤ が求まる。
流れる電流をよりＤ とする時、特性曲線２１はエンノ
・ンスメント型ＭＯＳ Ｆ Ｅ Ｔの電圧電流特性、特
性曲線２２はディプレーション型ＭＯ３ＦＥＴの電圧電
流特性である。この両方の特性の交点として、出力電圧
ｖ９とその時の電流”ＤＤ が求まる。
一般にディプレージ３ン型ＭＯＳＦＥＴは定電流特性を
有することから、電源電圧を変化させても、出力電圧ｖ
９は、砥とんど一定電圧値を有する。
有することから、電源電圧を変化させても、出力電圧ｖ
９は、砥とんど一定電圧値を有する。
特に制御端子６と出力端子９とを接続した場合には
・・・・・・・・・・・・・・・・・・（３）ＫＮＥ
、ＫＮＤはエンハンスメントおよびディフツーシゴンの
導電パラメータであり、ＷＮＥ 、ＷＮ’Ｄ 。
、ＫＮＤはエンハンスメントおよびディフツーシゴンの
導電パラメータであり、ＷＮＥ 、ＷＮ’Ｄ 。
ＬＮＥ、ＷＮＤはそれぞれのチャネル幅、チャネル長で
ある。
ある。
コレヨリ、ｖ９ば■ＤＤ に無関係なＭＯＳＦＥＴのデ
バイスパラメータで決定される値となる。
バイスパラメータで決定される値となる。
さらに、制御端子５に印加する電圧を調整することで特
性を変化させることが出来る。その様子を第２図中の特
性曲線２１’、２２’の交点として、出力電圧ｖ９′全
求められる。なお、本実施例では、ディグレージコン型
とエンハンスメント型０組合せ全話したが、両ＭＯ３Ｆ
ＥＴともエンハンスメント型、あるいはディプレーショ
ン型でも、制御端子電圧を調整することで同様の動作が
可能である。
性を変化させることが出来る。その様子を第２図中の特
性曲線２１’、２２’の交点として、出力電圧ｖ９′全
求められる。なお、本実施例では、ディグレージコン型
とエンハンスメント型０組合せ全話したが、両ＭＯ３Ｆ
ＥＴともエンハンスメント型、あるいはディプレーショ
ン型でも、制御端子電圧を調整することで同様の動作が
可能である。
発明の効果
以上述べた様に本発明によると、たとえば、マイコンな
どのロジック回路の基準電圧検出回路として精度の良い
動作をなすものが実現できる例としてＮチャネルの場合
を述べたが、Ｐチャネルの場合にも同様に達成できる。
どのロジック回路の基準電圧検出回路として精度の良い
動作をなすものが実現できる例としてＮチャネルの場合
を述べたが、Ｐチャネルの場合にも同様に達成できる。
第１図は本発明の一実施例による基準電圧発生回路の結
線図、第２図は同基準電圧発生回路の電源電圧・電流特
性図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
，７・・・・・・ディプレーション型ＮチャネルＭＯ３
ＦＥＴ 、 ａ 。 ６・・・・・・エンハンスメン）ＷＮチャネルＭＯＳ
Ｆ Ｅ Ｔ。 了、８・・・・・・制御端子、９，１０・・・・・・基
準電圧・出力端子、１１・・・・・・コンパレータ、１
２・・・・・・コンパレータ出力端子。
線図、第２図は同基準電圧発生回路の電源電圧・電流特
性図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
，７・・・・・・ディプレーション型ＮチャネルＭＯ３
ＦＥＴ 、 ａ 。 ６・・・・・・エンハンスメン）ＷＮチャネルＭＯＳ
Ｆ Ｅ Ｔ。 了、８・・・・・・制御端子、９，１０・・・・・・基
準電圧・出力端子、１１・・・・・・コンパレータ、１
２・・・・・・コンパレータ出力端子。
Claims (3)
- （１）正または負の入力端子にドレインまたはソースが
接続された第１のＭＯＳＦＥＴのソースまたはドレイン
を、接地電位に接続されたソースまたはドレインを有す
る第２のＭＯＳＦＥＴのドレインまたはソースに共通接
続し、かつ、両方のＭＯＳＦＥＴのゲートを共通接続し
て制御端子とし、前記両方のＭＯＳＦＥＴのソース・ド
レインまたはドレイン・ソース共通接続点を出力となし
、同出力を被検出手段の入力に結合した基準電圧検出回
路。 - （２）被検出手段がコンパレータでなる特許請求の範囲
第１項記載の基準電圧検出回路。 - （３）第１のＭＯＳＦＥＴがデプレーション型でなり、
第２のＭＯＳＦＥＴがエンハンスメント型でなる特許請
求の範囲第１項記載の基準電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711685A JPS6238025A (ja) | 1985-08-12 | 1985-08-12 | 基準電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711685A JPS6238025A (ja) | 1985-08-12 | 1985-08-12 | 基準電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6238025A true JPS6238025A (ja) | 1987-02-19 |
Family
ID=16025440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17711685A Pending JPS6238025A (ja) | 1985-08-12 | 1985-08-12 | 基準電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153326A (ja) * | 2007-12-21 | 2009-07-09 | Sekisui House Ltd | 配線具、及び該配線具を用いた天井貫通部の施工方法 |
-
1985
- 1985-08-12 JP JP17711685A patent/JPS6238025A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153326A (ja) * | 2007-12-21 | 2009-07-09 | Sekisui House Ltd | 配線具、及び該配線具を用いた天井貫通部の施工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236144Y2 (ja) | ||
| US7548117B2 (en) | Differential amplifier having an improved slew rate | |
| US5434534A (en) | CMOS voltage reference circuit | |
| US20030001554A1 (en) | Internal power voltage generator | |
| JP4047689B2 (ja) | パワーオンリセット回路 | |
| US6191624B1 (en) | Voltage comparator | |
| CA2165596C (en) | Output buffer circuit for high-speed logic operation | |
| US6518799B2 (en) | Comparator and a control circuit for a power MOSFET | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| JPS6238025A (ja) | 基準電圧検出回路 | |
| CN110635790B (zh) | 一种电压型迟滞比较器 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| US6828821B2 (en) | Input buffer circuit | |
| JP2645117B2 (ja) | 半導体集積回路のリセット回路 | |
| JP2001092544A (ja) | 定電圧回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| US6831488B1 (en) | Semiconductor integrated circuit device having an active pull-up/pull-down circuit | |
| JPS6134471A (ja) | 電源電圧検出回路 | |
| JPH02161817A (ja) | インバーター回路 | |
| JPH03211472A (ja) | 電源電圧検出回路 | |
| JPH04215113A (ja) | パワーオンリセット回路 | |
| JPH07105704B2 (ja) | 電圧検出回路 | |
| JPS62122317A (ja) | ヒステリシス回路 | |
| JPS58196727A (ja) | 論理回路 |