JPS6237439B2 - - Google Patents
Info
- Publication number
- JPS6237439B2 JPS6237439B2 JP6853178A JP6853178A JPS6237439B2 JP S6237439 B2 JPS6237439 B2 JP S6237439B2 JP 6853178 A JP6853178 A JP 6853178A JP 6853178 A JP6853178 A JP 6853178A JP S6237439 B2 JPS6237439 B2 JP S6237439B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- input
- registered
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Cash Registers Or Receiving Machines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】
本発明は、入力されたデータが登録済みのもの
か否かをチエツクする入力データチエツク方式に
関する。
か否かをチエツクする入力データチエツク方式に
関する。
POS（ポイント オブ セールス）システムに
おいては商品が販売される毎に端末装置のテンキ
ーおよびフアンクシヨンキーを操作して該商品の
所属部門、商品コード、価格をコンピユータに入
力し、統計処理させる。この際例えばテンキーが
操作されて数値で商品コードが入力されたが、そ
のコードは登録済みでない例えば１０は白ワイシ
ヤツ、１２は色ワイシヤツであると登録されてい
るが、入力された数値は１１であり、これに対す
る商品は登録されていないという場合が生じる。
登録ずみでないかゝる数値が入力されると勿論コ
ンピユータは統計処理できず、端末へ誤入力であ
ることを警報するが、端末数が多くなるにつれて
かかる警報操作は徒らにコンピユータ及び通信回
線の負荷を増大させる結果を招き、好ましくな
い。そこで各端末でエラーチエツクする、例えば
各端末にメモリを持たせ、該メモリに登録済みの
商品コードを記憶させておいてテンキー操作時に
該メモリを読出して登録済みか否かをチエツクし
て登録済みならテンキー入力データをコンピユー
タへ送出し、登録済みでなければ直ちに警報を発
するようにすることが考えられている。
おいては商品が販売される毎に端末装置のテンキ
ーおよびフアンクシヨンキーを操作して該商品の
所属部門、商品コード、価格をコンピユータに入
力し、統計処理させる。この際例えばテンキーが
操作されて数値で商品コードが入力されたが、そ
のコードは登録済みでない例えば１０は白ワイシ
ヤツ、１２は色ワイシヤツであると登録されてい
るが、入力された数値は１１であり、これに対す
る商品は登録されていないという場合が生じる。
登録ずみでないかゝる数値が入力されると勿論コ
ンピユータは統計処理できず、端末へ誤入力であ
ることを警報するが、端末数が多くなるにつれて
かかる警報操作は徒らにコンピユータ及び通信回
線の負荷を増大させる結果を招き、好ましくな
い。そこで各端末でエラーチエツクする、例えば
各端末にメモリを持たせ、該メモリに登録済みの
商品コードを記憶させておいてテンキー操作時に
該メモリを読出して登録済みか否かをチエツクし
て登録済みならテンキー入力データをコンピユー
タへ送出し、登録済みでなければ直ちに警報を発
するようにすることが考えられている。
しかし従来の方式では登録しておく商品コード
群、一般的に言えばデータ群をすべて上記メモリ
に記憶させておき、キー入力がある毎に該メモリ
から一つ一つのデータを読出し、入力データと比
較して一致するものがあるか従つて設定済みか否
かをチエツクしていたが、これではデータの桁数
が大きい場合、あるいはデータの個数が大きい場
合、設定データ群のためのメモリの容量が膨大に
なり、不便である。
群、一般的に言えばデータ群をすべて上記メモリ
に記憶させておき、キー入力がある毎に該メモリ
から一つ一つのデータを読出し、入力データと比
較して一致するものがあるか従つて設定済みか否
かをチエツクしていたが、これではデータの桁数
が大きい場合、あるいはデータの個数が大きい場
合、設定データ群のためのメモリの容量が膨大に
なり、不便である。
本発明はかゝる点を改善し、小容量メモリで入
力データをチエツクすることができる方式を提供
しようとするものであり、その特徴は入力データ
が登録済みか否かをチエツクする方式において、
数値で表わされる多数の該入力データの登録済み
又は非登録の区別を、各アドレスに８ビツト単位
の記憶素子を持つデータテーブルに、該テーブル
の各ビツトに前記数値の順序でかつ前記区別を２
値情報「１」「０」で表わして書込んでおき、デ
ータが入力されるとき該入力データから該データ
テーブルとのアドレスおよび当該アドレス内のビ
ツト位置を、該データの数値に等しい８の倍数と
その端数として求めて該アドレスでデータテーブ
ルを読出し、該ビツト位置でその読出し出力のう
ちの当該ビツト位置にある２値情報をチエツクし
てその「１」「０」により入力データが登録済み
か否かを判定する点にある。以下図面を参照しな
がらこれを詳細に説明する。
力データをチエツクすることができる方式を提供
しようとするものであり、その特徴は入力データ
が登録済みか否かをチエツクする方式において、
数値で表わされる多数の該入力データの登録済み
又は非登録の区別を、各アドレスに８ビツト単位
の記憶素子を持つデータテーブルに、該テーブル
の各ビツトに前記数値の順序でかつ前記区別を２
値情報「１」「０」で表わして書込んでおき、デ
ータが入力されるとき該入力データから該データ
テーブルとのアドレスおよび当該アドレス内のビ
ツト位置を、該データの数値に等しい８の倍数と
その端数として求めて該アドレスでデータテーブ
ルを読出し、該ビツト位置でその読出し出力のう
ちの当該ビツト位置にある２値情報をチエツクし
てその「１」「０」により入力データが登録済み
か否かを判定する点にある。以下図面を参照しな
がらこれを詳細に説明する。
第１図は従来方式を示し、１は入力バツフア
で、図示しないテンキーにより入力される商品コ
ード等のデータが書込まれる。４はデータテーブ
ルであり、そのメモリ素子にPOSシステムなどの
情報処理システムに登録（エントリー）されてい
る商品コード等のデータをすべて書込まれてい
る。３はテーブル４の読出し回路であり、スター
ト信号を受けるとテーブル４の被書込みデータを
逐次読出す。そこで、テンキー操作によりデータ
が発生されると、該データはバツフア１に、更に
比較回路２に入り、一方、読出し回路３はスター
ト信号（これは比較結果の不一致を示す信号S3で
代用してもよい）を受けてデータテーブル４の読
出しを開始し、その読出したデータを比較回路２
に入力する。比較回路２はこれらのデータを比較
し、不一致の間は不一致信号S3を読出し回路３へ
入力して読出しを継続させる。テンキー入力デー
タがエントリーされたものであれば、やがて一致
がとれて比較回路２はデータ正常を示す信号S1を
生じる。これに反してテンキー入力データがエン
トリーされたものでなければ一致は何時迄もとれ
ず、この場合読出し回路３はデータテーブル４の
全番地をアドレツシングし終つた所で該当データ
無しつまりテンキー入力は誤りを示す信号S2を出
力する。信号S1でテンキー入力データのコンピユ
ータへの送出を可能にし、信号S2でアラームを発
する。
で、図示しないテンキーにより入力される商品コ
ード等のデータが書込まれる。４はデータテーブ
ルであり、そのメモリ素子にPOSシステムなどの
情報処理システムに登録（エントリー）されてい
る商品コード等のデータをすべて書込まれてい
る。３はテーブル４の読出し回路であり、スター
ト信号を受けるとテーブル４の被書込みデータを
逐次読出す。そこで、テンキー操作によりデータ
が発生されると、該データはバツフア１に、更に
比較回路２に入り、一方、読出し回路３はスター
ト信号（これは比較結果の不一致を示す信号S3で
代用してもよい）を受けてデータテーブル４の読
出しを開始し、その読出したデータを比較回路２
に入力する。比較回路２はこれらのデータを比較
し、不一致の間は不一致信号S3を読出し回路３へ
入力して読出しを継続させる。テンキー入力デー
タがエントリーされたものであれば、やがて一致
がとれて比較回路２はデータ正常を示す信号S1を
生じる。これに反してテンキー入力データがエン
トリーされたものでなければ一致は何時迄もとれ
ず、この場合読出し回路３はデータテーブル４の
全番地をアドレツシングし終つた所で該当データ
無しつまりテンキー入力は誤りを示す信号S2を出
力する。信号S1でテンキー入力データのコンピユ
ータへの送出を可能にし、信号S2でアラームを発
する。
しかしこの従来方式ではテンキー入力データと
同じデータ（勿論エントリー済みのものだけ）を
データテーブル４へ書込んでおくので該データの
ビツト数及び又は個数が大につれてメモリ４の所
要容量は大になる。例えば商品コードが３桁の10
進数000〜999で表わされるとするとメモリ４の容
量は1.5Kバイト（１バイトは８ビツト）必要と
なる。
同じデータ（勿論エントリー済みのものだけ）を
データテーブル４へ書込んでおくので該データの
ビツト数及び又は個数が大につれてメモリ４の所
要容量は大になる。例えば商品コードが３桁の10
進数000〜999で表わされるとするとメモリ４の容
量は1.5Kバイト（１バイトは８ビツト）必要と
なる。
本発明はかゝる点を改善しようとするもので、
その実施例を第２図に示す。１は第１図と同様な
入力バツフアである。４はデータテーブルである
が第１図とはメモリの使用方法および容量が異な
る。即ち本例では１バイト８ビツト単位のメモリ
４の各ビツトにデータを割当る。例えば上記の例
は商品コードは３桁の10進数000〜999のいずれか
で表わされ、コード総数は1000であるから、第１
アドレスの第０〜第７ビツトに商品コード000〜
007を、第２アドレスの第０〜第７ビツトに商品
コード008〜015を割当て、以下同様とし、そして
該商品コードがエントリーされておれば当該ビツ
トを「１」、エントリーされていなければ「０」
（勿論この割り振りは逆でもよい）とする。この
ようにすれば1000個の商品コードに対してメモリ
容量は1000ビツトで済み、１バイト８ビツトのメ
モリなら125バイトの容量のものでよい。５は
かゝるデータテーブルの対応アドレスを算出する
回路である。
その実施例を第２図に示す。１は第１図と同様な
入力バツフアである。４はデータテーブルである
が第１図とはメモリの使用方法および容量が異な
る。即ち本例では１バイト８ビツト単位のメモリ
４の各ビツトにデータを割当る。例えば上記の例
は商品コードは３桁の10進数000〜999のいずれか
で表わされ、コード総数は1000であるから、第１
アドレスの第０〜第７ビツトに商品コード000〜
007を、第２アドレスの第０〜第７ビツトに商品
コード008〜015を割当て、以下同様とし、そして
該商品コードがエントリーされておれば当該ビツ
トを「１」、エントリーされていなければ「０」
（勿論この割り振りは逆でもよい）とする。この
ようにすれば1000個の商品コードに対してメモリ
容量は1000ビツトで済み、１バイト８ビツトのメ
モリなら125バイトの容量のものでよい。５は
かゝるデータテーブルの対応アドレスを算出する
回路である。
動作を説明すると、テンキーを操作してデータ
例えば「10」を入力すると、該データは入力バツ
フアに入り、更に対応アドレス設定回路５に入
り、こゝでデータテーブル４の第何番地の第何ビ
ツト目に対応するかが計算される。本例ではこれ
は第２番地の第２ビツトであるから、番地を示す
信号S4を読出し回路３へ入力してデータテーブル
４からその第２番地の第０〜第７ビツトの「１」
「０」情報を出力させる。この「１」「０」情報は
判定回路６へ入力し、該判定回路６は対応アドレ
ス設定回路５から問題のビツトの位置を示す信号
S5が入力されているので、該「１」「０」情報の
うちの第２ビツトをチエツクし、「１」ならばエ
ントリー済みを示す信号S1を、「０」ならエント
リーしていないを示す信号S2を出力する。
例えば「10」を入力すると、該データは入力バツ
フアに入り、更に対応アドレス設定回路５に入
り、こゝでデータテーブル４の第何番地の第何ビ
ツト目に対応するかが計算される。本例ではこれ
は第２番地の第２ビツトであるから、番地を示す
信号S4を読出し回路３へ入力してデータテーブル
４からその第２番地の第０〜第７ビツトの「１」
「０」情報を出力させる。この「１」「０」情報は
判定回路６へ入力し、該判定回路６は対応アドレ
ス設定回路５から問題のビツトの位置を示す信号
S5が入力されているので、該「１」「０」情報の
うちの第２ビツトをチエツクし、「１」ならばエ
ントリー済みを示す信号S1を、「０」ならエント
リーしていないを示す信号S2を出力する。
以上の説明から明らかなように本発明によれば
データテーブルのメモリ容量を大幅に縮減し、か
つ端末で入力データの良否判定を行なつてコンピ
ユータの負荷軽減を図ることができる等の効果が
得られる。
データテーブルのメモリ容量を大幅に縮減し、か
つ端末で入力データの良否判定を行なつてコンピ
ユータの負荷軽減を図ることができる等の効果が
得られる。
第１図は従来方式を説明するブロツク図、第２
図は本発明方式を説明するブロツク図である。 図面で４はデータテーブル、３はその読出し回
路、５は対応アドレス設定回路、６は判定回路で
ある。
図は本発明方式を説明するブロツク図である。 図面で４はデータテーブル、３はその読出し回
路、５は対応アドレス設定回路、６は判定回路で
ある。
Claims (1)
- １ 入力データが登録済みか否かをチエツクする
方式において、各アドレスに８ビツト単位の記憶
素子を持つデータテーブルと、入力された数値に
等しい８の倍数とその端数とを求めて出力する設
定回路と、入力されたアドレス内の指定ビツト位
置内のビツトの２値情報をチエツクする判定回路
とを用意し、数値で表わされる多数の該入力デー
タの登録済み又は非登録の区別をデータテーブル
に、該テーブルの各ビツトに前記数値の順序でか
つ前記区別を２値情報の「１」「０」で表わして
書込んでおき、データが入力されるとき該入力デ
ータから該データテーブルのアドレスおよび当該
アドレス内のビツト位置を該設定回路から出力し
て、該アドレスでデータテーブルの当該アドレス
を読出し、該判定回路によつて該ビツト位置でそ
の読出し出力のうちの当該ビツト位置にある２値
情報をチエツクしてその「１」「０」により入力
データが登録済みか否かを判定することを特徴と
した入力データチエツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6853178A JPS54159150A (en) | 1978-06-07 | 1978-06-07 | Input data checking system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6853178A JPS54159150A (en) | 1978-06-07 | 1978-06-07 | Input data checking system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159150A JPS54159150A (en) | 1979-12-15 |
| JPS6237439B2 true JPS6237439B2 (ja) | 1987-08-12 |
Family
ID=13376401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6853178A Granted JPS54159150A (en) | 1978-06-07 | 1978-06-07 | Input data checking system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54159150A (ja) |
-
1978
- 1978-06-07 JP JP6853178A patent/JPS54159150A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54159150A (en) | 1979-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3675211A (en) | Data compaction using modified variable-length coding | |
| US4903018A (en) | Process for compressing and expanding structurally associated multiple-data sequences, and arrangements for implementing the process | |
| US5032838A (en) | Variable length code parallel decoding apparatus and method | |
| US4591829A (en) | Run length code decoder | |
| JPS58121460A (ja) | プログラム可能な範囲識別器 | |
| JPH0644714B2 (ja) | コ−ド変換装置 | |
| US4000378A (en) | Data communication system having a large number of terminals | |
| JPS6237439B2 (ja) | ||
| JPS6332194B2 (ja) | ||
| US5088092A (en) | Width-expansible memory integrity structure | |
| JPS60105040A (ja) | 文章検索方式 | |
| US3993980A (en) | System for hard wiring information into integrated circuit elements | |
| EP0052757B1 (en) | Method of decoding phrases and obtaining a readout of events in a text processing system | |
| US3959593A (en) | Traffic analysis from a scanner using a micro-processor | |
| US4956805A (en) | Circuitry for character translate functions | |
| JPH0746362B2 (ja) | 文字列照合方法 | |
| EP0487064B1 (en) | Address generating circuit and CD-ROM device using the same | |
| JP3251311B2 (ja) | 数値を表わすデータのソーティング方法 | |
| JPH0650478B2 (ja) | デ−タ圧縮記憶方式 | |
| WO1980000884A1 (en) | Data system | |
| JPH0554316B2 (ja) | ||
| JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
| SU674101A2 (ru) | Логическое запоминающее устройство | |
| JP2684664B2 (ja) | 情報処理装置 | |
| JPH02306725A (ja) | コード変換方法及びその装置 |