JPS6237173Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、アナログ波形信号の各サンプリング
期間内の正及び負のピーク値をメモリの時間的に
対応するアドレスにストアし、波形再生時に所望
の速度でメモリの読出し走査を行うことによりブ
ラウン管或は記録紙上に入力波形を再現させる波
形再生装置に関する。

この種の装置としては、入力波形信号の正及び
負のピークホールド回路の周期的なリセツト直前
の出力信号を加算的に取出して、メモリの再生時
間軸に対応するアドレスにストアするのが周知で
ある（特開昭55−22635）。この装置ではサンプリ
ング周期内に同一極性の波形成分のみが存在する
場合には高密度に波形再生が可能であるが、第１
図で説明するようにサンプリング周期内に両極性
の波形信号が入力した場合再生精度が低下する。
即ちサンプリング周期、つまりリセツトパルスａ
の各期間内に両極性の入力波形信号ｂが存在する
と、その周期内に正のピークホールド出力ｃ及び
負のピークホールド出力ｄが同時に生じることに
なる。したがつて、両出力信号の加算信号ｅがリ
セツトパルスａの直前に生じるサンプリングパル
スｆに同期してＡ／Ｄ変換されるために、正のピ
ーク値ｃが負のピーク値ｄにより減算された振幅
信号がストアされ、再生信号は正負いずれのピー
ク値とも一致しなくなる。

よつて本考案は、同一時間幅の波形を同一容量
のメモリを用いて再生させる際にサンプリング周
期内の波形変化をより忠実に再生させ得る冒頭に
述べた種類の波形再生装置を提供することを目的
とする。

次に本考案をメモリスコープに適用した場合の
実施例について、図を基に説明する。

第２図において、１は負帰還増幅器２、順方向
のダイオード３及びコンデンサ４から成る正のピ
ークホールド回路、１′は対応する構成でダイオ
ード３′が逆方向になつた負のピークホールド回
路である。５及び５′はホールド回路１，１′のそ
れぞれの出力信号のリセツト即ちコンデンサ４，
４′の充電々圧をそれぞれ放電させるアナログゲ
ート、６及び６′はバツフアアンプ、７及び７′は
ホールド回路１，１′のそれぞれの出力信号を
Ａ／Ｄコンバータ８へ供給するためのアナログゲ
ートである。９はブラウン管１１の管面の時間幅
及び解像度に対応する容量のメモリ、１０はこの
メモリ９から再生時に読出された信号をＤ／Ａ変
換してブラウン管１１へ供給するＤ／Ａコンバー
タ、１２は第４図に示すタイミングの正及び負の
ホールド回路１，１′の出力信号のサンプリング
パルスｇ及びｈ、両ホールド回路１，１′の共通
のリセツトパルスｉ及びメモリ９の読出し信号ｋ
を発生する制御パルス発生回路である。

２０はメモリ９を制御するメモリ制御回路であ
り、各サンプリング周期についてのデイジタル化
された正及び負のピーク値（Ａ／Ｄコンバータ８
の出力信号）を逐次一時的に記憶する例えばレジ
スタから成る保持回路２１と、リセツトパルスｉ
と同期して保持回路２１の両出力信号が零である
か否かを判断して、その結果に応じてメモリ９へ
供給される出力信号を選択させる信号を発生する
判断回路２２と、この選択信号により制御される
信号選択回路２３と、前記の選択信号の発生ごと
にアドレス信号を発生するアドレスカウンタ２４
とから構成されている。

このメモリ制御回路２０は、正又は負の同極性
の信号のみが連続する場合に再生波形にヒストグ
ラム状に縦線が入るのを回避するためのもので、
判断回路２２は保持回路２１の正及び負の両信号
が共に零のとき並びにいずれも零でないときは信
号選択回路２３に対して各出力信号を順に選択さ
せ、また両出力信号のうちいずれか一方が零のと
きは零でない方の出力信号を零信号の代りに選択
させる。尚、メモリ制御回路２０としては、同じ
機能を果す種々の回路構成が可能である。

以上説明した構成の波形監視装置の動作を第３
図を参照して説明する。

第１図の場合と同様な極性の異る波形信号ｂが
サンプリング周期内に存在すると、その周期内で
正の波形の最大値が正のピークホールド回路１の
コンデンサ４へ、また負の波形の最大値が負のピ
ークホールド回路１′のコンデンサ４′へ共に保持
される。そしてリセツトパルスｉの発生直前にお
いて、コンデンサ４に保持された正のピーク電圧
１は、サンプリングパルスｇによりアナログゲー
ト７が閉じることによりサンプリングされてＡ／
Ｄコンバータ８に供給され、同時にオアゲート１
３を通して供給されるサンプリングパルスｇが変
換信号として機能することによりデイジタル化さ
れ、さらにサンプリングパルスｇに同期して保持
回路２１に一時的に記憶される。同様にして負の
ピーク電圧ｍが直後のサンプリングパルスｈによ
りサンプリングされ、デイジタル化されて保持回
路２１に記憶される。そしてこの直後にリセツト
パルスｉが発生することにより正及び負のピーク
電圧１，ｍがアナログゲート５及び５′を通して
リセツトされると同時に判断回路２２は、保持回
路２１の正及び負の出力信号が零であるか否かを
判断し、この場合いずれの出力信号も齢でないた
めに信号選択回路２３に対して正及び負の出力信
号を順に選択させる選択信号が間隔をおいて発生
する。この選択信号の発生ごとにアドレスカウン
タ２４からはアドレス信号が供給され、保持回路
２１の正及び負の出力信号即ち正のピーク値及び
負のピーク値が、メモリ９の対応するアドレスに
ストアされる。この間正及び負のピークホールド
回路１，１′には次のサンプリング周期の波形信
号が入力しており、同様な過程を経て正及び負の
ピーク値がメモリ９の対応するアドレスにストア
される。

波形再生に際して読出し信号ｋによりメモリ９
はリードモードになり、同時アドレスカウンタ２
４から読出し走査用のアドレス信号が発生され、
ストアされていたデイジタルの波形信号がＤ／Ａ
コンバータ１０でアナログ波形へ再変換されてブ
ラウン管１１へ供給される。したがつて、その管
面には各サンプリング周期内の正及び負のピーク
電圧１，ｍに対応するレベルに輝点が生じサンプ
リング周期内で両極にわたる大きな波形変化がよ
り忠実に即ち良好な周波数特性下で再生される。

尚、第３図に示す如く正及び負のピーク値がい
ずれも零でない場合メモリ制御回路２０が無くて
もＡ／Ｄコンバータ８の出力信号を逐次加算する
こと無く独立にメモリ９にストアさせれば良い
が、第４図に示す入力波形ｐの如く複数のサンプ
リング周期にわたつて負のピークホールド値が零
になる場合再生波形ｑはアドレス信号の１番地お
きの出力信号により再生され、メモリ容量が有効
に利用されず、しかも不要な縦線が入る。本考案
のメモリ制御回路２０によればこの場合判断回路
２２が、リセツトパルスｉの発生時にその直前の
正及び負のピーク値のうち負のピーク値が零であ
ることを判断し、信号選択回路２３に対して連続
して正のピーク値を選択させて対応する負のピー
ク値用のアドレスにも正のピーク値をストアさせ
る。したがつて、第４図ｒに示すごとくメモリを
有効に利用した縦線の無い再生波形が得られる。

第２図の実施例では、負のピーク値のサンプリ
ングパルスｈは、正のサンプリングパルスｇの直
後に発生しているが、これらの中間位置等に離間
して発生させても同様に正及び負のピーク値のサ
ンプリング時点のずれはサンプリング周期の1/2
以内であり、実際上メモリ９の単位時間当りのア
ドレス密度が十分である限り再生忠実度には影響
しない。ちなみに、第１及び３図で例示した入力
波形ｂと丁度極性の反転した波形信号が入力した
場合にも、メモリ９からの読出し時に１アドレス
だけ互に入れ替つて再生されるが同様に実際上は
問題にならない。尚、サンプリングパルスｇ及び
ｈが前述のように互に離間する場合には、リセツ
ト信号は共用にすることなくそれぞれの直後に発
生させる必要がある。

以上、本考案により入力波形信号の各サンプリ
ング周期内の正及び負のピーク値を独立に記憶す
ることにより各周期内で極性の変化する波形であ
つても忠実に再生され、それにも拘わらず各周期
内に同一極性の波形のみが存在する場合であつて
も他方の極性用のメモリに同じピーク値をストア
させることにより、メモリ容量が有効に利用され
見易い波形が再生される。

【図面の簡単な説明】

第１図は従来の波形再生装置の動作説明図、第
２図は本考案の実施例の回路構成を示すブロツク
図、第３図は第２図による回路の各部波形及び第
４図は第２図による回路の動作説明図である。 １……正のピークホールド回路、１′……負の
ピークホールド回路、９……メモリ、２０……メ
モリ制御回路、２１……保持回路、２２……判断
回路、２４……アドレスカウンタ。

Claims (1)

【実用新案登録請求の範囲】
1. アナログ波形信号の入力する正及び負のピーク
   ホールド回路からの各サンプリング周期の正負両
   出力信号をメモリの時間的に対応するアドレスに
   ストアさせ、波形再生時にメモリの読出し走査を
   行うように成つた波形再生装置において、各サン
   プリング周期ごとに前記両出力信号を一時的に保
   持する保持回路と、各サンプリング周期ごとに前
   記保持手段の正及び負の前記両出力信号のいずれ
   か一方が零であるか否かを判断する判断回路と、
   この判断結果に応動し、かつアドレスカウンタに
   同期作動することにより前記両出力信号が共に零
   であるか或は共に零でないときは前記メモリの対
   応する前記アドレスに前記両出力信号のそれぞれ
   をストアさせ、いずれか一方が零のときは前記両
   出力信号の対応する前記アドレスに共に零でない
   方の出力信号をストアさせる信号選択回路とが、
   前記メモリに付属していることを特徴とする波形
   再生装置。