JPS623543A - 伝送制御信号の送出方式 - Google Patents
伝送制御信号の送出方式Info
- Publication number
- JPS623543A JPS623543A JP60142795A JP14279585A JPS623543A JP S623543 A JPS623543 A JP S623543A JP 60142795 A JP60142795 A JP 60142795A JP 14279585 A JP14279585 A JP 14279585A JP S623543 A JPS623543 A JP S623543A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- signal
- transmission request
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
時分割データ伝送システムにおける送信側から送出する
伝送制御信号を、通常のデータ送信要求信号がオンから
オフに変化するとき該信号を所定時間延長することによ
り、受信側において常に正常な動作ができるようにした
伝送制御信号の送出方式である。
伝送制御信号を、通常のデータ送信要求信号がオンから
オフに変化するとき該信号を所定時間延長することによ
り、受信側において常に正常な動作ができるようにした
伝送制御信号の送出方式である。
［産業上の利用分野］
本発明は時分割のデータ通信を行うときの送信側におけ
る伝送制御信号送出方式に関する。
る伝送制御信号送出方式に関する。
［従来の技術］
複数のデータ端末装置を時分割データ多重化装置により
多重化してから、伝送路を介して他方の時分割多重化装
置に伝送し、次いで他の複数のデータ端末にデータ伝送
を行うシステムがある。第３図に示すシステム構成図に
おいて、１１．１２−・・は複数のデータ端末装置ＤＴ
Ｅ、２は時分割データ多重化装置ＴＤＭ−Ａ、３は伝送
路、４は他方の時分割多重化装置ＴＤＭ−Ｂ、５１．５
２− は複数のデータ端末装置ＤＴＥ、２１はデータの
直・並列変換器Ｓ／Ｐ ｌ、２２は送信側バッファＴＸ
ＢＦＩ、２３は伝送速度変換器ＰＣＩ、２４はマルチプ
レクサＭＵＸ、４１はデマルチプレクサＤＭＵＸ、４２
は伝送速度変換器ＲＣＩ、４３は受信側バッファＲＸＢ
ＦＩ、４４はデータの並・直列変換器Ｐ／Ｓ １を示す
。
多重化してから、伝送路を介して他方の時分割多重化装
置に伝送し、次いで他の複数のデータ端末にデータ伝送
を行うシステムがある。第３図に示すシステム構成図に
おいて、１１．１２−・・は複数のデータ端末装置ＤＴ
Ｅ、２は時分割データ多重化装置ＴＤＭ−Ａ、３は伝送
路、４は他方の時分割多重化装置ＴＤＭ−Ｂ、５１．５
２− は複数のデータ端末装置ＤＴＥ、２１はデータの
直・並列変換器Ｓ／Ｐ ｌ、２２は送信側バッファＴＸ
ＢＦＩ、２３は伝送速度変換器ＰＣＩ、２４はマルチプ
レクサＭＵＸ、４１はデマルチプレクサＤＭＵＸ、４２
は伝送速度変換器ＲＣＩ、４３は受信側バッファＲＸＢ
ＦＩ、４４はデータの並・直列変換器Ｐ／Ｓ １を示す
。
第３図の動作について第５図の波形図により説明する。
第５図Ａは成るデータ端末器１１ （ＤＴＥ）におけ
る伝送すべき単位データＡ−Ｄのデータ列を示し、例え
ば８ビツトずつ合計３２ビツトとする。各８ビツトは伝
送制御信号を付加送出するため実質７ビソト信号を使用
するように伝送速度変換器２３ （ＰＣＩ）において
伝送速度を変換して伝送される。そのため直・並列変換
器２１（Ｓ／ＰＩ）により並列データとしてから送信側
バンファ２２ （ＴＸＢＦＩ）に格納する。直・並列変
換器２１の動作は第５図Ｃに示す送信要求信号Ｒ３がオ
ンとされているときに限り動作可能であり、且つ７ビツ
トの先頭に１ビツトの送信要求信号パルスｒｓが付加さ
れる。叩ち送信要求信号Ｒ３はデータ端末器１１（ＤＴ
Ｅ）から直・並列変換器２１ （Ｓ／ＰＩ）に対しデ
ータとは別に送出する制御信号であり、ｒｓと示すビッ
トは直・並列変換され伝送されるものを示す。これらデ
ータ変換は第４図に示す回路により実行される。第４図
においてシフトレジスタＳＲが直・並列変換器２１の例
であり、周波数ｒのクロックＣＬＫによりデータＳＤが
先頭から７ビノトが格納される。第５図Ｂのハツチング
したパルスはこの７ビツトが格納され、送信要求信号Ｒ
３がオンのときに送信側バッファ２２ （ＴＸＢＦＩ）
へ一時に伝送されることを示すパルスである。このとき
クロック周波数ｒを１／７に分周したクロックＣＫによ
り送信側バッファ２２に格納されてから、マルチプレク
サ２４（ＭＵＸ）により他のデータ端末器１２などから
のデータと合成され、再び並・直列変換器Ｐ／Ｓを介し
て伝送路３により伝送される。他方の時分割多重化装置
４ （ＴＤＭ−Ｂ）において逆の操作によりデータが復
元され、データＲＤとなる。このとき並・直列変換器４
４はデータ列の先頭ピッ１−ｒｓを見て送信側における
送信要求信号Ｒ３がオン状態であることを判断し、アナ
ログ信号伝送システムにおけるキャリア検出信号ＣＤと
同様な考え方で、自己のデータ端末機２１の受信動作制
御を行うように、信号ＣＤを発生させる。
る伝送すべき単位データＡ−Ｄのデータ列を示し、例え
ば８ビツトずつ合計３２ビツトとする。各８ビツトは伝
送制御信号を付加送出するため実質７ビソト信号を使用
するように伝送速度変換器２３ （ＰＣＩ）において
伝送速度を変換して伝送される。そのため直・並列変換
器２１（Ｓ／ＰＩ）により並列データとしてから送信側
バンファ２２ （ＴＸＢＦＩ）に格納する。直・並列変
換器２１の動作は第５図Ｃに示す送信要求信号Ｒ３がオ
ンとされているときに限り動作可能であり、且つ７ビツ
トの先頭に１ビツトの送信要求信号パルスｒｓが付加さ
れる。叩ち送信要求信号Ｒ３はデータ端末器１１（ＤＴ
Ｅ）から直・並列変換器２１ （Ｓ／ＰＩ）に対しデ
ータとは別に送出する制御信号であり、ｒｓと示すビッ
トは直・並列変換され伝送されるものを示す。これらデ
ータ変換は第４図に示す回路により実行される。第４図
においてシフトレジスタＳＲが直・並列変換器２１の例
であり、周波数ｒのクロックＣＬＫによりデータＳＤが
先頭から７ビノトが格納される。第５図Ｂのハツチング
したパルスはこの７ビツトが格納され、送信要求信号Ｒ
３がオンのときに送信側バッファ２２ （ＴＸＢＦＩ）
へ一時に伝送されることを示すパルスである。このとき
クロック周波数ｒを１／７に分周したクロックＣＫによ
り送信側バッファ２２に格納されてから、マルチプレク
サ２４（ＭＵＸ）により他のデータ端末器１２などから
のデータと合成され、再び並・直列変換器Ｐ／Ｓを介し
て伝送路３により伝送される。他方の時分割多重化装置
４ （ＴＤＭ−Ｂ）において逆の操作によりデータが復
元され、データＲＤとなる。このとき並・直列変換器４
４はデータ列の先頭ピッ１−ｒｓを見て送信側における
送信要求信号Ｒ３がオン状態であることを判断し、アナ
ログ信号伝送システムにおけるキャリア検出信号ＣＤと
同様な考え方で、自己のデータ端末機２１の受信動作制
御を行うように、信号ＣＤを発生させる。
第５図り茫示すようにキャリア検出信号ＣＤの発生はＲ
３と比較し、若干遅れているが、伝送される各バイト毎
の先頭ビットについてｒｒｓＪの有無を判断し、有のと
きはＣＤ信号をその都度発生し、その信号を保持するか
ら、結果的に連続信号となる。第５図Ｂに示すように、
各８ビツトのデータＡ−Ｄは７ビツトずつグループ化さ
れているから、データＤの第４〜第７ビツトはデータグ
ループ５において前半部に存在する。直・並列変換器２
３はデータが７ビツト揃ったとき動作を行うから第５図
ＡにＰＡＤと示すダミーデータを使用し、そのＯ〜２ビ
ットと共に７ビツト揃ってから並列データに変換され、
更に１ビツトのｒｓ信号ｒｓ５が得られる。ダミーデー
タＰＡＤは例えば全“１”を使用する。そしてＲ３信号
は直・並列変換器２３がＰＡＤデータを使用して並列デ
ータに変換するとき、第４図ＢのｒＰＡＤＪの終わる時
には「オン」となっている必要がある。そのため本来デ
ータＳＤはｒＤＪで終了するから送信要求信号Ｒ３を落
とすが、この場合はダミーデータＰＡＤを挿入しその信
号によりＲ３信号を延長させている。
３と比較し、若干遅れているが、伝送される各バイト毎
の先頭ビットについてｒｒｓＪの有無を判断し、有のと
きはＣＤ信号をその都度発生し、その信号を保持するか
ら、結果的に連続信号となる。第５図Ｂに示すように、
各８ビツトのデータＡ−Ｄは７ビツトずつグループ化さ
れているから、データＤの第４〜第７ビツトはデータグ
ループ５において前半部に存在する。直・並列変換器２
３はデータが７ビツト揃ったとき動作を行うから第５図
ＡにＰＡＤと示すダミーデータを使用し、そのＯ〜２ビ
ットと共に７ビツト揃ってから並列データに変換され、
更に１ビツトのｒｓ信号ｒｓ５が得られる。ダミーデー
タＰＡＤは例えば全“１”を使用する。そしてＲ３信号
は直・並列変換器２３がＰＡＤデータを使用して並列デ
ータに変換するとき、第４図ＢのｒＰＡＤＪの終わる時
には「オン」となっている必要がある。そのため本来デ
ータＳＤはｒＤＪで終了するから送信要求信号Ｒ３を落
とすが、この場合はダミーデータＰＡＤを挿入しその信
号によりＲ３信号を延長させている。
［発明が解決しようとする問題点］
前述のダミーデータＰＡＤの挿入は、図示しない中央処
理装置が時分割データ多重化装置に対するソフトウェア
処理により行うから、通信制御プログラムの変更が必要
であった。若しダミーデータＰＡＤの挿入を行わないと
きは、入力データの伝送が一部できないこととなった。
理装置が時分割データ多重化装置に対するソフトウェア
処理により行うから、通信制御プログラムの変更が必要
であった。若しダミーデータＰＡＤの挿入を行わないと
きは、入力データの伝送が一部できないこととなった。
したがって本発明の目的は、通信制御プログラムを変更
することなく、データ伝送制御信号を所定時間延長させ
ることにより受信側において正常な動作ができるように
した伝送制御信号の送出方式を提供することにある。
することなく、データ伝送制御信号を所定時間延長させ
ることにより受信側において正常な動作ができるように
した伝送制御信号の送出方式を提供することにある。
なお、本明細書において送信側からのデータ送信要求信
号と受信側におけるキャリア検出信号とについて、両者
をまとめて「伝送制御信号」と呼ぶこととする。
号と受信側におけるキャリア検出信号とについて、両者
をまとめて「伝送制御信号」と呼ぶこととする。
［問題点を解決するための手段］
前述の目的を達成するため、本発明が採用した手段は、
時分割データ伝送システムにより送信側が送出したデー
タ送信要求信号を受信側でキャリア検出信号、とじて受
信装置を制御する構成の伝送制御信号の送出方式におい
て、 送信側におけるデータ送信要求信号のオンからオフに変
化する時刻において、少なくとも単位データのシリーズ
ビット数伝送時間だけオンを続けてから、オフとするこ
とである。
時分割データ伝送システムにより送信側が送出したデー
タ送信要求信号を受信側でキャリア検出信号、とじて受
信装置を制御する構成の伝送制御信号の送出方式におい
て、 送信側におけるデータ送信要求信号のオンからオフに変
化する時刻において、少なくとも単位データのシリーズ
ビット数伝送時間だけオンを続けてから、オフとするこ
とである。
［作用］
本発明において、送信側のデータ送信要求信号は単位デ
ータのシリーズビット数伝送時間だけ少なくとも遅延さ
せて、直・並列変換器などの動作を原データの入力が終
わった後にも行わせるから、受信側に対しデータ送信要
求信号とデータが完全に伝送される。したがって受信側
ではキャリア検出信号を得てデータを取り込むことが正
常にできる。
ータのシリーズビット数伝送時間だけ少なくとも遅延さ
せて、直・並列変換器などの動作を原データの入力が終
わった後にも行わせるから、受信側に対しデータ送信要
求信号とデータが完全に伝送される。したがって受信側
ではキャリア検出信号を得てデータを取り込むことが正
常にできる。
［実施例］
第１図は本発明の実施例の構成を示す図である。
第１図において１１．１２・−Ｉｎはデータ端末器（Ｄ
ＴＥ） 、２は時分割データ多重化装置（ＴＤＭ−Ａ）
３は伝送路、４は他方の時分割多重化装置（ＴＤＭ−Ｂ
） 、２１はデータの直・並列変換器Ｓ／Ｐ １．２２
は送信側パフファＴＸＢＦＩ、２３は伝送速度変換器Ｒ
Ｃ１，２４はマルチプレクサＭＵＸ、２５は遅延回路で
遅延時間τを得るもの（ここでではシリーズビット数例
えば８ビツト伝送する時間に選定する）、２６はオア回
路０Ｒ１４１はデマルチプレクサＤＭＵＸ、４２は伝送
速度変換器ＲＣＩ、４３は受信側バッファＲＸＢＦＩ、
４４はデータの並・直列変換器Ｐ／Ｓ １．５１ 、
５２−・・５ ｎは他のデータ端末器（ＤＴＥ）を示す
。第２図は第１図の動作を説明するための信号波形図で
ある。
ＴＥ） 、２は時分割データ多重化装置（ＴＤＭ−Ａ）
３は伝送路、４は他方の時分割多重化装置（ＴＤＭ−Ｂ
） 、２１はデータの直・並列変換器Ｓ／Ｐ １．２２
は送信側パフファＴＸＢＦＩ、２３は伝送速度変換器Ｒ
Ｃ１，２４はマルチプレクサＭＵＸ、２５は遅延回路で
遅延時間τを得るもの（ここでではシリーズビット数例
えば８ビツト伝送する時間に選定する）、２６はオア回
路０Ｒ１４１はデマルチプレクサＤＭＵＸ、４２は伝送
速度変換器ＲＣＩ、４３は受信側バッファＲＸＢＦＩ、
４４はデータの並・直列変換器Ｐ／Ｓ １．５１ 、
５２−・・５ ｎは他のデータ端末器（ＤＴＥ）を示す
。第２図は第１図の動作を説明するための信号波形図で
ある。
第２図（ａ）は送信要求信号Ｒ３Ｉで、データ端末器１
１ （ＤＴＥ）から遅延回路２５とオア回路２６（Ｏ
Ｒ）に印加される信号、 第２図（ｂｌは直・並列変換器２１（Ｓ／ＰＬ）に印加
される送信要求信号Ｒ３Ｉ“でオア回路２６（ＯＲ）の
出力を示す。即ち送信要求信号Ｒ３Ｉがオンからオフに
変化した後、遅延回路２５により時間で遅延されてＲ３
Ｉ’はオンからオフに変化している。
１ （ＤＴＥ）から遅延回路２５とオア回路２６（Ｏ
Ｒ）に印加される信号、 第２図（ｂｌは直・並列変換器２１（Ｓ／ＰＬ）に印加
される送信要求信号Ｒ３Ｉ“でオア回路２６（ＯＲ）の
出力を示す。即ち送信要求信号Ｒ３Ｉがオンからオフに
変化した後、遅延回路２５により時間で遅延されてＲ３
Ｉ’はオンからオフに変化している。
第２図（Ｃ）はデータ端末器１１ （ＤＴＥ）からの
送信データＳＤＩを示す図、 第２図（ｄ）は第２図（Ｃ１について直・並列変換器２
２におけるビット長変換部の出力を示す図、第２図（ｅ
ｌは受信側バッフｙ ４３ （ＲＸＢＦ １）の出力
としてデータ端末器５１（ＤＴＥ）などを制御するキャ
リア検出信号ＣＤを示す図、第２図（ｆ３は受信側の並
・直列変換器４４からの受信データＲＤを示している。
送信データＳＤＩを示す図、 第２図（ｄ）は第２図（Ｃ１について直・並列変換器２
２におけるビット長変換部の出力を示す図、第２図（ｅ
ｌは受信側バッフｙ ４３ （ＲＸＢＦ １）の出力
としてデータ端末器５１（ＤＴＥ）などを制御するキャ
リア検出信号ＣＤを示す図、第２図（ｆ３は受信側の並
・直列変換器４４からの受信データＲＤを示している。
当初に第２図（ａ）に示す送信要求信号Ｒ３Ｉがオフか
らオンになったとき、送信するデータＳＤＩが伝送速度
変化器２３に印加されて、第２図（Ｃ）の信号（第４図
Ｂに相当する信号）に変換される。
らオンになったとき、送信するデータＳＤＩが伝送速度
変化器２３に印加されて、第２図（Ｃ）の信号（第４図
Ｂに相当する信号）に変換される。
また送信要求信号Ｒ３Ｉが遅延回路２５とオア回路２６
（ＯＲ）に印加されるので、Ｒ３Ｉ’の信号が得られ直
・並列変換器２３においてパラレルデータが得られる。
（ＯＲ）に印加されるので、Ｒ３Ｉ’の信号が得られ直
・並列変換器２３においてパラレルデータが得られる。
単位データ列の最終データＥが終わったとき、データ端
末器１１ （ＤＴＥ）はデータ列に単位データ数例え
ば８ビット以内の適宜な数だけ「マーク」を示す“１”
を自動的に追加する。この信号はハードウェアとして適
宜動作させて得るもので、従来のデミ−データＰＡＤで
はない。そのため第２図（ｄ）におけるデータグループ
６では、第５図Ｂの場合と同様に、単位データＥの一部
と前記追加データの一部を使用し、７ビツト揃ったとき
直・並列変換器２３が動作する。
末器１１ （ＤＴＥ）はデータ列に単位データ数例え
ば８ビット以内の適宜な数だけ「マーク」を示す“１”
を自動的に追加する。この信号はハードウェアとして適
宜動作させて得るもので、従来のデミ−データＰＡＤで
はない。そのため第２図（ｄ）におけるデータグループ
６では、第５図Ｂの場合と同様に、単位データＥの一部
と前記追加データの一部を使用し、７ビツト揃ったとき
直・並列変換器２３が動作する。
送信要求信号Ｒ３Ｉは前述のように遅延されＲ３１“と
なっているから、その状態を示すビットとしてｒｓがデ
ータグループ６の先頭ビットにも付加される。（原信号
Ｒ３ＩはデータＳＤＩの最終単位データＥの終わりにお
いて落ちている）。パラレルデータは送信側バッファ２
２ （ＴＸＢＦＩ）に一旦格納されてから、マルチプ
レクサ２４（ＭＯＸ）で合成され伝送線３により他の時
分割データ多重化装置４ （ＴＤＭ−Ａ）へ伝送される
。時分割データ多重化装置４においてデマルチプレクサ
４１と伝送速度変換器４２により各チャネル単位のデー
タに分配され、受信側バッファ４３に入力される。受信
側バッファ４３のデータ部は並・直列変換器４２ （Ｐ
／ＳＬ）で直列データに変換されデータ端末器５１に出
力される。また受信側バッファ４３の送信要求信号ｒｓ
についてはキャリア検出信号ＣＤとして、第２図（ｅｌ
に示す信号が得られる。即ちキャリア検出信号ＣＤは送
信側のグループデータ６の当初においてｒｓを受信し、
もう一度作成されるから、終端時刻に相当する時刻まで
持続する。そのため原データ列Ａ−Ｅは信号ＣＤの持続
中にデータ端末器５１において正常に処理できる。
なっているから、その状態を示すビットとしてｒｓがデ
ータグループ６の先頭ビットにも付加される。（原信号
Ｒ３ＩはデータＳＤＩの最終単位データＥの終わりにお
いて落ちている）。パラレルデータは送信側バッファ２
２ （ＴＸＢＦＩ）に一旦格納されてから、マルチプ
レクサ２４（ＭＯＸ）で合成され伝送線３により他の時
分割データ多重化装置４ （ＴＤＭ−Ａ）へ伝送される
。時分割データ多重化装置４においてデマルチプレクサ
４１と伝送速度変換器４２により各チャネル単位のデー
タに分配され、受信側バッファ４３に入力される。受信
側バッファ４３のデータ部は並・直列変換器４２ （Ｐ
／ＳＬ）で直列データに変換されデータ端末器５１に出
力される。また受信側バッファ４３の送信要求信号ｒｓ
についてはキャリア検出信号ＣＤとして、第２図（ｅｌ
に示す信号が得られる。即ちキャリア検出信号ＣＤは送
信側のグループデータ６の当初においてｒｓを受信し、
もう一度作成されるから、終端時刻に相当する時刻まで
持続する。そのため原データ列Ａ−Ｅは信号ＣＤの持続
中にデータ端末器５１において正常に処理できる。
なお、本発明は時分割データ多重化装置を使用する場合
のみとは限らず、多重化を行わないで通常のディジタル
伝送装置にも当然通用することができる。
のみとは限らず、多重化を行わないで通常のディジタル
伝送装置にも当然通用することができる。
［発明の効果コ
このようにして本発明によると、有意データが終了した
直後に、全“１”のようなデータが端末器におけるハー
ドウェア処理などの手段で若干付加されるから、通信制
御プログラムの変更の必要はない。また伝送制御信号の
うち受信側におけるキャリア検出信号は、従来と比較し
少なくとも送信側で延長された時間長だけは延長して発
生するから、データ処理が正常にできる。
直後に、全“１”のようなデータが端末器におけるハー
ドウェア処理などの手段で若干付加されるから、通信制
御プログラムの変更の必要はない。また伝送制御信号の
うち受信側におけるキャリア検出信号は、従来と比較し
少なくとも送信側で延長された時間長だけは延長して発
生するから、データ処理が正常にできる。
【図面の簡単な説明】
第１図は本発明の実施例の構成を示す図、第２図は第１
図の動作説明用信号波形図、第３図は従来のシステム構
成図、 第４図は第３図における直・並列変換器・送信側バッフ
ァ・伝送速度変換器の例を示す図、第５図は第３図の動
作説明用波形図である。 １１、 １２−−−４ ｎ、 ５１． ５１−−５
ｎ−データ端末器 ２．４一時分割データ多重化装置 ３−伝送路 ２１−直・並列変換器 ２３．４２・−伝送速度変換器 ４４・・−並・直列変換器 特許出願人 冨士通株式会社 代揮人 弁理士 鈴木栄祐 第２図 第４図
図の動作説明用信号波形図、第３図は従来のシステム構
成図、 第４図は第３図における直・並列変換器・送信側バッフ
ァ・伝送速度変換器の例を示す図、第５図は第３図の動
作説明用波形図である。 １１、 １２−−−４ ｎ、 ５１． ５１−−５
ｎ−データ端末器 ２．４一時分割データ多重化装置 ３−伝送路 ２１−直・並列変換器 ２３．４２・−伝送速度変換器 ４４・・−並・直列変換器 特許出願人 冨士通株式会社 代揮人 弁理士 鈴木栄祐 第２図 第４図
Claims (1)
- 【特許請求の範囲】 時分割データ伝送システムにより送信側が送出したデー
タ送信要求信号を、受信側でキャリア検出信号として受
信装置を制御する構成の伝送制御信号の送出方式におい
て、 送信側におけるデータ送信要求信号のオンからオフに変
化する時刻において、少なくとも単位データのシリーズ
ビット数伝送時間だけオンを続けてから、オフとするこ
と を特徴とする伝送制御信号の送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142795A JPS623543A (ja) | 1985-06-29 | 1985-06-29 | 伝送制御信号の送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142795A JPS623543A (ja) | 1985-06-29 | 1985-06-29 | 伝送制御信号の送出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623543A true JPS623543A (ja) | 1987-01-09 |
Family
ID=15323792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60142795A Pending JPS623543A (ja) | 1985-06-29 | 1985-06-29 | 伝送制御信号の送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623543A (ja) |
-
1985
- 1985-06-29 JP JP60142795A patent/JPS623543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| CA2467851C (en) | Hybrid parallel/serial bus interface | |
| US7475273B2 (en) | Hybrid parallel/serial bus interface | |
| JPH0431612B2 (ja) | ||
| CA2024809A1 (en) | Digital signal multiplexing apparatus and demultiplexing apparatus | |
| JPH01157138A (ja) | フレーム同期方式 | |
| US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
| JP2844406B2 (ja) | デジタルオーディオ情報を通信するための回路および方法 | |
| CA1266535A (en) | Multiplexer | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| JP3973630B2 (ja) | データ伝送装置およびデータ伝送方法 | |
| JPS623543A (ja) | 伝送制御信号の送出方式 | |
| EP0472098B1 (en) | Time-division multiplexing apparatus | |
| JP2000183840A (ja) | データ多重化回路及びデータ分離回路 | |
| JPH0326120A (ja) | 多重スタッフ処理回路 | |
| WO2004088851A1 (ja) | 信号伝送方法 | |
| JP2553492B2 (ja) | 信号多重送信装置 | |
| US4488295A (en) | Alarm immune program signal | |
| JPH0255434A (ja) | コードジェネレータ | |
| JP2712502B2 (ja) | 伝送路符号化／復号化方式 | |
| JP2613971B2 (ja) | シリアル転送方式 | |
| JP2803014B2 (ja) | データ伝送回路 | |
| KR0132636Y1 (ko) | 단일통신라인을 이용한 데이터라인 접속장치 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JP2861533B2 (ja) | ディジタルデータの装置内伝送システム |