JPS6233326Y2 - - Google Patents
Info
- Publication number
- JPS6233326Y2 JPS6233326Y2 JP4135881U JP4135881U JPS6233326Y2 JP S6233326 Y2 JPS6233326 Y2 JP S6233326Y2 JP 4135881 U JP4135881 U JP 4135881U JP 4135881 U JP4135881 U JP 4135881U JP S6233326 Y2 JPS6233326 Y2 JP S6233326Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- header
- header base
- hole
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案は、電子回路、特に高周波帯の電子回路
を形成した回路基板が実装されるヘツダに関す
る。
を形成した回路基板が実装されるヘツダに関す
る。
数多くある電子回路の中で、高周波回路、すな
わちマイクロ波帯や、１ナノセカンド以下のデジ
タル信号を取り扱うための超高速論理回路等に於
いては、小形・軽量化はもちろんのこと、高性能
化のために、能動回路を主とした主要回路の混成
集積回路化が望まれている。これらを構成するた
めの容器として、T0−５形で代表されるトラン
ジスタ用ヘツダのように、ヘツダベースを貫通し
て複数のリード線が前記ヘツダベースにガラスで
支持、封着された構造がもつとも製作が容易で安
価と考えられている。
わちマイクロ波帯や、１ナノセカンド以下のデジ
タル信号を取り扱うための超高速論理回路等に於
いては、小形・軽量化はもちろんのこと、高性能
化のために、能動回路を主とした主要回路の混成
集積回路化が望まれている。これらを構成するた
めの容器として、T0−５形で代表されるトラン
ジスタ用ヘツダのように、ヘツダベースを貫通し
て複数のリード線が前記ヘツダベースにガラスで
支持、封着された構造がもつとも製作が容易で安
価と考えられている。
第１図ａは回路基板が実装された従来のヘツダ
の平面図、同図ｂは図ａのＡ−Ａ断面図であり、
第１図ａ，ｂにおいて、鉄−ニツケル合金または
銅製のヘツダベース１にガラス２で封着支持され
た複数のリード線３，３を備えたヘツダ上に、電
子回路を形成した回路基板４が取付けられてい
る。しかし、封着用ガラス２は、ヘツダベース１
の上下両面に盛り上りを見せてリード線３，３を
封着しているため、回路基板４をヘツダベース１
上に実装する際、ガラス２の封着部を避けなけれ
ばならず、回路基板４上の電子回路とリード線３
とを接続線５で接続する場合、接続距離が長くな
る。また、回路基板４とヘツダベース１とを接続
して電気的終端をする場合、終端接続線６の長さ
が、回路基板４の厚みによつて決定されることと
なる。このようにして、従来のヘツダではリード
線との接続線５の長さが長くなり、高周波または
超高速回路の回路基板を実装した場合、接続部の
電気的不整合が大きく、使用周波数が高いほどそ
の影響が大きい。また、回路基板の厚みで決定さ
れる終端部の接続線６には、寄生インダクタンス
が発生し、使用周波数が高くなるにつれてこの寄
生インダクタンスによるリアクタンスの影響が大
きく、使用周波数が制限される一要因となつてい
た。
の平面図、同図ｂは図ａのＡ−Ａ断面図であり、
第１図ａ，ｂにおいて、鉄−ニツケル合金または
銅製のヘツダベース１にガラス２で封着支持され
た複数のリード線３，３を備えたヘツダ上に、電
子回路を形成した回路基板４が取付けられてい
る。しかし、封着用ガラス２は、ヘツダベース１
の上下両面に盛り上りを見せてリード線３，３を
封着しているため、回路基板４をヘツダベース１
上に実装する際、ガラス２の封着部を避けなけれ
ばならず、回路基板４上の電子回路とリード線３
とを接続線５で接続する場合、接続距離が長くな
る。また、回路基板４とヘツダベース１とを接続
して電気的終端をする場合、終端接続線６の長さ
が、回路基板４の厚みによつて決定されることと
なる。このようにして、従来のヘツダではリード
線との接続線５の長さが長くなり、高周波または
超高速回路の回路基板を実装した場合、接続部の
電気的不整合が大きく、使用周波数が高いほどそ
の影響が大きい。また、回路基板の厚みで決定さ
れる終端部の接続線６には、寄生インダクタンス
が発生し、使用周波数が高くなるにつれてこの寄
生インダクタンスによるリアクタンスの影響が大
きく、使用周波数が制限される一要因となつてい
た。
この考案の目的は、安価で、かつ、マイクロ波
帯においても上述の欠点なしに使用できる電子回
路用ヘツダを提供するにある。
帯においても上述の欠点なしに使用できる電子回
路用ヘツダを提供するにある。
本考案の電子回路用ヘツダは、電子回路を形成
した回路基板が上面中央部に実装されるヘツダベ
ースと、このヘツダベースにあけられた貫通穴を
貫通し前記貫通穴においてガラスにより前記ヘツ
ダベースに封着された複数のリード線とを備え、
前記回路基板が実装されるヘツダベースの回路基
板実装面は前記貫通穴にまたがり、かつ、周縁部
上面より低く形成され、さらに、少くとも前記回
路基板実装面にかかる貫通穴の封着ガラスは前記
回路基板実装面以下の部分にのみ充填されている
構成を有する。
した回路基板が上面中央部に実装されるヘツダベ
ースと、このヘツダベースにあけられた貫通穴を
貫通し前記貫通穴においてガラスにより前記ヘツ
ダベースに封着された複数のリード線とを備え、
前記回路基板が実装されるヘツダベースの回路基
板実装面は前記貫通穴にまたがり、かつ、周縁部
上面より低く形成され、さらに、少くとも前記回
路基板実装面にかかる貫通穴の封着ガラスは前記
回路基板実装面以下の部分にのみ充填されている
構成を有する。
つぎに本考案を実施例により説明する。
第２図ａは本考案の一実施例の電子回路用ヘツ
ダとそれに実装された回路基板とを示す平面図、
同図ｂは図ａのＢ−Ｂ断面図である。第２図にお
いて、第１図に示した従来例と異るのは、ヘツダ
ベース１１の貫通穴において、この貫通穴を貫通
するリード線１３を封着しているガラス１２は、
回路基板４の実装面７より以下の部分にだけ充填
されて、実装面７には盛上らないようになつてい
る。そのため、従来、この盛上りのためにリード
線１３と回路基板４との間の距離は離れざるを得
なかつたが、この盛上りをなくすことによつて、
回路基板４は封着部にまたがり実装することがで
き、回路基板４の電子回路とリード線１３との間
は極めて短い接続線１５で接続でき、この接続部
の電気的不整合を小さくできる。また、本考案で
は、ヘツダベース１１の上面中央部の回路基板４
の実装面７は、回路基板４の厚みだけヘツダベー
ス周縁部の上面８より一段と低くなつている。し
たがつて、回路基板４とヘツダベース１１とを接
続して電気終端をする場合も、回路基板とヘツダ
ベース周縁部上面８とは同一平面で揃うので、終
端のための接続線１６は極めて短くなり、超高周
波で問題となる寄生インダクタンスの影響も少く
なり、従来例に比べ使用周波数の上限が著しく拡
大される。
ダとそれに実装された回路基板とを示す平面図、
同図ｂは図ａのＢ−Ｂ断面図である。第２図にお
いて、第１図に示した従来例と異るのは、ヘツダ
ベース１１の貫通穴において、この貫通穴を貫通
するリード線１３を封着しているガラス１２は、
回路基板４の実装面７より以下の部分にだけ充填
されて、実装面７には盛上らないようになつてい
る。そのため、従来、この盛上りのためにリード
線１３と回路基板４との間の距離は離れざるを得
なかつたが、この盛上りをなくすことによつて、
回路基板４は封着部にまたがり実装することがで
き、回路基板４の電子回路とリード線１３との間
は極めて短い接続線１５で接続でき、この接続部
の電気的不整合を小さくできる。また、本考案で
は、ヘツダベース１１の上面中央部の回路基板４
の実装面７は、回路基板４の厚みだけヘツダベー
ス周縁部の上面８より一段と低くなつている。し
たがつて、回路基板４とヘツダベース１１とを接
続して電気終端をする場合も、回路基板とヘツダ
ベース周縁部上面８とは同一平面で揃うので、終
端のための接続線１６は極めて短くなり、超高周
波で問題となる寄生インダクタンスの影響も少く
なり、従来例に比べ使用周波数の上限が著しく拡
大される。
このような本考案によれば、封着工法は従来技
術がそのまま適用でき、封着部にまたがつて電子
回路を構成できるために、その構成面積を広げる
ことができ、不整合減衰量20デシベル以上の周波
数が、従来の２ギガヘルツ帯から６ギガヘルツ帯
まで拡張でき、さらに、接続線を短くすることに
より、封着部の固有寄生インピーダンス（一般的
には低い）を電子回路内で補償することによつ
て、20ギガヘルツ以上の電子回路の構成をも可能
とした。
術がそのまま適用でき、封着部にまたがつて電子
回路を構成できるために、その構成面積を広げる
ことができ、不整合減衰量20デシベル以上の周波
数が、従来の２ギガヘルツ帯から６ギガヘルツ帯
まで拡張でき、さらに、接続線を短くすることに
より、封着部の固有寄生インピーダンス（一般的
には低い）を電子回路内で補償することによつ
て、20ギガヘルツ以上の電子回路の構成をも可能
とした。
以上のことから、電子回路とそれを実装するた
めの接続距離からくる高周波化と超高速化の障害
が、ヘツダの封着ガラスを、電子回路の形成され
た回路基板の実装面下に構成し、回路基板実装部
以外の部分を、ガラス封着部の穴にまたがつて回
路基板の厚みと同一の高さに形成することによつ
て著しく改善され、ヘツダの応用分野の著しい高
周波化の効果が得られている。
めの接続距離からくる高周波化と超高速化の障害
が、ヘツダの封着ガラスを、電子回路の形成され
た回路基板の実装面下に構成し、回路基板実装部
以外の部分を、ガラス封着部の穴にまたがつて回
路基板の厚みと同一の高さに形成することによつ
て著しく改善され、ヘツダの応用分野の著しい高
周波化の効果が得られている。
第１図ａ，ｂはそれぞれ従来の電子回路用ヘツ
ダの平面図とそのＡ−Ａ断面図、第２図ａ，ｂは
それぞれ本考案の一実施例の平面図およびそのＢ
−Ｂ断面図である。 １，１１……ヘツダベース、２，１２……封着
ガラス、１３……リード線、４……回路基板、
５，１５……リード線との接続線、６，１６……
終端用接続線、７……回路基板実装面、８……ヘ
ツダベース周縁部上面。
ダの平面図とそのＡ−Ａ断面図、第２図ａ，ｂは
それぞれ本考案の一実施例の平面図およびそのＢ
−Ｂ断面図である。 １，１１……ヘツダベース、２，１２……封着
ガラス、１３……リード線、４……回路基板、
５，１５……リード線との接続線、６，１６……
終端用接続線、７……回路基板実装面、８……ヘ
ツダベース周縁部上面。
Claims (1)
- 電子回路を形成した回路基板が上面中央部に実
装されるヘツダベースと、このヘツダベースにあ
けられた貫通穴を貫通し前記貫通穴においてガラ
スにより前記ヘツダベースに封着された複数のリ
ード線とを備えた電子回路用ヘツダにおいて、前
記回路基板が実装されるヘツダベースの回路基板
実装面は前記貫通穴にまたがり、かつ周縁部上面
より低く形成され、さらに、少くとも前記回路基
板実装面にかかる貫通穴の封着ガラスは前記回路
基板実装面以下の部分にのみ充填されていること
を特徴とする電子回路用ヘツダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135881U JPS6233326Y2 (ja) | 1981-03-24 | 1981-03-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135881U JPS6233326Y2 (ja) | 1981-03-24 | 1981-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57154152U JPS57154152U (ja) | 1982-09-28 |
| JPS6233326Y2 true JPS6233326Y2 (ja) | 1987-08-26 |
Family
ID=29838428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4135881U Expired JPS6233326Y2 (ja) | 1981-03-24 | 1981-03-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233326Y2 (ja) |
-
1981
- 1981-03-24 JP JP4135881U patent/JPS6233326Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57154152U (ja) | 1982-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489860B1 (en) | Surface acoustic wave duplexer with first and second package ground patterns | |
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| JPH0425036A (ja) | マイクロ波半導体装置 | |
| US5532658A (en) | Mounting structure for electronic component | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| JPS6233326Y2 (ja) | ||
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| US3908186A (en) | Packaged semiconductor device for microwave use | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP3854570B2 (ja) | 高周波素子用パッケージ | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JPH04312960A (ja) | 高周波用半導体装置 | |
| JP2611718B2 (ja) | 半導体装置 | |
| JPS6112680Y2 (ja) | ||
| JP2762858B2 (ja) | マイクロ波ｉｃ | |
| JP2001168238A (ja) | 高周波回路用パッケージ | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JPS61168939A (ja) | マイクロ波集積回路用外囲器 | |
| JPH0746711B2 (ja) | チツプキヤリア | |
| JPS582058Y2 (ja) | 半導体接地装置 | |
| JPH01251743A (ja) | 半導体集積回路用パッケージ | |
| USRE29218E (en) | Packaged semiconductor device for microwave use | |
| JP3939511B2 (ja) | リードレスチップキャリア | |
| JPS62150902A (ja) | マイクロ波集積回路部品のア−ス構造 |