JPS6232745A - Circuit processing system - Google Patents
Circuit processing systemInfo
- Publication number
- JPS6232745A JPS6232745A JP60172235A JP17223585A JPS6232745A JP S6232745 A JPS6232745 A JP S6232745A JP 60172235 A JP60172235 A JP 60172235A JP 17223585 A JP17223585 A JP 17223585A JP S6232745 A JPS6232745 A JP S6232745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- processor
- lines
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、複数回線に対するデータ処理を行う回線処
理システムに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line processing system that processes data on a plurality of lines.
[従来の技術]
1つのプロセッサにより、複数回線に対するデータ処理
を行う回線処理システムがある。[Prior Art] There is a line processing system in which one processor performs data processing on multiple lines.
例えば、高速で動作する複数の構内回線のデータ処理を
1つのマイクロプロセッサにより行う回線処理システム
がある。この回線処理システムにおいては、マイクロプ
ログラムにより、回線からの要求の検出後、その回線対
応のデータ処理を行うようになっている。システムのデ
ータメモリは回線対応のブロックに分割されており、あ
る回線のデータ処理中にその回線に対応したブロックが
マイクロプロセッサによりアクセスされることになるが
、従来はそのブロック選択がマイクロプログラムにより
行われている。For example, there is a line processing system in which a single microprocessor processes data on a plurality of local lines that operate at high speed. In this line processing system, after detecting a request from a line, a microprogram performs data processing corresponding to the line. The data memory of the system is divided into blocks corresponding to lines, and during data processing for a certain line, the blocks corresponding to that line are accessed by the microprocessor. Conventionally, this block selection was done by a microprogram. It is being said.
[解決しようとする問題点]
このような従来の回線処理システムは、回線の切換制御
をプロセッサ(プログラム)側で行っていたため、次の
ような問題点があった。[Problems to be Solved] In such conventional line processing systems, the line switching control was performed on the processor (program) side, and therefore there were the following problems.
0回線からの要求を検出してから、その回線対応のデー
タ処E111を開始するまでの応答時間が長い。The response time from detecting a request from line 0 to starting data processing E111 corresponding to that line is long.
■回線対応の処理の関係から、収容回線数が多いとプロ
グラムが長くなり、その記憶のためのメモリ容量が増加
し、また処理速度の低ドな招(。■Due to processing related to lines, if a large number of lines are accommodated, the program will become longer, the memory capacity for storing it will increase, and the processing speed will slow down.
■そのようなことから、収容回線数が制限される。■Because of this, the number of lines that can be accommodated is limited.
■特定のプログラムでサポートできる最大回線数が固定
してしまい、回線の増設などに対する柔軟性に乏しい。■The maximum number of lines that can be supported by a specific program is fixed, and there is little flexibility when it comes to adding more lines.
「発明の1」的]
この発明の目的は、そのようのな従来の問題点を解消し
、プログラムの短縮、応答時間の短縮、回線数の増加、
回線数に対する柔軟性の向1〕などを図った回線処理/
ステムを提供することにある。[Invention No. 1] The purpose of this invention is to solve such conventional problems, shorten programs, shorten response time, increase the number of lines,
Line processing/
The purpose is to provide a stem.
[問題点を解決するための手段コ
この発明は、ハードウェアにより回線切換の制御を行わ
せ、プログラム側(プロセッサ側)では複数の回線を区
別することなく1回線とみなしてデータ処理できるよう
にシステムを構成し、前記]」的を達成しようとするも
のである。[Means for solving the problem] This invention uses hardware to control line switching so that the program side (processor side) can process data by treating multiple lines as one line without distinguishing between them. The system is designed to achieve the above objectives.
[作用コ
このように、ハードウェアによって回線の切換制御がな
されるため、プロセンサのプログラムは、処理対象の回
線(要求発生回線)を区別することなくデータ処理を杼
えばよい。m=すれば、固定した1回線のデータ処理を
行うようにプログラムを作成できる。したがって、プロ
グラムを従来より短縮できるとともに、応答速度を短縮
でき、さらに共通のプログラムで任意数の回線をサポー
トできる。[Operation] Since line switching is controlled by hardware in this way, the ProSensor program can process data without distinguishing between lines to be processed (request-generating lines). If m=, a program can be created to process data on one fixed line. Therefore, the program can be made shorter than before, the response speed can be shortened, and an arbitrary number of lines can be supported with a common program.
[実施例]
以ド、この発明の一実施例について図面を参照し説明す
る。[Embodiment] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図は、この発明の一実施例を示す概略ブロック図で
ある。この図において、lOはマイクロプロセンサであ
り、12はマイクロプロセッサ10のマイクロプログラ
ムを格納した制御メモリである。14はマイクロプロセ
ッサ10によりアクセスされるデータメモリであり、図
中破線で区切って小すように各回線16に対応させた複
数のブロックに分割されている。18は各回線16に対
するデータ入出力およびデータエラーチェックを行う回
線対応部である。FIG. 1 is a schematic block diagram showing one embodiment of the present invention. In this figure, 10 is a microprocessor sensor, and 12 is a control memory that stores a microprogram for the microprocessor 10. A data memory 14 is accessed by the microprocessor 10, and is divided into a plurality of blocks corresponding to each line 16, separated by broken lines in the figure. Reference numeral 18 denotes a line handling section that performs data input/output and data error checking for each line 16.
従来、回線対応部18とマイクロプロセッサ10とは直
接的に結合されていたが、この発明によれば、それらの
間にハードウェアであるデータ入出力切換部20が介在
させられる。このデータ入出力切換部20により、全回
線16からのデータは一本化されてマイクロプロセッサ
lOへ入力される。また、マイクロプロセッサ10から
の出力データは一本化されて゛データ入出力切換部20
へ送られ、ここで対応回線の回線対応部18へ振り分け
られる。つまり、このデータ入出力切換部20によって
、マイクロプロセッサlOと回線16との接続切換がな
される。Conventionally, the line correspondence section 18 and the microprocessor 10 have been directly coupled, but according to the present invention, a data input/output switching section 20, which is hardware, is interposed between them. The data input/output switching unit 20 unifies data from all lines 16 and inputs the data to the microprocessor IO. Further, the output data from the microprocessor 10 is unified into the data input/output switching unit 20.
The information is then sent to the line handling section 18 of the corresponding line. That is, this data input/output switching unit 20 switches the connection between the microprocessor IO and the line 16.
また従来は、マイクロプロセッサlOのマイクロプログ
ラムによりデータメモリ14の回線対応ブロックが選択
されていたが、この発明によれは、要求のあった回線に
対応したブロックを選択するためのハードウェアである
メモリ切換部22が設けられる。Furthermore, in the past, a block corresponding to a line in the data memory 14 was selected by a microprogram of the microprocessor 10, but according to the present invention, a memory that is hardware for selecting a block corresponding to a requested line is used. A switching section 22 is provided.
ある回線16からデータ処理の要求が発生すると、メモ
リ切換部22によってデータメモリ14の妥求発生回線
の対応ブロックが選択される。また、その要求は回線対
応部18およびデータ切換部20を介してマイクロプロ
セッサ10へ送うれ、マイクロプロセッサ10はマイク
ロプログラムの実行を開始する。その回線からの人力デ
ータはデータ入出力切換部20を介してマイクロプロセ
ッサ10へ入力され、そのデータまたは処理データは、
メモリ切換部22により選択されたデータメモリ14の
回線対応ブロックに格納される。また、回線への出力デ
ータはデータメモリ14の選択されたブロックから読み
出され、データ切換部20へ送出され、ついで該当する
回線対応部18を通じて要求発生回線へ出力される。When a request for data processing is generated from a certain line 16, the memory switching unit 22 selects the corresponding block of the line in which the reasonable occurrence occurs. Further, the request is sent to the microprocessor 10 via the line correspondence section 18 and the data switching section 20, and the microprocessor 10 starts executing the microprogram. Manual data from the line is input to the microprocessor 10 via the data input/output switching unit 20, and the data or processed data is
The data is stored in the line corresponding block of the data memory 14 selected by the memory switching unit 22. Further, output data to the line is read from the selected block of the data memory 14, sent to the data switching section 20, and then outputted to the request generating line through the corresponding line corresponding section 18.
このように、マイクロプロセッサlOのマイクロプログ
ラムは、要求発生回線を区別することなくデータ処理を
行う。換言すれば、固定した1回線のデータ処理を行う
ようにマイクロプログラムを作成できる。したがって、
マイクロプログラムを従来より短縮できるとともに、応
答速度を短縮でき、さらに共通のマイクロプログラムで
任意数の回線をサポートできる。In this way, the microprogram of the microprocessor 10 processes data without distinguishing between request generating lines. In other words, a microprogram can be created to process data on one fixed line. therefore,
The microprogram can be shorter than before, the response speed can be shortened, and any number of lines can be supported with a common microprogram.
以l−1−実施例について説明したが、この発明はそれ
だけに限定されるものではなく、適宜変形して実施し得
るものである。Although the 1-1 embodiment has been described below, the present invention is not limited thereto, and can be implemented with appropriate modifications.
[発明の効果コ
以−[―説明したように、この発明によれば、)1−i
ウェアにより回線切換の制御が行われ、プロセッサ側で
は複数の回線を区別することなく1回線とみなしてデー
タ処理すればよいため、固定した1回線のデータ処理を
行うようにプロセッサのプログラムを作成できる。した
がって、プログラムを従来より短縮できるとともに、応
答速度を短縮でき、さらに共通のプログラムで任意数の
回線をサポートでき、回線の増減に柔軟に対応できる、
などの効果を達成できる。[Effects of the invention - [-As explained, according to this invention] 1-i
Line switching is controlled by hardware, and the processor only has to treat multiple lines as one line and process data without distinguishing between them, so the processor program can be created to process data on a single fixed line. . Therefore, the program can be made shorter than before, the response speed can be shortened, and a common program can support any number of lines, making it possible to flexibly respond to increases and decreases in the number of lines.
It is possible to achieve effects such as
第1図はこの発明の・実施例を示す概略ブoツク図であ
る。
10°°°マイクロプロセツサ、12・・・制御メモリ
、14・・・データメモリ、16・・・回線、18・・
・回線対応部、20・・・データ人出力切換部、22・
・・メモリ切換部。FIG. 1 is a schematic book diagram showing an embodiment of the present invention. 10°°° microprocessor, 12... control memory, 14... data memory, 16... line, 18...
・Line correspondence section, 20... Data person output switching section, 22.
...Memory switching section.
Claims (2)
サにより実行する回線処理システムにおいて、回線の切
換制御をハードウェアにより行うようにしたことを特徴
とする回線処理システム。(1) A line processing system in which data processing for a plurality of lines is executed by one processor, characterized in that line switching control is performed by hardware.
に応答し、その回線を前記プロセッサに選択的に接続す
る第1の回路と、任意の回線からの処理要求に応答して
、その回線に対応するデータメモリのブロックを選択す
る第2の回路とからなり、前記プロセッサによる任意回
線に対するデータ処理中に前記第2の回路により選択さ
れた前記データメモリのブロックが前記プロセッサによ
りアクセスされることを特徴とする特許請求の範囲第1
項記載の回線処理システム。(2) The hardware includes a first circuit that responds to a processing request from an arbitrary line and selectively connects the line to the processor; a second circuit for selecting a block of the data memory corresponding to the data memory, and the block of the data memory selected by the second circuit is accessed by the processor during data processing for an arbitrary line by the processor. Claim 1 characterized by
Line processing system described in section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60172235A JPS6232745A (en) | 1985-08-05 | 1985-08-05 | Circuit processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60172235A JPS6232745A (en) | 1985-08-05 | 1985-08-05 | Circuit processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6232745A true JPS6232745A (en) | 1987-02-12 |
Family
ID=15938115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60172235A Pending JPS6232745A (en) | 1985-08-05 | 1985-08-05 | Circuit processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6232745A (en) |
-
1985
- 1985-08-05 JP JP60172235A patent/JPS6232745A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6027964A (en) | Memory access control circuit | |
US3710349A (en) | Data transferring circuit arrangement for transferring data between memories of a computer system | |
JPS6232745A (en) | Circuit processing system | |
JPH05189232A (en) | Automated apparatus and operating method thereof | |
JPH02128250A (en) | Access control circuit for information processor | |
JP2619385B2 (en) | DMA controller | |
JPH0895895A (en) | Controller for serial port i/q equipment of information processor | |
JPH01297728A (en) | Microprogram start address generating system | |
JPH08106432A (en) | Dma control circuit | |
JP2583614B2 (en) | Vector arithmetic unit | |
JPS61151745A (en) | Interruption processing system | |
JPS6031662A (en) | Address control circuit | |
JPS60138652A (en) | Memory bank switching system | |
JPS63244155A (en) | Memory device | |
JPS63733A (en) | Program execution processing system | |
JPS61156307A (en) | Sequence controller | |
JPS62286149A (en) | Communication program controller | |
JPH0370810B2 (en) | ||
JPS61107460A (en) | Multiprocessor system | |
JPH0581217A (en) | Method for feeding program in multiprocessor control system | |
JPH08297583A (en) | Processor and method for interruption processing | |
JPS6093573A (en) | Distributed digital signal input device | |
JPS6341966A (en) | Direct memory access transfer device | |
JPS61269774A (en) | Vector instruction executing and controlling system | |
JPH03220683A (en) | Microcomputer |