JPS6232716A - 波形整形回路 - Google Patents

波形整形回路

Info

Publication number
JPS6232716A
JPS6232716A JP17259985A JP17259985A JPS6232716A JP S6232716 A JPS6232716 A JP S6232716A JP 17259985 A JP17259985 A JP 17259985A JP 17259985 A JP17259985 A JP 17259985A JP S6232716 A JPS6232716 A JP S6232716A
Authority
JP
Japan
Prior art keywords
comparator
input
frequency
signal
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17259985A
Other languages
English (en)
Inventor
Haruji Matsuoka
松岡 春治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP17259985A priority Critical patent/JPS6232716A/ja
Publication of JPS6232716A publication Critical patent/JPS6232716A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 矩形パルス伝送技術など?用いる通信・制御・情報処理
分野で使用される波形整形回路で、遮断周波数/、 y
x有し、fcより大きい繰返し周波数fの矩形パルス列
信号を入力する低域fi波器と、繰返し周波数fの矩形
パルス列信号を入力する入力端子1および低域re、器
からの出力を入力する入力端子2を備えたコンパレータ
から構成され、コンパレータI:おいてデユーティ比矢
50%の入力矩形パルス列信号と、低域P波器から出力
される平滑信号を参照信号として比較し、デユーティ比
〉0.5の領域ではコンパレータ出力のパルス幅!圧縮
し、デユーティ比<0.5の領域では伸張して、デユー
ティ比がほぼ50%の矩形パルス列信号に整形する。
〔産業上の利用分野〕
本発明は矩形パルス伝送技術を用いる通信・制御・情報
処理分野で使用する波形整形回路に関し。
とくにデユーティ比50%の矩形パルス列を形成する波
形整形回路に関するものである。
〔従来の技術〕
この種矩形パルス伝送技術では1通宮、@5図に示すよ
うに、矩形パルス幅W、繰返し周期Tの場合、デユーテ
ィ比50%、すなわちW/T、−0,5の矩形パルス列
を伝送する公安がある。然し、伝送路に雑音が混入する
と、第6図に示すように伝送される矩形パルス列のデユ
ーティ比は50%でなくなる場合が起る。一般iニアナ
ログビデオ信号なデユーティ比50%の矩形波であN)
、この場合、′デユーティの変化、すなわち50%から
のずれは信号歪となってあられれる。
〔発明が解決しようとする問題点〕
従来、この種伝送矩形パルス列信号のデユーティ比のず
れ(:よる波形歪を補正する回路としては。
周波数カクンタ、パルス発生回路など?公安どし。
一般に複雑な構成となるという問題があった。
〔問題点を解決するための手段〕
本発明は従来の問題点を解決するため、12!形整形回
路t、遮断周波数がf、で、fcより大さい繰返し周波
数fの矩形パルス信号?入力とする低域P波器と、繰返
し周波数fの矩形パルス列信号と、低域F波器からの平
滑化された出力信号tそれぞれ人力する第1および第2
の入力端子を有するコンパレータにより構成したことを
特徴とする。
〔作 用〕
本発明は、コンパレータにデユーティ比ギ50%の矩形
パルス列信号の第1の入力と、低域F波器から出力する
平滑信号の第2の入力を入力し、第1の入力を第2の入
力を参照信号として比較し、デユーティ比が50%以上
または50%以下のそれ、ぞれの領域においてコンパレ
ータの出力のパルス幅tそれぞれ圧縮または伸張するこ
とにより、デユーティ比がほぼ50%の矩形パルス列信
号に整形して出力する。以下図面により説明する。
〔実施例〕
第1図は本発明の第1の実施例の構成図で、1人力の場
合の例である。第1の実施例について、第2図(α) 
、 (b) (二より動作原理を説明する。
入力端子1に加えられた、第2図(α)に示すデユーテ
ィ比卿50%の矩形パルス列信号は、コンパレータ5の
第1の入力端子に入力される。この矩形パルス列信号は
バッファ5を介して低域P波器(LPF)4にも加えら
れ、低域p波器4で第2図(j)g:破線で示すように
平滑化され、平滑化された出力がコンパレータ3の第2
の入力端子に入力される。コンパレータ3は、WI2の
入力端子(二人力する平滑化された平滑信号を参照信号
VJIとして、第1の入力端子I:二人力た入力信号の
デユーティ比卿50%の矩形パルス列信号と比較する。
このとき入力(を号の立上りおよび立下り時間は有限で
あるため、第2図(a) l二示すようC;、デユーデ
ィ比W/T〉0.5の領域ではコンパレータ3の出力の
パルス幅は圧縮され、一方デューテイ比W/T<0.5
の領域ではコンパレータ3の出力のパルス幅は伸張され
、結果的にコンパレータ3の出力は、第2図(b)?二
示すようにデユーティ比がほぼ50%の矩形パルス列信
号に整形される。
WI3図は本発明の第2の実施例の構成図で、差動人力
の場合の例である。51 、52はそれぞれ差動入力の
入力端子、35 、54はそれぞれコンパレータまたは
差動ラインレシーバ35の2出力端子、56は低域P波
器(LPF)、57はインバータを示す。
入力端子32からの反転入力はインバータ37で正転さ
せ、低域F波器36で平滑化し、コンパレータ35i二
人力する。この場合差動出力が必要なときは、差動ライ
ンレシーバを用いる。
本発明の各実施例で説明した回路C二おいて、低域p波
器の遮断周波数fcは、入力信号の繰返し周波数fより
充分低く選ぶ必要がある。
第4図に本発明の具体的回路構成の実施例〉示す。本実
施例の回路は、たとえば繰返し周波数が50 MHz付
近のパルス化周波数斐調方式の差動信号に対する整形回
路の例であ゛る。Rw 、 Rdは終端とDCバイアス
決定のためのプルアップ/ダウン抵抗、IC1−Eはイ
ンバータの動作を行う、たとえばECL−IC%IC1
−Aは差動ラインレシーバとしての、たとえばECL−
IC(具体例として本実施例ではフェアチャイルド製の
Fl 00114を使用)、R1,C1は低域r波器の
回路を形成する。本低域P波器の例では、遮断周波数f
cは。
とした。
本実施例の波形整形回路?用いて測定した結果。
デユーティ比変化による歪劣化をほぼ完全(二改善する
ことができた。
〔発明の効果〕
以上説明したようC:、本発明ζ二よれば、コンパレー
タ低域P波器およびその他若干の電子部品からなる簡単
な回路構成で矩形パルス列信号のデユーティ比をほぼ5
0%C二復元する波形整形回路を実現することができる
【図面の簡単な説明】
f11図は本発明の第1の実施例の構成図、第2図は本
発明の動作原理を説明する図、第3図は本発明の@2の
実施例の構成図、第47は本発明の具体的回路構成例、
第5図はデユーティ比−0,5の伝送矩形パルス、?A
6図はデユーティ比キ0,5の雑音混入パルス、第7図
はパルス化周波数変調方式による伝送信号波形である。 1 、31 、52・・・入力端子、2,33.34・
・・出力端子、3・・・コンパレータ、35・・・コン
パレータまたハ差動ラインレシーバ、4.36・・・低
域Fm器、5・・・バッファ、37・・・インバータ

Claims (1)

  1. 【特許請求の範囲】 遮断周波数f_cを有し、前記遮断周波数f_cより大
    きい繰返し周波数fの矩形パルス列信号を入力する低域
    ろ波器と、 前記繰返し周波数fの矩形パルス列信号を入力する第1
    の入力端子および前記低域ろ波器の出力を入力する第2
    の入力端子を有するコンパレータからなる波形整形回路
JP17259985A 1985-08-06 1985-08-06 波形整形回路 Pending JPS6232716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17259985A JPS6232716A (ja) 1985-08-06 1985-08-06 波形整形回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17259985A JPS6232716A (ja) 1985-08-06 1985-08-06 波形整形回路

Publications (1)

Publication Number Publication Date
JPS6232716A true JPS6232716A (ja) 1987-02-12

Family

ID=15944839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17259985A Pending JPS6232716A (ja) 1985-08-06 1985-08-06 波形整形回路

Country Status (1)

Country Link
JP (1) JPS6232716A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335815B1 (en) 1997-05-16 2002-01-01 Nec Corporation Optical receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335815B1 (en) 1997-05-16 2002-01-01 Nec Corporation Optical receiver

Similar Documents

Publication Publication Date Title
JPS6232716A (ja) 波形整形回路
JPS6232717A (ja) 波形整形回路
JPH0262984B2 (ja)
JPS58142620A (ja) 波形整形回路
JPH03136515A (ja) 逓倍回路
JPH044633A (ja) クロック抽出回路
JP2519171B2 (ja) スイッチドキャパシタ形デジタルフィルタ
KR880000757B1 (ko) 적분여파되는 cvsd변조용 수신기
JPS58139198A (ja) エコ−装置
JPH0220942A (ja) オン・オフキーイング変調回路
JPS5912844Y2 (ja) Fs信号復調装置
JPH0322644A (ja) パイロット信号除去システム
SU1244768A1 (ru) Устройство дл импульсно-фазового управлени преобразователем
JP3229991B2 (ja) Psk変調装置
JPH0294850A (ja) Msk検出回路
JPH0123200Y2 (ja)
JPS60190018A (ja) 周波数逓倍回路
JPH0220943A (ja) 角度変調回路
JPH0246570A (ja) 復調回路
JPH0336965A (ja) Pwm方式インバータ
JPS59168707A (ja) 遅延回路
JPH0454005A (ja) Pll型fm復調回路
JPH0443447B2 (ja)
JPH03110919A (ja) 波形変換回路
JPS5464957A (en) Timing regenerating system