JPS6230383B2 - - Google Patents

Info

Publication number
JPS6230383B2
JPS6230383B2 JP55080076A JP8007680A JPS6230383B2 JP S6230383 B2 JPS6230383 B2 JP S6230383B2 JP 55080076 A JP55080076 A JP 55080076A JP 8007680 A JP8007680 A JP 8007680A JP S6230383 B2 JPS6230383 B2 JP S6230383B2
Authority
JP
Japan
Prior art keywords
connection points
connection
group
connection point
short circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55080076A
Other languages
English (en)
Other versions
JPS5622972A (en
Inventor
Dauryu Shiiru Deebitsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genrad Inc
Original Assignee
Genrad Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genrad Inc filed Critical Genrad Inc
Publication of JPS5622972A publication Critical patent/JPS5622972A/ja
Publication of JPS6230383B2 publication Critical patent/JPS6230383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults

Description

【発明の詳細な説明】
本発明は電気的および電子的回路板、バツクプ
レーン(back―planes)、ケーブルおよび類似の
システムにおける電気的短絡などを検知するため
の方法、特に欠陥を見出すのに必要な電気的接続
点に対する試験接続回路を減らすことに係わり、
方法論的に見て、他の分野の応用をも含み並びに
同様の或は同類の動作態様を有する別な型式のシ
ステムにも適用できるものである。 電気的或は電子的回路などを製造するための現
在の技術において、回路が根本的に小型化および
超小型化され、しかもそのコンポーネントが複雑
化および多機能化するにつれて、欠陥のないかゝ
る回路を作り出す困難さはますます大きくなつて
いる。製造業者としては、それらのコンポーネン
トが回路内に適切に置かれてそして組立において
破損されないことを保証するのみならず、また回
路が全体として適切に機能することを認定するた
めにかゝる回路の組立体を試験しなければならな
い。かゝる回路をより能率良く且つ高速に試験す
る方法については従来でも長い年月にわたり開発
されて来ている。欠陥を見出そうとするかゝる試
験の目的は欠陥の場所を正確にとらえて、新しく
製造された回路が迅速に修理され、正常に機能さ
せるようにすることである。この目的のための複
雑高度化された計算機援用による技術はこの出願
人であるジエンラド社のCAPSシステムとして開
発されており、その詳細は、例えば、1974年3月
26日〜29日にわたつて開催された“Institute of
Electrical and Electronics Engineers
International Convention and Exposition”すな
わち“Intercon 74”で公開された技術文献すな
わちレネ、ハース、ルツ、ヘンケルおよびダビツ
ド・シユナイダによる“Automatic Fault
Location Using On―Line Simulation”におい
て記述されている。試験および診断プロセスを改
良するための別な技術としては手動によるプロー
ビングがあり、その詳細は、1975年8月、
Genera Radio 会社(現在はGenRad社)、Test
System Division Application Note 1、“The
Smart Probe―A NeW Diagnostic Too1”に
おいて記述されている。 今日の技術において最も一般的な型式の欠陥は
回路の2つの接続点間における望ましくない短絡
である。かゝる短絡は前述の複雑高度化した方法
よりもはるかに簡単な技術によつても検出でき且
つ位置決めできる。かゝる複雑高度化された試験
は接続点間における短絡の存在により不明瞭にさ
れ且つ緩慢にされる。従つて、もしもその複雑高
度化された試験プロセスが開始される前にかゝる
短絡が検出されて除去できるならば、試験の能率
はかなり改善され得る。 短絡に対する試験は、ケーブル、バツクプレー
ン、裸の回路板などの如き電気的装置、更に別な
型式の装置の製造においても必要とされる。 本発明は新規な二分選別法及び二分探索法に基
づいては技術と云う認識に基ずいており、短絡の
識別に対して必要とされる試験回数と時間とを大
いに減少させている。従来技術についてのこれ以
上の記述およびそれを本発明と対照させる前に、
こゝで用いられる用語の定義について記述する。
電気的分野への本発明の応用に関して、こゝで用
いられる一般的用語“ノード”すなわち“接続
点”は隔離された電気的導体或は接続点を規定す
るもので、この概念は電気的分野以外における同
様なシステムでの類似な点にも適用される。“短
絡”と云う語は短絡回路の存在(一般的に望まし
くない)、もつと一般的に云えば、2つの接続点
間の電気的抵抗が或る予め選ばれた値よりも小さ
い場合を意味している。“短絡検出装置”は、少
なくとも2つの接続リード線を有し、それらが2
つの接続点又は接続点のグループに対してそれぞ
れ接続された場合に、それらの接続点間又は接続
点のグループ間における短絡の存在を検出できる
装置を指している。 従来の短絡試験においては、簡単な技術が種々
と採用されていた。それらのうちの最も完全なも
のは、各接続点対を別々に試験している。第1の
接続点はまず第2の接続点に対して、次に第3の
接続点に対してと云うふうに試験され、それから
第2の接続点が第3の接続点に対して、その後第
4の接続点に対してと云う具合に、最後の第N―
1番目の接続点が第N番目の接続点に対して試験
されるまで続行される。この場合には、(N―
1)+(N=2)+(N=3)+…+3+2+1即ち
(1/2)(N2−N)回の短絡試験が必要である。こ
の数はN2として代表される大きさのオーダであ
るために、この方法は“N自乗試験”と呼ばれ
る。接続点の数が大きな場合、この方式では非常
に多くの回数の短絡試験が必要である。 如上の方式に対する修正としては、“終端N自
乗試験”があり、これは、もしも接続点の対の間
に短絡が見出されるならば、対にあるその時点で
の第1の接続点についてのその後の試験が実行さ
れないことを除いては“N自乗試験”と同じであ
る。第1の接続点への接続は次のものに移され
て、そして試験を続行する。 例えば、もしも接続点4が接続点5に対して短
絡していることが判明すると、接続点4について
のそれ以後の試験は中断されて、そして試験は接
続点5について続けられる。もしも接続点4が別
なより高次の接続点、例えば接続点7に対して短
絡しているならば、接続点5もやはり接続点7と
短絡している。この方式においては、接続点4が
5に対して、更に7に対しても短絡されているの
かどうか、又は4が5と短絡している7に対して
短絡しているのかどうかなどを決定するのは不可
能である。短絡がある場合つまりそれだけの場合
にのみ、この技術ではN自乗試験よりも試験回数
が少なくなり、そして再度短絡された接続点対又
はグループは完全に識別される。 大きな数の接続点を伴なう組立体を試験するの
に必要とされる試験回数を減らす更に別な方法と
しては、或る製造業者が使用しているもので“リ
ニア試験”と呼ばれているものがある。この技術
においては、各接続点がすべての他のものに対し
て集合的に個々に試験されており、従つてN個の
接続点に対しては、N回の試験が必要である。短
絡している接続点が見出された場合、それらの短
絡しているのが他のどの接続点であるかは決定さ
れない。情報量が減ることは、短絡試験の回数も
大いに減る点からして、或る場合には望ましいこ
とである。 依つて、本発明の目的は、短絡しているすべて
の接続点対を試験でき且つ識別可能で、上述の従
来周知の如何なる方法よりも少ない試験回数で達
成する新しく大いに改良された短絡検出方法を提
供するにある。 本発明は多導体ケーブル、バツクプレーン、コ
ンポーネントが組立てられる前のプリント回路板
のような多数の電気的接続点などを試験するのに
特に有用である。 本発明の更に別な目的は、組み立てられた電子
回路の接続点に素子が結合されていて分路が生じ
ており、且つ多くの接続点の対が一緒に結合され
ていてこれらが同時に試験されるために短絡とい
う誤つた外観を呈するような場合にも適用するこ
とのできる、高い能率の短絡試験を実施できる新
規な方法を提供することである。 本発明による如上の目的は、2つのステツプす
なわち短絡の存在を検出するのにlog2Nで表わさ
れる試験回数(こゝで、Nは接続点の数)から成
る二分選別法と呼ばれる第1のステツプと、そし
て短絡している接続点対を識別するのに短絡して
いる対当り4(log2N―1)以下の試験回数から
成る二分探索法と呼ばれる第2のステツプにおい
て試験することにより達成される。詳しく言う
と、二分選別法とは、二分法を用いて接続点の振
り分けを行い、振り分けられた接続点群の間で短
絡の試験を行うものである。この試験は、接続点
群の各々を短絡検出器に接続された一対の別々の
リード線に接続することによつて行われる。即ち
接続点の集合をまず大きく二つに振り分けて、分
けられた接続点の半分ずつの集合の間で短絡があ
るか否かを試験する。次に二つに分けられたもの
をさらに二分割する形で振り分けの仕方を変え、
同じ試験を行う。二分割がもはや行えないところ
まで同じ手順を繰り返すことによりこのステツプ
は終了するが、N=2n個の接続点については二
分割の繰り返しがn回で終了すること、即ち、n
=log2N回で終了することが明らかであろう。こ
のステツプが完了すると、短絡を有する接続状
態、即ち短絡が検出された振り分け形態が判明す
る。しかし個々の短絡接続点は末だこの段階では
不明である。ここで二分探索法が実施される。こ
れは短絡が検出された振り分け状態の中から二分
法を用いて一対の短絡接続点を探索するものであ
る。即ちある振り分け状態に対し、一方のリード
線に接続された接続点群(N/2=2n-1個)中
で短絡を有する一つの接続点を二分法により突き
止める。これは一方のリードに接続されている接
続点の数を例えば半分ずつ順次減らしていくこと
によつて行われる。最も簡単な場合にはn−1回
で探索は終了するが、最大では2(n−1)=2
(log2N−1)回かかる。次に当該突き止められた
接続点と対をなす短絡接続点を、他方のリード線
に接続された接続点群(N/2=2n-1個)の中
から二分法を用いて探索するが、これも最大では
2(n−1)=2(log2N−1)回の手順が必要と
なる。これによつて最終的に一対の短絡接続点対
が識別されるが、短絡接続点対の一つについて、
最大限必要な試験回数は2×2(log2N−1)=4
(log2N−1)である。 或る接続点対間の短絡は1回以上の選別試験に
おいて検知されることになるので、本発明による
方法は選別および探索試験を交互に行うことを含
んでおり、そして、短絡している接続点対が識別
された場合には、そうした接続点の1つをそれ以
後の選別或は探索試験から除外し、それによつて
同一の接続点対に対する重複した探索を防止して
いる。 重複した探索を除外するこの方法を用いた場
合、短絡している接続点対についての全識別は、
Nを接続点数そしてMを見出された短絡個所の数
として、log2N+4M(log2N−1)で表わされる
試験回数でもつて達成される。上述のように、従
来でのN自乗探索は(N2−N)/2回の試験を
必要とする。接続点の数が極端に大きくなると、
こうしたプロセスにて必要とされる試験回数にお
ける差は極めて顕著である。 次の表は、NおよびMの種々な値に対する従来
のN自乗試験にて必要とされる試験回数と本発明
のプロセスにて必要とされる著しく減少された試
験回数とを比較している。
【表】
【表】 本発明による方法の本当の効果は短絡が全くな
い場合において見られる。1024もの接続点につい
て単に10回の試験において接続点対に全く短絡の
ないことが証明される。 前にも述べた如く、組立てられた電子回路にお
いて、コンポーネントの中で分路が組み合わせら
れていることにより、本発明による選別試験中に
短絡の存在を誤つて示すことがある。本発明によ
ると、二分探索動作は同時に試験されつつある接
続点の数をできるだけ敏速に減らし、それによつ
て誤つた短絡の表示を除去する。かかる場合には
二分探索動作はそこで中断される。この場合での
試験回数は如上の公式にて与えられ且つ上記表に
示されているよりも幾分大きいことになる。しか
しながら、選別試験において短絡が見出された場
合、最後には1つの接続点から1つの別な接続点
へと試験が成され、短絡が真の短絡であるのかど
うかの疑問について最良の解を与える。 故に、その重要な局面の1つから要約するに、
本発明は1対のリード線を横切つた短絡検知など
の方法を包含し、それは、複数の接続点の間での
電気的短絡等を試験する方法であつて、いずれか
の接続点の間で短絡が存在するか否かを検知する
ための選別試験と、短絡の存在が検知された場合
に当該短絡された接続点を識別するための探索試
験とを含む方法において;前記複数の接続点の半
分を含む第一群の接続点を一方のリード線に接続
し、前記複数の接続点の残りの半分を含む第二群
の接続点を他方のリード線に接続して前記一方と
他方のリード線の間で短絡の存在を検知すること
により選別試験を行い;予め定められたパターン
に従つて前記第一群及び第二群に含まれる接続点
を変化させて種々の接続点群の間で連続的に選別
試験を続行し;前記パターンは各々の接続点を他
の総ての接続点の各々に対して個々に試験するの
に要する回数よりも少ない回数の試験によつて、
各々の接続点が他の総ての接続点の各々に対して
少なくとも一度試験されるように前記第一群及び
第二群に含まれる接続点を変化させることと;短
絡の存在が前記選別試験により検知された場合に
前記選別試験の間に又は終了後に、前記一方のリ
ード線が唯一つの短絡された接続点に接続されて
いるようになるまで前記第一群に含まれている接
続点の数を順次減らし、前記他方のリード線が唯
一つの短絡された接続点に接続されているように
なるまで前記第二群に含まれている接続点の数を
減らすことによつて探索試験を行い、かくして短
絡している一対の接続点を識別することを特徴と
する方法である。補助的な発明の特徴および動作
上、構成上の詳細については以下に記述される。 さて本発明は添付図面を参照して記述されよ
う。本発明は二分法を利用しているので、それ
は、Nを整数として、N=2nの接続点を試験す
ると云う仮定で記述されよう。説明を簡単且つ明
瞭にするために、2n接続点は0から2n-1として
指定される。 第1図を参照するに、本発明は、短絡の有無を
判別可能で、AおよびBと指定されている2つの
リード線を持つた適当な型式の短絡検出器1(例
えば抵抗計の助けで実施されるものとして例示さ
れている。リード線AおよびBは接続スイツチ
A′およびB′にそれぞれ接続され、第5図に関連
して一層完全に記述される如く、リード線Aは、
一時に、その回路の接続点のうちの少なくとも半
分に接続され、そしてリード線Bは、一時に、そ
の回路の接続点のうちの少なくとも残り半分に接
続される。この方法において、最小な形態での
かゝる装置は、第0番目の接続点に接続するスイ
ツチを持たないスイツチB′の如く、1つのかゝる
切換接続手段にてアクセスされない1つの接続点
と、そして他の接続スイツチ手段A′にてアクセ
スされない第(2n−1)番目の接続点として示
されている異なつた接続点とを持つことができ
る。この区別は後で説明されよう。 この型式のシステムでの自動化態様として、そ
のシステムには、制御手段が具備されているの
で、そこでの切換接続手段はシーケンサーか又は
デジタル計算機により命令されて、ここで記述さ
れている技術に従つて作業を実行する。 本発明はその短絡検出器について以下に記述さ
れる動作モードに限定されるものではないけれど
も、次の例は、短絡検出器1が本発明に従つて如
何に構成され且つ作動されるかを例示している。 短絡検出器1については2つの基本的型式のも
のが第2および第3図に示されている。第2図に
おいて、電圧源Vは電流測定装置と直列に、し
かもリード線AおよびBを介して、試験されるべ
き対としての接続点或は接続点の組又はグループ
に接続される。測定される抵抗は測定された電流
にて分割された電圧に等しい。第3図に示されて
いる別な型式の短絡検出器において、電流源′
は電圧測定装置′と並列に、しかも試験される
べき対としての接続点或は接続点の組又はグルー
プと並列に接続される。この場合の抵抗は電流に
より分割された測定電圧である。第2および第3
図に示されているシステムのいづれにおいても、
短絡の有無は或る適当な抵抗値を基準値として選
ぶことにより決定され、その選択された値以下の
測定値を短絡と考え、その値以上の測定値を短絡
なしと考える。 第2図に示されている型式の装置は、半導体素
子が不注意に破損されたりしないほど低い値(例
えば1/10ボルト)にまでその電圧値が選択できる
と云う点で、半導体素子を含む回路などの試験用
として好ましい。短絡試験についての自動化シス
テムとしては、抵抗値の計算および予め決められ
た値に対するその値の比較がデジタル計算機にて
実行されることは勿論である。 短絡検出器1の簡単な態様としては、電流又は
電圧の測定、抵抗器の計算、そして予め選ばれた
値に対する比較などの機能を持たせずに構成する
ことができる。第4図には、上述の最も簡単な構
成の短絡検出器1が示されており、それは直流源
vdc、抵抗ブリツジBRそして電圧弁別器VDから
成つている。ブリツジの3つの辺には抵抗器
R1,R2およびR3が与えられており、各々は予め
選ばれた短絡値に相当する値を持つている。試験
されるべき対としての接続点或は接続点の組又は
グループは、そのブリツジの第4番目の辺として
リード線AおよびBにより接続される。電圧弁別
器VDの出力は、もしもそうした接続点間或はグ
ループとして接続点のグループ間の抵抗値が予め
選ばれた値よりも大きい場合を論理信号“高”と
し、そしてその抵抗値が予め選ばれた値よりも小
さい場合を論理信号“低”として取扱われる。自
動化システムとして、その単一の信号は“出力制
御装置へ”と指定されている如く、シーケンサー
か又はデジタル計算機へと戻されて、周知の技術
に基ずいてその試験を制御する。更に、その1ビ
ツト情報はこゝで記述される本発明のプロセスに
て必要な各試験の単なる結果である。 短絡している接続点の検出および識別を実施す
る如上の装置を利用する好ましき方法は2つの部
分から成つている。第1の部分は、短絡している
特定の接続点対を識別することなく、何等かの短
絡があるかどうかを決定する多くの選別試験であ
り、そして第2の部分は短絡している接続点を見
出すための多くの探索試験である。もしも第1部
の試験で短絡が見出されなければ、第2部の試験
は実行されない。従つて、この方法は、短絡を含
んでいない最良の回路の場合に対して特に高い能
率を発揮する。 選別試験の予め決められたパターンに対するこ
のプロセスでの4つの順次切換接続図が第5図に
示されている。こゝでは接続点をN=16(0から
15まで)とした場合が例示されてはいるけれど
も、nは選別試験の回数として、0から2n-1
(N=2n)迄で指定されるもつと一般的なN接続
点を考えることもできる。第5図においては、n
=4である。第5図での選別試験番号“1”と指
定された第1回目の試験に対して、低い番号(0
〜7)を有する接続点の半分はスイツチA′にて
短絡検出器リード線Aに接続して示されており、
そして高い番号(8〜15)を有する接続点はスイ
ツチB′にて短絡検出器リード線Bに接続されてい
る。第2回目の選別試験“2”に対して、接続点
は4つに分割され、そのうちの第1および第3番
目すなわち4分割の奇数番目(0−3、8−11)
は短絡検出器リード線Aに切換えられ、そして第
2および第4番目すなわち4分割の偶数番目(4
〜7、12〜15)は短絡検出器リード線Bに接続さ
れる。これ以後の選別試験は、前述のように、そ
れら接続点を8つのグループ(試験“3”)、その
後、16(試験“4”)に分割して続けられる。パ
ターンの最後の選別試験において、すべての偶数
番接続点(数0で開始)はリード線Aに接続さ
れ、そしてすべての奇数番接続点はリード線Bに
接続されることになる。2n接続点に対しては、
n回の選別試験となり、第6図のフロー図の上部
にその流れが示されている。 接続点が2n以下でしかも2(n-1)以上を持つ装
置の試験に対しては、接続点は2nであるものと
して試験される。云うまでもなく、存在しない接
続点に関しては、短絡は見付けられない。 仮りに、N個の接続点が2進数で0から(2n-
)で指定されると考えると、第1回目の試験で
は、その2進数が0に等しい最高位ビツトを有す
る接続点は第1のリード線に接続され、そして1
に等しいビツトを有するものは第2のリード線に
接続されるのが解る。第2回目の選別試験におい
て、その2進数が0に等しい次の上位のビツトを
有する接続点はその第1のリード線に接続され、
そしてその2進数が1にセツトされているビツト
を有する接続点は第2のリード線に接続される。
この方法で引き続く選別試験を続行すると、最後
の試験では、その2進数が0に等しい最下位ビツ
トを有する接続点がその第1のリード線に接続さ
れ、そしてその2進数が1に等しいビツトを有す
る接続点が第2のリード線に接続されることが解
る。かくして、2nの接続点を持つ盤に対して
は、n回の、従つてlog2N回のかゝる選別試験が
ある。こうして選別試験が、いずれかの接続点対
の間における短絡を検出することは明らかであ
る。なぜなら短絡を有している一対の接続点に付
される2進数は少なくとも1つのビツトが相互に
違い、そのため当該接続点対は少なくとも1つの
選別試験において試験されることになるからであ
る。 こうした考え方を展開すれば、第2n-1番目の
接続点は短絡検出器1の第1のリード線に接続さ
れることはなく、又、第0番目の異なる接続点は
第2のリード線に決して接続されないことが解
る。これは第1図に関連した前の説明、すなわ
ち、1つの接続点は短絡検出器の1つのリード線
にアクセス可能である必要がなく、そして1つの
別な接続点は別なリード線にアクセス可能である
必要がないと云うことを裏付けている。 さて次に二分探索法という本発明方法の第2の
部分について第6図を参照するに、一連の探索試
験は、短絡のあることがいづれかの選別試験で示
された場合にのみ実行される。これは、短絡の存
在を示した選別試験における接続状態に戻る(第
6図での“第1回選別試験への戻り”)ことによ
つて行われる。短絡している接続点対のうち一方
の接続点を識別するために、短絡検出器のリード
線Aに接続された接続点(N=2(n-1)個)につ
いての二分探索が、1つ又はそれ以上の特定の短
絡接続点を見出すために実行される。これは短絡
点1つについて最大で(n−1)×2回、即ち2
(log2N−1)回かかる。その後、かかる短絡接続
点は、1回に1つずつ短絡検出器のリード線Aに
接続されて、短絡検出器のリード線Bに接続され
ているすべての接続点(N=2(n-1)個)につい
て二分探索を実行する(第6図での“接続点探
索”ブロツク)。これも最大で(n−1)×2回、
即ち(log2N−1)回かかる。このプロセスに依
り、その選別試験にて検知されたすべての短絡接
続点対が見分けられる。前記選別試験の1つにて
検出された後の1つのかかる短絡接続点対を見出
すには、最大で4(log2N−1)回の試験が必要
である。 1つ以上の短絡接続点対が1回のかゝる選別試
験にて検知されるかも知れないから、この探索法
では1回以上の二分探索を行なうため準備する必
要があることが解ろう。 前にも述べた如く、本発明の更に別な特徴は、
この装置を使用することで、短絡している接続点
対に対する多くの余分な探索を防止できることで
ある。前述の如く、その2進数が1つ以上のビツ
ト位置で異なつている接続点の短絡している対は
1回以上の選別試験において検知されることにな
る。余分な探索を防止するために、その探索試験
は、第7図のフロー図において示されている如
く、選別試験の1つにおいて短絡が検知された後
に完全に実行される。例えば、第7図において
は、第1回目の選別試験に続いて、検知されたい
づれかの短絡についての探索が行なわれる処理が
示されている。その後、見出された各短絡対にお
ける1つの接続点は、既に短絡が見出されている
接続点対に対する余分な探索を回避させるべく、
それ以後におけるすべての選別試験および引き続
く探索試験から除外される(例えば第7図での
“各対のうちの1つの接続点をそれ以上の試験か
ら除外する”ブロツク)。 前にも述べた如く、本発明の更に別な特徴は、
組立てられた電子回路における短絡を試験する場
合にも同様に利用できるその適合性にある。選別
試験は半分の接続点から残り半分の接続点への抵
抗を試験することにより実行される。回路に接続
されるかも知れない有り得る大きな数の抵抗性の
構成要素の分路による影響のために、その選別試
験は、本当の短絡が存在しなくても、見かけ上で
は、短絡が存在するように見えることがある。
かゝる場合に必要とされる試験の回数は、前述の
公式にて与えられ且つ添付せる表に示されている
よりも大きい。探索試験が進むにつれて、各試験
に含まれる接続点の数は着実に減少される。かゝ
る分路による影響はそれにより確実に減少され、
そして見せかけの短絡は存在しなくなる。故に、
前述の如く多数回の追跡試験を行なうことに付け
加える探索追跡は放棄するよう準備しなければな
らない。 本発明の更に別な特徴は、組立てられた電子回
路におけるかゝる見せかけの短絡を取扱う場合に
おける改良にある。短絡検出器リード線Aに接続
されている接続点に対する二分探索動作でのステ
ツプと、そして短絡検出器リード線Bに接続され
ている接続点に対する二分探索動作でのステツプ
を変えることにより(第8図参照)、各々の引き
続く試験に含まれる接続点の全数は極めて大きな
比率で減少される。各ステツプにおいて、1つの
リード線又は他のリード線に接続されている残り
の対は、半分が切り離される。本当の短絡の不在
は、この様にして、最も少ない回数のステツプに
おいて見出される。 当業者にとつては、添付の特許請求の範囲にお
いて規定されている如き本発明の精神およびその
範囲から逸脱することなく幾多の修正が可能であ
ろうことは明白である。
【図面の簡単な説明】
第1図は本発明に従つて作動されるように適合
された装置の概略ブロツクおよび回路図であり;
第2、第3および第4図は第1図に示されている
装置に対する適当な短絡検出器の回路図であり;
第5図は本発明による方法すなわちプロセスによ
る選別試験の好ましきパターン又は最良のモード
を例示している回路図であり;そして、第6、第
7図および第8図は、好ましき短絡検知選別およ
び探索および決定シーケンスのフロー図である。 1…短絡検出器、A,B…リード線、A′,
B′…接続スイツチ、BR…抵抗ブリツジ、I…電
流測定装置、I′電流源、R1,R2,R3…抵抗器、V
…電圧源、V′…電圧測定装置、VD…電圧弁別
器、vdc…直流源。

Claims (1)

  1. 【特許請求の範囲】 1 複数の接続点の間での電気的短絡等を試験す
    る方法であつて、いずれかの接続点の間で短絡が
    存在するか否かを検知するための選別試験と、短
    絡の存在が検知された場合に当該短絡された接続
    点を識別するための探索試験とを含む方法におい
    て;前記複数の接続点の半分を含む第一群の接続
    点を一方のリード線に接続し、前記複数の接続点
    の残りの半分を含む第二群の接続点を他方のリー
    ド線に接続して前記一方と他方のリード線の間で
    短絡の存在を検知することにより選別試験を行
    い;予め定められたパターンに従つて前記第一群
    及び第二群に含まれる接続点を変化させて種々の
    接続点群の間で連続的に選別試験を続行し;前記
    パターンは各々の接続点を他の総ての接続点の
    各々に対して個々に試験するのに要する回数より
    も少ない回数の試験によつて、各々の接続点が他
    の総ての接続点の各々に対して少なくとも一度試
    験されるように前記第一群及び第二群に含まれる
    接続点を変化させることと;短絡の存在が前記選
    別試験により検知された場合に前記選別試験の間
    に又は終了後に、前記一方のリード線が唯一つの
    短絡された接続点に接続されているようになるま
    で前記第一群に含まれている接続点の数を順次減
    らし、前記他方のリード線が唯一つの短絡された
    接続点に接続されているようになるまで前記第二
    群に含まれている接続点の数を減らすことによつ
    て探索試験を行い、かくして短絡している一対の
    接続点を識別することを特徴とする方法。 2 前記選別試験の前記予め定められたパターン
    は、前記複数の接続点を半分に分割して半分を第
    一群に他の半分を第二群に振り分け、次に前記複
    数の接続点を4つに分割してそのうちの奇数番を
    第一群に偶数番を第二群に振り分け、次に前記複
    数の接続点を8つに分割してそのうちの奇数番を
    第一群に偶数番を第二群に振り分け、次に前記複
    数の接続点を16に分割してそのうちの偶数番を第
    一群に奇数番を第二群に振り分けるというように
    変化する特許請求の範囲第1項に記載の方法。 3 前記一方のリード線は前記複数の接続点のう
    ち一つを除いたすべてに接続され、前記他方のリ
    ード線は前記複数の接続点のうち別な一つの接続
    点を除いたすべてに接続される特許請求の範囲第
    1項に記載の方法。 4 短絡が見出される前記選別試験および短絡さ
    れた接続点対が決定される前記探索試験に続い
    て、その後の試験から前記短絡している接続点対
    の1つの接続点を除外するステツプが実行される
    特許請求の範囲第1項に記載の方法。 5 前記複数の接続点は組立てられた電子的コン
    ポーネント中の接続点であり、一方のリード線に
    接続されている接続点についての探索試験を他の
    リード線に接続されている接続点についての探索
    試験と交互に行つて、迅速に誤つた短絡を判別す
    る特許請求の範囲第1項に記載の方法。 6 前記接続点の数Nは、選別試験回数nに対し
    てn=2nの関係を有する特許請求の範囲第1項
    に記載の方法。
JP8007680A 1979-06-22 1980-06-13 Method and device of electrical short test etc* Granted JPS5622972A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/050,993 US4290013A (en) 1979-06-22 1979-06-22 Method of and apparatus for electrical short testing and the like

Publications (2)

Publication Number Publication Date
JPS5622972A JPS5622972A (en) 1981-03-04
JPS6230383B2 true JPS6230383B2 (ja) 1987-07-02

Family

ID=21968729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8007680A Granted JPS5622972A (en) 1979-06-22 1980-06-13 Method and device of electrical short test etc*

Country Status (6)

Country Link
US (1) US4290013A (ja)
EP (1) EP0021562B1 (ja)
JP (1) JPS5622972A (ja)
CA (1) CA1172699A (ja)
DE (1) DE3068344D1 (ja)
DK (1) DK263780A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129682U (ja) * 1989-03-31 1990-10-25

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458197A (en) * 1981-09-08 1984-07-03 The Boeing Company Apparatus and method for automatically testing a multiple node electrical circuit
US4459693A (en) * 1982-01-26 1984-07-10 Genrad, Inc. Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
US4785235A (en) * 1983-12-20 1988-11-15 Hewlett-Packard Company Shorts testing technique reducing phantom shorts problems
JPH06225448A (ja) * 1992-12-04 1994-08-12 Fuji Electric Co Ltd 母線保護方法
US5546013A (en) * 1993-03-05 1996-08-13 International Business Machines Corporation Array tester for determining contact quality and line integrity in a TFT/LCD
US6185705B1 (en) * 1997-03-07 2001-02-06 Micron Technology, Inc. Method and apparatus for checking the resistance of programmable elements
US5952833A (en) 1997-03-07 1999-09-14 Micron Technology, Inc. Programmable voltage divider and method for testing the impedance of a programmable element
US6201383B1 (en) * 1998-01-22 2001-03-13 International Business Machines Corporation Method and apparatus for determining short circuit conditions using a gang probe circuit tester
US6424161B2 (en) * 1998-09-03 2002-07-23 Micron Technology, Inc. Apparatus and method for testing fuses
US6753688B2 (en) * 2001-04-10 2004-06-22 International Business Machines Corporation Interconnect package cluster probe short removal apparatus and method
GB2414864A (en) * 2004-06-01 2005-12-07 Nokia Corp Detecting short circuits
JP4634188B2 (ja) * 2005-02-28 2011-02-16 パナソニック電工Sunx株式会社 短絡検出回路、検出センサ
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
EP1835295A1 (en) * 2006-03-17 2007-09-19 3M Innovative Properties Company Test connector, kit and method for distinguishing a group of wires from other wires of a multi-wire cable
JP2009244077A (ja) * 2008-03-31 2009-10-22 Nidec-Read Corp 基板検査装置及びその方法
CN101701994B (zh) * 2009-11-13 2011-12-21 航天东方红卫星有限公司 一种低频电缆网络导通绝缘测试方法
JP5828697B2 (ja) * 2011-07-15 2015-12-09 日置電機株式会社 回路基板検査装置および回路基板検査方法
JP5718844B2 (ja) * 2012-03-28 2015-05-13 株式会社日本製鋼所 射出成形機のヒータ断線検出方法
JP2015059840A (ja) * 2013-09-19 2015-03-30 日置電機株式会社 回路基板検査装置および回路基板検査方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541599U (ja) * 1977-06-02 1979-01-08

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492571A (en) * 1965-12-02 1970-01-27 Western Electric Co Apparatus for testing an electrical circuit for opens,shorts and cross connections with its terminal groups being sequentially connected to the apparatus
US3441849A (en) * 1967-01-13 1969-04-29 Ibm Testing and addressing apparatus for an array of circuit elements
US3528104A (en) * 1968-03-08 1970-09-08 Western Electric Co Bridge circuit methods of and apparatus for testing and locating faults in electrical circuits
US3784910A (en) * 1972-07-13 1974-01-08 Teradyne Inc Sequential addressing network testing system
US4114093A (en) * 1976-12-17 1978-09-12 Everett/Charles, Inc. Network testing method and apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541599U (ja) * 1977-06-02 1979-01-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129682U (ja) * 1989-03-31 1990-10-25

Also Published As

Publication number Publication date
DE3068344D1 (en) 1984-08-02
EP0021562B1 (en) 1984-06-27
JPS5622972A (en) 1981-03-04
DK263780A (da) 1980-12-23
CA1172699A (en) 1984-08-14
US4290013A (en) 1981-09-15
EP0021562A1 (en) 1981-01-07

Similar Documents

Publication Publication Date Title
JPS6230383B2 (ja)
US5157668A (en) Method and apparatus for locating faults in electronic units
Millman et al. Diagnosing CMOS bridging faults with stuck-at fault dictionaries
JP3686445B2 (ja) 基板トポロジデータの利用により強化された相互接続テスト方法
US4176780A (en) Method and apparatus for testing printed circuit boards
US3763430A (en) Circuit testing method and apparatus
US4342959A (en) Method of electrical short testing and the like
US20170199946A1 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
US5187430A (en) Method and apparatus for determining nets among nodes in a circuit board
US5903160A (en) Method and apparatus for testing an electrical conductor assembly
US4743842A (en) Tri-state circuit tester
JP2000121705A (ja) 基板モデル修正方法および装置
US6522159B1 (en) Short-circuit failure analyzing method and apparatus
Khouas et al. Fault simulation for analog circuits under parameter variations
US7221180B2 (en) Device and method for testing electronic components
JPH01239486A (ja) 出力応答圧縮器
US6751765B1 (en) Method and system for determining repeatable yield detractors of integrated circuits
US4785235A (en) Shorts testing technique reducing phantom shorts problems
Kalpana et al. A novel specification based test pattern generation using genetic algorithm and wavelets
CA1165395A (en) Method of electrical short testing and the like
Chakrabarti et al. Partial simulation-driven ATPG for detection and diagnosis of faults in analog circuits
Feng et al. Adaptive algorithms for maximal diagnosis of wiring interconnects
Millman et al. Diagnosing CMOS bridging faults with stuck-at, IDDQ, and voting model fault dictionaries
JP2000304829A (ja) 半導体検査方法
Starzyk et al. Locating stuck faults in analog circuits