JPS62298254A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS62298254A JPS62298254A JP14164386A JP14164386A JPS62298254A JP S62298254 A JPS62298254 A JP S62298254A JP 14164386 A JP14164386 A JP 14164386A JP 14164386 A JP14164386 A JP 14164386A JP S62298254 A JPS62298254 A JP S62298254A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- signal
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000000979 retarding effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（発明の分野〕
本発明はデータ伝送の誤りを検出する機能を有する２相
位相変調符号（以下バイフェーズ符号という）を用いた
データ伝送方式に関するものである。
位相変調符号（以下バイフェーズ符号という）を用いた
データ伝送方式に関するものである。
本発明によるデータ伝送方式は、バイフェーズ符号の符
号の特性に基づいてバイフェーズ符号を２ビット遅延さ
せ、遅延したバイフェーズ符号と元のバイフェーズ符号
とを比較し、その論理レベルの一致性を判別することに
よってパリティビットを用いることなく誤り検出を行う
ようにしたものである。
号の特性に基づいてバイフェーズ符号を２ビット遅延さ
せ、遅延したバイフェーズ符号と元のバイフェーズ符号
とを比較し、その論理レベルの一致性を判別することに
よってパリティビットを用いることなく誤り検出を行う
ようにしたものである。
（従来技術）
一般にデータ伝送を行う場合には第７図に示すように伝
送の開始にスタートビットを付加すると共に、例えばｒ
ｏ ０１０ｊの伝送データの後に伝送されるデータの信
頼性を上げるために１ビットのパリティビットを付加す
ることが多い。パリティピントを付加すれば受信側では
容易に伝送誤りの有無を認識することができる。
送の開始にスタートビットを付加すると共に、例えばｒ
ｏ ０１０ｊの伝送データの後に伝送されるデータの信
頼性を上げるために１ビットのパリティビットを付加す
ることが多い。パリティピントを付加すれば受信側では
容易に伝送誤りの有無を認識することができる。
（発明が解決しようとする問題点）
しかるにデータ伝送の高速性を要求される場合にはデー
タ自体のビット数が大きければパリティビットを付加し
たことによる影響は少ないが、第７図の場合のようにデ
ータのビット列が短い場合には１ビットのパリティビッ
トの付加によってデータ伝送の高速性が損なわれるとい
う問題点があった。
タ自体のビット数が大きければパリティビットを付加し
たことによる影響は少ないが、第７図の場合のようにデ
ータのビット列が短い場合には１ビットのパリティビッ
トの付加によってデータ伝送の高速性が損なわれるとい
う問題点があった。
本発明はこのような従来のデータ伝送の問題点に鑑みて
なされたものであって、バイフェーズ符号の特徴に鑑み
てパリティビットを付加することなく誤り検出を行うよ
うにすることを技術的課題とする。
なされたものであって、バイフェーズ符号の特徴に鑑み
てパリティビットを付加することなく誤り検出を行うよ
うにすることを技術的課題とする。
（発明の構成）
本発明は伝送すべき二値信号データに対応して１ビット
内の中央で立上り又は立下りを有するバイフェーズ符号
を用いたデータ伝送方式であって、バイフェーズ符号を
２ビット遅延させ、元のバイフェーズ符号及び遅延した
バイフェーズ符号を同一のビット内で比較し、それらの
論理レベルが同一であるときにデータ伝送誤りを検出す
ることを特徴とするものである。
内の中央で立上り又は立下りを有するバイフェーズ符号
を用いたデータ伝送方式であって、バイフェーズ符号を
２ビット遅延させ、元のバイフェーズ符号及び遅延した
バイフェーズ符号を同一のビット内で比較し、それらの
論理レベルが同一であるときにデータ伝送誤りを検出す
ることを特徴とするものである。
（作用）
このような特徴を有する本発明によれば、バイフェーズ
符号を遅延させてバイフェーズ符号の同一ビット内で２
ビット隔てた位置での論理レベルを比較し、その−成性
に基づいてデータ伝送の誤りを検出するようにしている
。
符号を遅延させてバイフェーズ符号の同一ビット内で２
ビット隔てた位置での論理レベルを比較し、その−成性
に基づいてデータ伝送の誤りを検出するようにしている
。
（効果）
そのため本発明によれば、バイフェーズ符号化された伝
送データにパリティビットを付加することなく受信側で
誤りを検出することができる。それ故伝送データのビッ
ト列が短い場合にもパリティビットを夫々のデータに付
加する必要がないので、高速のデータ伝送を行うことが
できる。
送データにパリティビットを付加することなく受信側で
誤りを検出することができる。それ故伝送データのビッ
ト列が短い場合にもパリティビットを夫々のデータに付
加する必要がないので、高速のデータ伝送を行うことが
できる。
（発明の原理）
次に本発明の原理について説明する。バイフェーズ符号
は伝送すべき二値信号「０」又は「１」に対して夫々ビ
ットの中央で立下り及び立上りを有する信号である。従
って例えば４ビットの伝送データｒ００１０Ｊにスター
トビット「１」が付加されたバイフェーズ符号は第２図
に示すような波形となる。そしてバイフェーズ符号は図
中矢印で示すように各ビットの後半が０か１かを判別す
ることによってそのまま元の伝送データをデコードする
ことができる。しかるに第３図に示すように４ビット百
の後半にノイズが重畳されてそのときに“Ｌ”レベルと
判別された場合には、「１００００」がデコードされる
こととなって伝送誤りが生じる。従って前述のように従
来はこのようなデータ伝送時の誤りを除去するために伝
送データの最後にパリティビットが設けられていた。
は伝送すべき二値信号「０」又は「１」に対して夫々ビ
ットの中央で立下り及び立上りを有する信号である。従
って例えば４ビットの伝送データｒ００１０Ｊにスター
トビット「１」が付加されたバイフェーズ符号は第２図
に示すような波形となる。そしてバイフェーズ符号は図
中矢印で示すように各ビットの後半が０か１かを判別す
ることによってそのまま元の伝送データをデコードする
ことができる。しかるに第３図に示すように４ビット百
の後半にノイズが重畳されてそのときに“Ｌ”レベルと
判別された場合には、「１００００」がデコードされる
こととなって伝送誤りが生じる。従って前述のように従
来はこのようなデータ伝送時の誤りを除去するために伝
送データの最後にパリティビットが設けられていた。
しかるに第４図に示すようにバイフェーズ符号の前半及
び後半の中央部の論理レベルを判別すれば二値信号の「
１」に対しては「０１」、二値信号の「０」に対しては
「１０」が得られることとなる。そして第３図に示すよ
うにノイズが重畳されてその後半の中央部で誤った信号
が判別された場合には、第５図に示すように例えば「０
０」となって同一ビット内の２つの判別信号は一致する
。
び後半の中央部の論理レベルを判別すれば二値信号の「
１」に対しては「０１」、二値信号の「０」に対しては
「１０」が得られることとなる。そして第３図に示すよ
うにノイズが重畳されてその後半の中央部で誤った信号
が判別された場合には、第５図に示すように例えば「０
０」となって同一ビット内の２つの判別信号は一致する
。
従ってこのような一致に基づいて伝送誤りを検出するこ
とができる。本発明はこのような原理に基づいてパリテ
ィビットなく伝送誤りを検出するようにしたものである
。
とができる。本発明はこのような原理に基づいてパリテ
ィビットなく伝送誤りを検出するようにしたものである
。
（実施例の説明）
第１図は本発明の一実施例による誤り検出機能を有する
データ伝送方式のデコード部を示す図である。本図にお
いて入力端子ＩＮには例えば第２図又は第３図に示すよ
うなデコードすべきバイフェーズ符号が与えられる。そ
して入力端子ＣＬＫにはこのバイフェーズ符号に同期し
て２倍の周波数を有するクロック信号が与えられるもの
とする。
データ伝送方式のデコード部を示す図である。本図にお
いて入力端子ＩＮには例えば第２図又は第３図に示すよ
うなデコードすべきバイフェーズ符号が与えられる。そ
して入力端子ＣＬＫにはこのバイフェーズ符号に同期し
て２倍の周波数を有するクロック信号が与えられるもの
とする。
クロック信号はインバータ１を介してフリップフロップ
２のクロック入力端に、又インバータ１を介することな
（直接フリップフロップ３．４のクロック入力端に与え
られる。フリップフロップ２のＱ出力端はフリップフロ
ップ５，６のクロック入力端に与えられている。フリッ
プフロップ２〜６はＤ型のフリップフロップであって、
フリップフロップ２のＤ入力端はそのＱ出力端に接続さ
れフリップフロップ３のＤ入力端は入力端子ＩＮが接続
されている。又フリップフロップ３のＱ出力はフリップ
フロップ４のＤ入力端に与えられ、フリップフロップ３
．４の出力は夫々排他的論理和回路（以下ＥＯＲという
）７に与えられる。ＥＯＲ７の出力はフリップフロップ
５のＤ入力端に与えられ、そのＱ出力が誤り検出信号と
して出力される。又フリップフロップ３のＱ出力はフリ
ップフロップ６のＤ入力端に与えられる。フリップフロ
ップ６は入力されたバイフェーズ符号をデコードして出
力するものである。
２のクロック入力端に、又インバータ１を介することな
（直接フリップフロップ３．４のクロック入力端に与え
られる。フリップフロップ２のＱ出力端はフリップフロ
ップ５，６のクロック入力端に与えられている。フリッ
プフロップ２〜６はＤ型のフリップフロップであって、
フリップフロップ２のＤ入力端はそのＱ出力端に接続さ
れフリップフロップ３のＤ入力端は入力端子ＩＮが接続
されている。又フリップフロップ３のＱ出力はフリップ
フロップ４のＤ入力端に与えられ、フリップフロップ３
．４の出力は夫々排他的論理和回路（以下ＥＯＲという
）７に与えられる。ＥＯＲ７の出力はフリップフロップ
５のＤ入力端に与えられ、そのＱ出力が誤り検出信号と
して出力される。又フリップフロップ３のＱ出力はフリ
ップフロップ６のＤ入力端に与えられる。フリップフロ
ップ６は入力されたバイフェーズ符号をデコードして出
力するものである。
（実施例の動作）
次にこのデータ伝送方式のデコード回路の動作について
タイムチャートを参照しつつ説明する。
タイムチャートを参照しつつ説明する。
まず入力端ＩＮに第６図（ａ）に示すようなバイフェー
ズ符号が与えられ、入力端ＣＬＫには第６図（ｂ）に示
すようなりロック信号が与えられたものとする。クロッ
ク信号はフリップフロップ２によってＡに分周されるた
めフリップフロップ２の出力として第６図（Ｃ）に示す
ような信号が得られ、これが第２のクロック信号として
フリップフロップ５゜６に与えられる。又入力のバイフ
ェーズ符号はフリップフロップ３のＤ入力端子に与えら
れ、第６図（ｂｌに示すクロックによってＡビット遅延
される。
ズ符号が与えられ、入力端ＣＬＫには第６図（ｂ）に示
すようなりロック信号が与えられたものとする。クロッ
ク信号はフリップフロップ２によってＡに分周されるた
めフリップフロップ２の出力として第６図（Ｃ）に示す
ような信号が得られ、これが第２のクロック信号として
フリップフロップ５゜６に与えられる。又入力のバイフ
ェーズ符号はフリップフロップ３のＤ入力端子に与えら
れ、第６図（ｂｌに示すクロックによってＡビット遅延
される。
遅延信号はブリップフロップ４に与えられて同様にして
２ビット遅延される。そしてフリップフロップ３，４よ
り第６図（ｄ）、 （ｅ）に示すような出力が得られ、
それらの出力がＥＯＲ７に与えられる。
２ビット遅延される。そしてフリップフロップ３，４よ
り第６図（ｄ）、 （ｅ）に示すような出力が得られ、
それらの出力がＥＯＲ７に与えられる。
ＥＯＲ７はこれらの２つのフリップフロップの出力が一
致しているときに“Ｌ”レベル、一致していなければ“
Ｈ”レベルの出力をフリップフロップ５に与える。そし
てフリップフロップ５は図中一点鎖線で示すようにフリ
ップフロップ２によって生成された第２のクロックの立
上り時、即ち第６図（ｄｌ、 （ｅ）に示す各ビットの
一敗する周期でのＥＯＲ７の出力を検知するものである
。前述したようにバイフェーズ符号では同一のビット内
の前半と後半のレベルが異なっているため、ＥＯＲ出力
は伝送誤りがなければ第２クロツクの立上り時に常に“
Ｈ”レベルとなり、第６図（ｇ）に示すようにフリップ
フロップ５の出力は“Ｈ”レベルを保つ。
致しているときに“Ｌ”レベル、一致していなければ“
Ｈ”レベルの出力をフリップフロップ５に与える。そし
てフリップフロップ５は図中一点鎖線で示すようにフリ
ップフロップ２によって生成された第２のクロックの立
上り時、即ち第６図（ｄｌ、 （ｅ）に示す各ビットの
一敗する周期でのＥＯＲ７の出力を検知するものである
。前述したようにバイフェーズ符号では同一のビット内
の前半と後半のレベルが異なっているため、ＥＯＲ出力
は伝送誤りがなければ第２クロツクの立上り時に常に“
Ｈ”レベルとなり、第６図（ｇ）に示すようにフリップ
フロップ５の出力は“Ｈ”レベルを保つ。
しかし第６図に破線で示すようにノイズが重畳されて信
号の一部が変化した場合には、第２クロツクの立上り時
に２つのフリップフロップ３．４の出力が同一となるこ
とがある。この場合には第６図（ｆ）、 （ｇｌに破線
で示すようにＥＯＲ７の出力が“Ｌ”レベルとなるため
誤ったビットを検出することができる。
号の一部が変化した場合には、第２クロツクの立上り時
に２つのフリップフロップ３．４の出力が同一となるこ
とがある。この場合には第６図（ｆ）、 （ｇｌに破線
で示すようにＥＯＲ７の出力が“Ｌ”レベルとなるため
誤ったビットを検出することができる。
尚本実施例はバイフェーズ符号の性質に基づいて誤りを
検出するようにしているが、重畳されたノイズ等によっ
てバイフェーズ符号の各ビットの前半及び後半が夫々真
の値とは異なり０１が逆転すればデコードされた出力の
二値信号が反転してしまうことがありうる。従って伝送
データに更にパリティビットをつけて送出すればこのよ
うな誤りを検出することが可能となる。
検出するようにしているが、重畳されたノイズ等によっ
てバイフェーズ符号の各ビットの前半及び後半が夫々真
の値とは異なり０１が逆転すればデコードされた出力の
二値信号が反転してしまうことがありうる。従って伝送
データに更にパリティビットをつけて送出すればこのよ
うな誤りを検出することが可能となる。
第１図は本発明の一実施例による誤り検知機能を有する
データ伝送方式のデコード回路を示す図、第２図は伝送
すべきバイフェーズ符号の一例を示すグラフ、第３図は
このバイフェーズ符号にノイズが重畳された状態を示す
グラフ、第４図はバイフェーズ符号をその各ビットの前
半及び後半の２つの位置で検出する状態を示す図、第５
図はノイズが重畳されたバイフェーズ符号に対して各ビ
ットの前半及び後半でデコードするときの状態を示す図
、第６図は本発明のデータ伝送方式に用いられる第１図
のデコード回路の各部の波形を示すタイムチャート、第
７図は従来のデータ伝送方式の伝送データを示す図であ
る。 １−・−・−インバータ ２〜６−・・−・フリップ
フロ・７プ ７・−−一−−・排他的論理和回路（Ｅ
ＯＲ）特許出願人 立石電機株式会社 代理人 弁理士 岡木宜喜（他１名） 第１図 １ −−−−−−−−−インノく一タ ２〜６・−ＦＦ ７〜−−−−−−−−ＥＯＲ 第２図 第３図 第４図 第５図
データ伝送方式のデコード回路を示す図、第２図は伝送
すべきバイフェーズ符号の一例を示すグラフ、第３図は
このバイフェーズ符号にノイズが重畳された状態を示す
グラフ、第４図はバイフェーズ符号をその各ビットの前
半及び後半の２つの位置で検出する状態を示す図、第５
図はノイズが重畳されたバイフェーズ符号に対して各ビ
ットの前半及び後半でデコードするときの状態を示す図
、第６図は本発明のデータ伝送方式に用いられる第１図
のデコード回路の各部の波形を示すタイムチャート、第
７図は従来のデータ伝送方式の伝送データを示す図であ
る。 １−・−・−インバータ ２〜６−・・−・フリップ
フロ・７プ ７・−−一−−・排他的論理和回路（Ｅ
ＯＲ）特許出願人 立石電機株式会社 代理人 弁理士 岡木宜喜（他１名） 第１図 １ −−−−−−−−−インノく一タ ２〜６・−ＦＦ ７〜−−−−−−−−ＥＯＲ 第２図 第３図 第４図 第５図
Claims (1)
- （１）伝送すべき二値信号データに対応して１ビット内
の中央で立上り又は立下りを有するバイフェーズ符号を
用いたデータ伝送方式であって、前記バイフェーズ符号
を１／２ビット遅延させ、元のバイフェーズ符号及び遅
延したバイフェーズ符号を同一のビット内で比較し、そ
れらの論理レベルが同一であるときにデータ伝送誤りを
検出することを特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164386A JPS62298254A (ja) | 1986-06-18 | 1986-06-18 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164386A JPS62298254A (ja) | 1986-06-18 | 1986-06-18 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62298254A true JPS62298254A (ja) | 1987-12-25 |
Family
ID=15296816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14164386A Pending JPS62298254A (ja) | 1986-06-18 | 1986-06-18 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270201A (ja) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | データ読取装置 |
| JP2010507340A (ja) * | 2006-10-20 | 2010-03-04 | シュレイダー エレクトロニクス リミテッド | Ｒｆデータリンクにおけるデータエラー検出及び修正方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189754A (ja) * | 1983-04-12 | 1984-10-27 | Mitsubishi Electric Corp | 符号誤り率監視方式 |
-
1986
- 1986-06-18 JP JP14164386A patent/JPS62298254A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189754A (ja) * | 1983-04-12 | 1984-10-27 | Mitsubishi Electric Corp | 符号誤り率監視方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270201A (ja) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | データ読取装置 |
| JP4539392B2 (ja) * | 2005-03-22 | 2010-09-08 | 株式会社デンソーウェーブ | データ読取装置 |
| JP2010507340A (ja) * | 2006-10-20 | 2010-03-04 | シュレイダー エレクトロニクス リミテッド | Ｒｆデータリンクにおけるデータエラー検出及び修正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| US5451943A (en) | Data recording method and data recording apparatus using a digital sum value of a coded signal | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| US4813044A (en) | Method and apparatus for detecting transient errors | |
| US4740998A (en) | Clock recovery circuit and method | |
| US4860324A (en) | Information data recovering apparatus | |
| US5627828A (en) | Method and circuit for detecting data collisions in communication network | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| JPS62298254A (ja) | デ−タ伝送方式 | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| US5510786A (en) | CMI encoder circuit | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| KR100214473B1 (ko) | 맨체스터 디코더 | |
| KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPH06224972A (ja) | シリアルデータ受信回路 | |
| KR0143545B1 (ko) | 데이타 기록장치의 프레임 싱크 검출회로 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| KR900006016Y1 (ko) | 데이터 직렬전송시의 잡음제거 회로 | |
| JPH02117231A (ja) | 信号送受信装置 | |
| JPH0588577B2 (ja) | ||
| JPH10164044A (ja) | 信号検出回路 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 |