JPS62298138A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62298138A JPS62298138A JP14012286A JP14012286A JPS62298138A JP S62298138 A JPS62298138 A JP S62298138A JP 14012286 A JP14012286 A JP 14012286A JP 14012286 A JP14012286 A JP 14012286A JP S62298138 A JPS62298138 A JP S62298138A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- semiconductor
- metal layer
- scribing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 239000008188 pellet Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005476 soldering Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 44
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体ペレットの接合に適用して有効な技術
に関する。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a technique that is effective when applied to the joining of semiconductor pellets.
半導体ペレット(以下、単にペレットともいう)をパフ
ケージ基板等のベレット取付基板へ取付ける、いわゆる
グイポンディング技術の一つに、半田を用いて行うもの
がある。この半田接続法については、1980年1月1
5日、株式会社工業調査会発行、日本マイクロエレクト
ロニクス協会[rlC化実装技術、、1P100に説明
されている。One of the so-called guibonding techniques, in which semiconductor pellets (hereinafter also simply referred to as pellets) are attached to a pellet mounting board such as a puff cage board, is performed using solder. Regarding this solder connection method, please refer to January 1, 1980.
It is explained in 1P100 published by Kogyo Kenkyukai Co., Ltd. and published by Japan Microelectronics Association [rlC implementation technology] on the 5th.
ところで、半導体ペレットは、−aにシリコン(Si)
単結晶等からなる半導体ウェハ(以下、単にウェハとも
いう)を単位ブロック毎に分割して製造される。上記単
位ブロックの表面には多数の回路素子を電気的に接続し
てなるアクティブ領域が形成されている。By the way, the semiconductor pellet has silicon (Si) in -a.
It is manufactured by dividing a semiconductor wafer (hereinafter simply referred to as a wafer) made of a single crystal or the like into unit blocks. An active region formed by electrically connecting a large number of circuit elements is formed on the surface of the unit block.
そして、上記半田接続法を採用する場合には、シリコン
には半田に対するぬれ性がないため、半導体ペレットの
接合面である裏面(回路素子形成面の反対面)に、半田
に対するぬれ性の良い金属で構成される半田付性付与金
属層を予め被着形成しておく必要がある。When using the above solder connection method, since silicon does not have solder wettability, a metal with good solder wettability is placed on the back surface (opposite the circuit element formation surface) of the semiconductor pellet, which is the bonding surface. It is necessary to form a solderability-imparting metal layer in advance.
上記半田付性付与金属層の形成は、各ペレットに分割す
る前のウェハ状態において、その非回路素子形成面であ
るウェハ裏面全体について行われる。たとえば、ウェハ
がシリコン単結晶である場合には、ウェハ裏面のシリコ
ン結晶面にチタン(Ti)、ニアケル(Ni)および金
(Au)を順次積層し、三層からなる半田付性付与金属
層を形成することができる。The formation of the solderability-imparting metal layer is performed on the entire back surface of the wafer, which is the non-circuit element forming surface, in the wafer state before it is divided into pellets. For example, if the wafer is a silicon single crystal, titanium (Ti), Niacel (Ni), and gold (Au) are sequentially laminated on the silicon crystal surface on the back side of the wafer to form a three-layer solderability-imparting metal layer. can be formed.
上記のように、半田付性付与金属層をウェハ裏面全体に
形成する場合には、次のような問題がある。すなわち、
上記ウェハをハーフダイシングしてスクライプラインを
形成し、該スクライプラインでブレイクを行い、その後
各ベレフトを引き離してペレット毎に分離を行う場合、
上記半田付性付与金属層が切れにくいため、上記金属層
の切り離しが困難であり、その際にペレットに欠は等の
欠陥が生じ易い、また、上記ウェハをフルダイシングし
て半導体ペレットの分割を行う場合、上記金属層をもダ
イシングブレードで切断するため、該ブレードの寿命が
短くなる。これは、被着した金属層が関係した硬い金属
間化合物が生成しているためと考えられる。As described above, when forming the solderability imparting metal layer on the entire back surface of the wafer, there are the following problems. That is,
In the case where the wafer is half-diced to form a scribe line, a break is made at the scribe line, and then each bottom left is separated to separate each pellet,
Since the solderability imparting metal layer is difficult to cut, it is difficult to separate the metal layer, and defects such as chips are likely to occur in the pellet at that time.Also, the wafer is fully diced to separate the semiconductor pellets. If this is done, the metal layer is also cut with the dicing blade, which shortens the life of the blade. This is thought to be due to the formation of hard intermetallic compounds associated with the deposited metal layer.
本発明の目的は、半田付性付与金属層が被着された半導
体ペレットを、半導体ウェハから容易に分割することが
できる技術を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a technique by which semiconductor pellets having a solderability-imparting metal layer deposited thereon can be easily separated from a semiconductor wafer.
本発明の他の目的は、半導体ウェハをフルダイシングし
て上記半導体ペレットを分割する際、ダイシングブレー
ドの寿命短縮を防止できる技術を提供することにある。Another object of the present invention is to provide a technique that can prevent shortening of the life of a dicing blade when fully dicing a semiconductor wafer and dividing the semiconductor pellets.
本発明の前記ならびにその他の目的・と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。The above and other objects and novel features of the present invention are:
It will become clear from the description herein and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、スクライプ領域近傍の裏面部を除いて、半導
体ウェハの裏面に半田付性付与金属層を被着し、該ウェ
ハのスクライブを行って半導体ペレットを形成し、該ペ
レットを半田を用いてペレット取付基板に接合して半導
体装置の製造を行うものである。That is, a solderability-imparting metal layer is applied to the back surface of a semiconductor wafer except for the back surface near the scribe area, the wafer is scribed to form a semiconductor pellet, and the pellet is attached using solder. It is used to manufacture semiconductor devices by bonding to a substrate.
上記した手段によれば、半導体ペレットを構成する各単
位ブロックの境界であるスクライブ領域には半田付性付
与金属層が被着されていないため、ウェハをハーフダイ
シングした後ブレイクするだけで単位ブロック毎の分離
を容易に行うことができるものである。According to the above-mentioned means, since no solderability-imparting metal layer is attached to the scribe area, which is the boundary between each unit block constituting the semiconductor pellet, each unit block can be separated by simply breaking after half dicing the wafer. can be easily separated.
また、ウェハ裏面のスクライブ領域に半田付性付与金属
層が存在しないため、該ウェハをフルダイシングする場
合でも、ダイシングブレードが上記金属層に接触するこ
とがないため、該ブレードの寿命が短縮することを防止
できるものである。In addition, since there is no solderability imparting metal layer in the scribe area on the backside of the wafer, even when the wafer is fully diced, the dicing blade does not come into contact with the metal layer, which shortens the life of the blade. can be prevented.
第1図ta)〜[dlは本発明にょる一実施例である半
導体装置の製造方法の一工程である半導体ウェハのスク
ライブ工程を示す概略部分断面図である。FIGS. 1a) to 1dl are schematic partial cross-sectional views showing a semiconductor wafer scribing step, which is one step of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
また、第2図はフィルムに接合された半導体ウェハのス
クライブ工程を示す概略部分断面図である。Moreover, FIG. 2 is a schematic partial sectional view showing a scribing process of a semiconductor wafer bonded to a film.
第1図+alは、半導体ウェハ1の裏面に半田付性付与
金属層2を被着した工程を示す。FIG. 1+al shows a step in which a solderability imparting metal layer 2 is deposited on the back surface of a semiconductor wafer 1.
ここで、ウェハlの表面には、多数の回路素子が電気的
に接続されてなるアクティブ領域3が形成されており、
隣接するアクティブ領域3の境界にはスクライブ領域4
が設けられている。Here, on the surface of the wafer l, an active region 3 is formed in which a large number of circuit elements are electrically connected.
A scribe area 4 is provided at the boundary between adjacent active areas 3.
is provided.
上記半田付性付与金属層2は、スクライプ領域近傍の裏
面部5を除いたウェハ1の裏面に被着形成されている。The solderability imparting metal layer 2 is formed on the back surface of the wafer 1 excluding the back surface portion 5 near the scribe area.
具体的には、ウェハ裏面に、上記裏面部5に対応するレ
ジスト膜(図示せず)を形成し、該レジスト膜をマスク
として、チタン(Ti)、ニッケル(Ni)および金(
Au)を、スバフタ蒸着等で順次積層し、三層構造で形
成することができる。Specifically, a resist film (not shown) corresponding to the back surface portion 5 is formed on the back surface of the wafer, and using the resist film as a mask, titanium (Ti), nickel (Ni), and gold (
It is possible to form a three-layer structure by sequentially stacking Au) by suvafuta deposition or the like.
第1図(b)は、ダイシング工程を示す、すなわち、上
記工程で半田付性付与金属層2を被着した後、図のよう
にダイシングブレード(図示せず)でスクライブ領域の
ウェハ1をハーフダイシングして切り込み6を形成する
。FIG. 1(b) shows the dicing process. That is, after the solderability imparting metal layer 2 is deposited in the above process, the wafer 1 in the scribe area is cut in half with a dicing blade (not shown) as shown in the figure. Dicing is performed to form cuts 6.
第1図fclは、ブレイク工程を示す。上記ハーフダイ
シングにより切り込み6を形成した後、ウェハ1のブレ
イクを行うことにより、容易に上記切り込み6の位置で
ウェハ1の分割を行うことができる。その結果、第1図
(d+に示す半導体ペレット7の製造が達成される。こ
のペレット7の裏面には、表面のアクティブ領域3にほ
ぼ対応する位置に半田付性付与金属層2が形成されてい
る。FIG. 1 fcl shows the breaking process. By breaking the wafer 1 after forming the cuts 6 by the half dicing, the wafer 1 can be easily divided at the positions of the cuts 6. As a result, the semiconductor pellet 7 shown in FIG. There is.
上記スクライブ工程を経て得られた半導体ペレット7を
、常法に基づいてペレット取付基板に半 。The semiconductor pellet 7 obtained through the above-mentioned scribing process is halved onto a pellet mounting board using a conventional method.
田で接合するグイボンディングを行い、さらにワイヤボ
ンディング等の電気的接続を行い、その他の通常の工程
を経ることにより、半導体装置(図示せず)の製造が達
成される。Manufacturing of a semiconductor device (not shown) is achieved by performing wire bonding, further performing electrical connections such as wire bonding, and passing through other usual processes.
そして、上記ダイボンディング工程においては、その自
動化のために、第2図に示すように半導体ウェハ1の裏
面をポリイミド樹脂等のフィルム8に接合し、その状態
でウェハ1のスクライブおよび分離した半導体ペレット
7の自動搬送等を行っている。その際、スクライブを行
った後、上記フィルム8を加熱し、矢印方向に引っ張っ
て該フィルムを引き伸ばすことにより、第2図に示す如
く、所定の間隙で半導体ペレット7の分離を行う。その
後、分離したペレット7をフィルム8から剥がすと同時
にコレットで挟持して、グイボンディングを行うことが
できる。In the die bonding process, in order to automate the process, the back side of the semiconductor wafer 1 is bonded to a film 8 made of polyimide resin, etc., as shown in FIG. 7 automatic transportation etc. At this time, after scribing, the film 8 is heated and stretched in the direction of the arrow, thereby separating the semiconductor pellets 7 at a predetermined gap, as shown in FIG. Thereafter, the separated pellets 7 can be peeled off from the film 8 and at the same time be held between collets to perform gui bonding.
なお、本実施例により製造される半導体ペレット6には
、その裏面周縁部に半田付性付与金属層2が被着されて
いない$■域が存在するものである。It should be noted that the semiconductor pellet 6 manufactured according to this example has a region of $2 in which the solderability imparting metal layer 2 is not deposited on the peripheral edge of the back surface thereof.
このように、本実施例によれば以下の効果を得ることが
できる。As described above, according to this embodiment, the following effects can be obtained.
(1)、スクライブ領域近傍の裏面部を除く半導体ウェ
ハ裏面に半田付性付与金属層2を被着形成することによ
り、上記スクライブ領域でハーフダイシングを行い、該
ハーフダイシング部でウェハ1をブレイクする場合、ス
クライブ領域に対応する裏面部に金属層が存在しないの
で、該金属層の影響を受けることなくウェハ1のスクラ
イブを行うことがきる。(1) By depositing and forming the solderability imparting metal layer 2 on the back surface of the semiconductor wafer excluding the back surface portion near the scribe region, half dicing is performed in the scribe region, and the wafer 1 is broken at the half dicing region. In this case, since there is no metal layer on the back surface portion corresponding to the scribe area, the wafer 1 can be scribed without being affected by the metal layer.
(2)、上記(1)により、ペレット7の分割を容易、
確実に行うことができるので、ペレット7に欠は等の不
良が発生することを防止できる。(2) According to (1) above, it is easy to divide the pellet 7;
Since this can be done reliably, it is possible to prevent defects such as chips from occurring in the pellets 7.
(3)、上記(2)により、半田付性が確保された半導
体ペレットの歩留り向上を達成することができる。(3) According to (2) above, it is possible to improve the yield of semiconductor pellets with guaranteed solderability.
(4)、上記(2)により、ウェハ1の裏面をポリイミ
ドフィルム8に接合した状態でウェハ1のスクライブを
行い、次いでフィルム8の加熱引き伸ばしにより半導体
ペレットの分離を行う場合、該分離を容易、確実に行う
ことができるので、ダイボンディングの自動化に適した
半導体ペレットを確実に提供できる。(4) According to (2) above, when scribing the wafer 1 with the back surface of the wafer 1 bonded to the polyimide film 8 and then separating the semiconductor pellets by heating and stretching the film 8, the separation is easy; Since it can be performed reliably, semiconductor pellets suitable for die bonding automation can be reliably provided.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、半田付性付与金属層2としてチタン、ニッケ
ルおよび金の三層からなるものについてのみ説明したが
、これに限るものでなく、半導体ペレット7の裏面に被
着してその半田付性を付与できる金属材料であれば如何
なるもので形成してもまた何層構造であってもよい。For example, although only the three layers of titanium, nickel, and gold have been described as the solderability-imparting metal layer 2, the present invention is not limited to this. It may be formed of any metal material that can be used, and may have any number of layered structures.
また、前記実施例では、ウェハ1のスクライブをハーフ
ダイシングとその後のブレイクとで行う例について説明
したが、これに限るものでない。Furthermore, in the embodiment described above, an example has been described in which the scribing of the wafer 1 is performed by half dicing and subsequent breaking, but the present invention is not limited to this.
たとえば、ウェハ1をフルダイシングするものであって
もよい、このようにフルダイシングを行う場合に、前記
実施例に示したウェハを適用することにより、半田付性
付与金属層2のダイシングを避けることができるので、
ダイシングブレードの寿命が短縮することを防止できる
利点もある。For example, the wafer 1 may be fully diced. When performing full dicing in this way, by applying the wafer shown in the above embodiment, dicing of the solderability imparting metal layer 2 can be avoided. Because it is possible to
Another advantage is that the life of the dicing blade can be prevented from being shortened.
以上の説明では主として本発明者によってなされた発明
をその利用分野であるシリコンからなる半導体ウェハに
適用した場合について説明したが、それに限定されるも
のではなく、たとえば、ガリウム・ヒ素単結晶等の化合
物半導体等からなる種々の半導体ウェハに適用して有効
な技術である。In the above explanation, the invention made by the present inventor was mainly applied to semiconductor wafers made of silicon, which is its field of application, but it is not limited thereto. This is an effective technique that can be applied to various semiconductor wafers made of semiconductors and the like.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、スクライブ領域近傍の裏面部を除いた半導体
ウェハの裏面に、半田付性付与金属層を被着し、該ウェ
ハのスクライプを行って半導体ベレットを製造すること
により、半導体ペレットを構成する各単位ブロックの境
界であるスクライプ領域には半田付性付与金属層が存在
しない構成にできるため、ウェハをハーフダイシングし
た後ブレイクする場合には、単位ブロック毎の分離を容
易に行うことができるものである。その結果、グイポン
ディングの自動化に通用できる半導体ベレットを確実に
提供することができるものである。That is, each unit constituting the semiconductor pellet is manufactured by depositing a solderability-imparting metal layer on the back surface of the semiconductor wafer, excluding the back surface near the scribe area, and scribing the wafer. Since it is possible to create a structure in which no solderability-imparting metal layer exists in the scribe area that is the boundary between blocks, it is possible to easily separate each unit block when breaking the wafer after half dicing. . As a result, it is possible to reliably provide a semiconductor pellet that can be used for automation of guiponding.
また、ウェハ裏面のスクライプ領域に半田付性付与金属
層が存在しないため、該ウェハをフルダイシングする場
合でも、上記金属層をダイシングすることがないため、
ダイシングブレードの寿命が短縮することを防止できる
ものである。In addition, since there is no solderability imparting metal layer in the scribe area on the back surface of the wafer, even when the wafer is fully diced, the metal layer is not diced.
This can prevent the life of the dicing blade from being shortened.
第1図(a)〜(dlは本発明による一実施例である半
導体装置の製造方法の一工程である半導体ウェハのスク
ライプ工程を示す概略部分断面図、第2図はフィルムに
接合された半導体ウェハのスクライプ工程を示す概略部
分断面図である。
1・・・半導体ウェハ、2・・・半田付性付与金属層、
3・・・アクティブ領域、4・・・スクライプ領域、5
・・・裏面部、6・・・切り込み、7・・・半導体ベレ
ット、8・・・フィルム。FIGS. 1(a) to (dl) are schematic partial cross-sectional views showing a semiconductor wafer scribing step, which is one step of a semiconductor device manufacturing method according to an embodiment of the present invention; FIG. 2 is a semiconductor bonded to a film; FIG. It is a schematic partial sectional view showing a wafer scribing process. 1... Semiconductor wafer, 2... Solderability imparting metal layer,
3...Active area, 4...Scripe area, 5
. . . back surface portion, 6 . . . notch, 7 . . . semiconductor pellet, 8 . . . film.
Claims (1)
の裏面に半田付性付与金属層を被着し、該半導体ウェハ
のスクライブを行って半導体ペレットを形成し、該半導
体ペレットの取付けを半田で行う半導体装置の製造方法
。 2、半導体ウェハがシリコン単結晶からなり、半田付性
付与金属層が上記ウェハ裏面にチタン、ニッケルおよび
金を順次積層して形成されてなることを特徴とする特許
請求の範囲第1項記載の半導体装置の製造方法。[Claims] 1. Applying a solderability-imparting metal layer to the back surface of a semiconductor wafer except for the back surface near the scribe area, scribing the semiconductor wafer to form a semiconductor pellet, and forming a semiconductor pellet by scribing the semiconductor wafer. A method of manufacturing semiconductor devices in which attachment is performed using solder. 2. The semiconductor wafer is made of silicon single crystal, and the solderability-imparting metal layer is formed by sequentially laminating titanium, nickel, and gold on the back surface of the wafer. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14012286A JPS62298138A (en) | 1986-06-18 | 1986-06-18 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14012286A JPS62298138A (en) | 1986-06-18 | 1986-06-18 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62298138A true JPS62298138A (en) | 1987-12-25 |
Family
ID=15261411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14012286A Pending JPS62298138A (en) | 1986-06-18 | 1986-06-18 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62298138A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786266A (en) * | 1994-04-12 | 1998-07-28 | Lsi Logic Corporation | Multi cut wafer saw process |
-
1986
- 1986-06-18 JP JP14012286A patent/JPS62298138A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786266A (en) * | 1994-04-12 | 1998-07-28 | Lsi Logic Corporation | Multi cut wafer saw process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001149B1 (en) | Chip bonding method of semiconductor device | |
TWI627721B (en) | Method of manufacturing semiconductor device | |
US20100084748A1 (en) | Thin foil for use in packaging integrated circuits | |
JP2002100588A (en) | Production method for semiconductor device | |
JP4049035B2 (en) | Manufacturing method of semiconductor device | |
JP5300470B2 (en) | Semiconductor package and method for forming the same | |
JP6380946B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20110074003A1 (en) | Foil based semiconductor package | |
US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
JPS62298138A (en) | Manufacture of semiconductor device | |
JPH03234043A (en) | Manufacture of semiconductor device | |
TWI720936B (en) | Compound semiconductor element and its back copper manufacturing process method | |
JP2001085457A (en) | Semiconductor wafer, semiconductor device and manufacturing method therefor | |
JPH0758112A (en) | Semiconductor device | |
JPH03101234A (en) | Manufacture of semiconductor device | |
JPS58137228A (en) | Preparation of semiconductor device | |
WO2021039802A1 (en) | Semiconductor element, and method for manufacturing semiconductor element | |
JPH03246945A (en) | Semiconductor device | |
JPH0864557A (en) | Manufacture of mesa type semiconductor element | |
JPS6290930A (en) | Forming method for electrode of compound semiconductor element | |
JPS6221239A (en) | Manufacture of semiconductor device | |
JP3267422B2 (en) | Bump transfer body and method of manufacturing semiconductor integrated circuit device | |
JPS6390156A (en) | Manufacture of semiconductor device | |
KR101523274B1 (en) | Semiconductor package manufacturing method | |
JPH07221101A (en) | Formation of bump electrode on semiconductor wafer |