JP3267422B2 - Bump transfer body and method of manufacturing semiconductor integrated circuit device - Google Patents

Bump transfer body and method of manufacturing semiconductor integrated circuit device

Info

Publication number
JP3267422B2
JP3267422B2 JP31557293A JP31557293A JP3267422B2 JP 3267422 B2 JP3267422 B2 JP 3267422B2 JP 31557293 A JP31557293 A JP 31557293A JP 31557293 A JP31557293 A JP 31557293A JP 3267422 B2 JP3267422 B2 JP 3267422B2
Authority
JP
Japan
Prior art keywords
bump
bump transfer
solder
substrate
transfer body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31557293A
Other languages
Japanese (ja)
Other versions
JPH07169767A (en
Inventor
広 菊地
隆之 宇田
扶 田中
俊彦 佐藤
哲哉 林田
光廣 咲間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31557293A priority Critical patent/JP3267422B2/en
Publication of JPH07169767A publication Critical patent/JPH07169767A/en
Application granted granted Critical
Publication of JP3267422B2 publication Critical patent/JP3267422B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、バンプ転写体および半
導体集積回路装置の製造技術に関し、特に、半田バンプ
を有する半導体集積回路装置の製造に用いるバンプ転写
体に適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a bump transfer member and a semiconductor integrated circuit device, and more particularly to a technology effective when applied to a bump transfer member used for manufacturing a semiconductor integrated circuit device having solder bumps. It is.

【0002】[0002]

【従来の技術】この種のバンプ転写体は、バンプ転写用
基板上に形成された半田バンプを、半導体チップ上の電
極またはパッケージ基板上の電極上に転写する際に用い
るものであり、従来、そのバンプ転写用基板の構成材料
としては、一般的に、ガラスが用いられていた。
2. Description of the Related Art This type of bump transfer member is used for transferring a solder bump formed on a substrate for bump transfer onto an electrode on a semiconductor chip or an electrode on a package substrate. In general, glass was used as a constituent material of the bump transfer substrate.

【0003】なお、バンプ転写体については、例えば特
開昭64−5039号公報に記載があり、ここでは、バ
ンプ転写用基板として、ガラス基板を用いている。ま
た、特開平4−167527号公報には、バンプ転写体
の半田バンプを所定基板上に実装する際に用いるバンプ
転写装置について開示されている。
[0003] A bump transfer body is described in, for example, Japanese Patent Application Laid-Open No. Sho 64-5039. In this case, a glass substrate is used as a bump transfer substrate. Further, Japanese Patent Application Laid-Open No. 4-167527 discloses a bump transfer device used when mounting solder bumps of a bump transfer body on a predetermined substrate.

【0004】[0004]

【発明が解決しようとする課題】ところが、バンプ転写
用基板材料としてガラスを用いる上記従来技術において
は、以下の問題があることを本発明者は見い出した。
However, the present inventor has found that the above-mentioned prior art using glass as a substrate material for bump transfer has the following problems.

【0005】すなわち、バンプ転写用基板においては、
バンプ転写用基板上の半田バンプが振動や経時変化等
によって簡単に脱落しないこと、転写後の半田バンプ
がバンプ転写用基板から離れ易いこと、という条件を如
何にして満たすかが課題となっているが、バンプ転写用
基板材料としてガラスを用いた場合、の条件が充分と
いえず、半田バンプをバンプ転写用基板から分離できな
い場合が生じるという問題があった。このような問題
は、特に、半田バンプの微細化に伴って顕著となる。
That is, in a substrate for bump transfer,
The challenge is how to satisfy the conditions that the solder bumps on the bump transfer substrate do not easily fall off due to vibration, aging, etc., and that the solder bumps after transfer are easily separated from the bump transfer substrate. However, when glass is used as the material for the bump transfer substrate, the condition is not sufficient, and there is a problem that the solder bumps cannot be separated from the bump transfer substrate. Such a problem becomes remarkable particularly with miniaturization of solder bumps.

【0006】本発明は上記課題に着目してなされたもの
であり、その目的は、バンプ転写体を用いたバンプ転写
処理後の半田バンプの剥離性を向上させることのできる
技術を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of improving the peelability of a solder bump after a bump transfer process using a bump transfer body. is there.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0009】すなわち、本発明は、半導体ウエハからな
るバンプ転写用基板、前記バンプ転写用基板上にスパッ
タリング法、蒸着法またはメッキ法によって形成され、
半田またはフラックスをはじき易い性質を有する金属膜
および前記金属膜上に蒸着法またはメッキ法によって形
成された半田バンプを有するバンプ転写体である。
That is, according to the present invention, a bump transfer substrate formed of a semiconductor wafer is formed on the bump transfer substrate by a sputtering method, an evaporation method, or a plating method.
A bump transfer body including a metal film having a property of easily repelling solder or flux and a solder bump formed on the metal film by a vapor deposition method or a plating method.

【0010】[0010]

【0011】また、本発明は、(a)バンプ転写用基板
上に、半田またはフラックスをはじき易い性質を有する
金属膜を介して半田バンプを設けた構造を有するバンプ
転写体を用意する工程、(b)前記バンプ転写体の半田
バンプとパッケージ基板の電極とを、前記バンプ転写体
と前記パッケージ基板との対向面間にフラックスを介在
させた状態で接触させる工程、(c)前記バンプ転写体
および前記パッケージ基板に対して半田リフロー処理を
施すことにより、前記バンプ転写体の半田バンプと前記
パッケージ基板の電極とを接合する工程、(d)前記半
田バンプを前記バンプ転写体から剥離させ前記パッケー
ジ基板の電極に転写する工程、(e)前記パッケージ基
板の電極の半田バンプと半導体チップの電極とを対向さ
せた状態で接触させる工程、(f)前記パッケージ基板
および半導体チップに対して半田リフロー処理を施すこ
とにより、前記パッケージ基板の電極の半田バンプと前
記半導体チップの電極とを接合する工程を有するもので
ある。また、本発明は、(a)バンプ転写用基板上に、
半田またはフラックスをはじき易い性質を有する金属膜
を介して半田バンプを設けた構造を有するバンプ転写体
を用意する工程、(b)前記バンプ転写体の半田バンプ
とテープキャリアのインナーリードとを、前記バンプ転
写体と前記インナーリードとの間にフラックスを介在さ
せた状態で接触させる工程、(c)前記テープキャリア
のインナーリードと、前記バンプ転写体の半田バンプと
を加圧および加熱処理により接合する工程、(d)前記
半田バンプを前記バンプ転写体から剥離させ前記テープ
キャリアのインナーリードに転写する工程、(e)前記
テープキャリアのインナーリードの半田バンプと半導体
チップの電極とを対向させた状態で接触させる工程、
(f)前記テープキャリアのインナーリードの半田バン
プと、前記半導体チップの電極とを加圧および加熱処理
により接合する工程を有するものである。
Further, the present invention provides (a) a step of preparing a bump transfer body having a structure in which a solder bump is provided on a bump transfer substrate via a metal film having a property of easily repelling solder or flux; b) bringing the solder bumps of the bump transfer body into contact with the electrodes of the package substrate in a state where a flux is interposed between the opposing surfaces of the bump transfer body and the package substrate; A step of joining the solder bumps of the bump transfer body and the electrodes of the package substrate by performing a solder reflow process on the package substrate; and (d) separating the solder bumps from the bump transfer body and removing the solder bumps from the bump transfer body. (E) contacting the solder bumps of the electrodes of the package substrate with the electrodes of the semiconductor chip in a state where the electrodes are opposed to each other. That process, and has a (f) said by subjecting the solder reflow process to the package substrate and the semiconductor chip, a step of joining the electrode of the solder bumps and the semiconductor chip of the package substrate of the electrode. Further, the present invention provides (a) a method for forming a bump on a substrate for transferring a bump,
A step of preparing a bump transfer body having a structure in which solder bumps are provided via a metal film having a property of easily repelling solder or flux; (b) connecting the solder bumps of the bump transfer body and the inner leads of the tape carrier with each other; (C) bonding the inner leads of the tape carrier and the solder bumps of the bump transfer body by applying pressure and heat to the bump transfer body and the inner leads with a flux interposed therebetween; (D) separating the solder bumps from the bump transfer body and transferring the solder bumps to the inner leads of the tape carrier, and (e) a state in which the solder bumps of the inner leads of the tape carrier face the electrodes of the semiconductor chip. Contacting with,
(F) bonding the solder bumps of the inner leads of the tape carrier to the electrodes of the semiconductor chip by applying pressure and heat.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【作用】上記した本発明によれば、バンプ転写体の半田
バンプを転写するために半田バンプを加熱溶融した際、
バンプ転写体の金属膜が半田バンプをはじくように作用
するので、バンプ転写処理後の半田バンプをバンプ転写
体から剥離し易い状態にすることが可能となる。
According to the present invention described above, when a solder bump is heated and melted to transfer the solder bump of the bump transfer body,
Since the metal film of the bump transfer body acts so as to repel the solder bump, it is possible to make the solder bump after the bump transfer process easily peelable from the bump transfer body.

【0015】また、上記した本発明によれば、バンプ転
写用基板を半導体ウエハによって構成することにより、
バンプ転写体の製造に際して、例えばフォトリソグラフ
ィ技術等のようなウエハプロセス技術や半導体製造装置
をそのまま使用することが可能となる。このため、微細
な半田バンプを高い設定精度でバンプ転写用基板上に形
成することが可能となる。また、製造装置の大幅な変更
や追加を必要とすることなく、バンプ転写体を製造する
ことが可能となる。
According to the present invention, the bump transfer substrate is formed of a semiconductor wafer.
In manufacturing the bump transfer body, it becomes possible to use a wafer process technology such as a photolithography technology or a semiconductor manufacturing apparatus as it is. Therefore, fine solder bumps can be formed on the bump transfer substrate with high setting accuracy. Further, the bump transfer body can be manufactured without requiring a significant change or addition of a manufacturing apparatus.

【0016】また、バンプ転写体を形成するための半導
体ウエハを、半導体チップを形成するための半導体ウエ
ハと相似のものとすることにより、バンプ転写体製造用
の半導体ウエハ上の半田バンプの設定精度をさらに向上
させることが可能となる。
Further, by setting the semiconductor wafer for forming the bump transfer body to be similar to the semiconductor wafer for forming the semiconductor chips, the setting accuracy of the solder bumps on the semiconductor wafer for manufacturing the bump transfer body is improved. Can be further improved.

【0017】[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0018】(実施例1)図1は本発明の一実施例であ
るバンプ転写体の要部断面図、図2は図1のバンプ転写
体の全体斜視図、図3〜図7は図1および図2のバンプ
転写体の製造工程を説明するための説明図、図8〜図1
1はバンプの転写工程を説明するための説明図、図12
〜図17は本実施例1の半導体集積回路装置の製造工程
を説明するための説明図である。
(Embodiment 1) FIG. 1 is a sectional view of an essential part of a bump transfer body according to an embodiment of the present invention, FIG. 2 is an overall perspective view of the bump transfer body of FIG. 1, and FIGS. And FIG. 8 to FIG. 1 are explanatory diagrams for explaining a manufacturing process of the bump transfer body of FIG.
FIG. 12 is an explanatory view for explaining a bump transfer step, and FIG.
17 to 17 are explanatory diagrams for explaining the manufacturing process of the semiconductor integrated circuit device of the first embodiment.

【0019】本実施例1のバンプ転写体は、例えばチッ
プキャリヤの製造工程において用いるものである。チッ
プキャリヤは、セラミックパッケージ基板上にCCBバ
ンプを介して実装された半導体チップをセラミックキャ
ップによって気密封止した構造を有する半導体集積回路
装置である。そのバンプ転写体を図1および図2に示
す。
The bump transfer member of the first embodiment is used, for example, in a manufacturing process of a chip carrier. The chip carrier is a semiconductor integrated circuit device having a structure in which a semiconductor chip mounted on a ceramic package substrate via CCB bumps is hermetically sealed with a ceramic cap. The bump transfer body is shown in FIGS.

【0020】バンプ転写体1は、例えば平板状に形成さ
れたバンプ転写用基板2上に、金属膜3を介して複数の
半田バンプ4が所定の間隔毎に配置され構成されてい
る。
The bump transfer body 1 includes a plurality of solder bumps 4 arranged at predetermined intervals via a metal film 3 on a bump transfer substrate 2 formed, for example, in a plate shape.

【0021】バンプ転写用基板2は、例えばシリコン
(Si)単結晶等のような半導体からなる。ただし、バ
ンプ転写用基板2は、Siに限定されるものではなく種
々変更可能であり、例えば石英ガラスやセラミックでも
良い。
The bump transfer substrate 2 is made of a semiconductor such as silicon (Si) single crystal. However, the substrate 2 for bump transfer is not limited to Si but may be variously changed, and may be, for example, quartz glass or ceramic.

【0022】金属膜3は、バンプ転写処理中のフラック
スまたは溶融半田を良くはじく性質を有し、バンプ転写
後の半田バンプ4が剥離され易くなるような材料からな
り、本実施例1においては、金属膜3の材料として、例
えばクロム(Cr)が使用されている。なお、金属膜3
はバンプ転写用基板2上の全面に堆積されている。
The metal film 3 has a property of repelling flux or molten solder during the bump transfer process, and is made of a material that makes it easy for the solder bump 4 after the bump transfer to be peeled off. As a material of the metal film 3, for example, chromium (Cr) is used. The metal film 3
Are deposited on the entire surface of the substrate 2 for bump transfer.

【0023】このように、本実施例1のバンプ転写体1
においては、半田バンプ4の下層に金属膜3を設けたこ
とにより、バンプ転写処理後の半田バンプ4をバンプ転
写体1から容易に剥離させることが可能となっている。
As described above, the bump transfer body 1 of the first embodiment
Since the metal film 3 is provided below the solder bump 4, the solder bump 4 after the bump transfer process can be easily separated from the bump transfer body 1.

【0024】しかも、本実施例1のバンプ転写体1は、
耐性においても優れている。その理由は、例えば以下の
通りである。
Moreover, the bump transfer member 1 of the first embodiment is
Excellent resistance. The reason is, for example, as follows.

【0025】第1に、本実施例1の場合、半田バンプ4
の接触する部分が、ガラス等の場合よりも大きな強度を
有する金属だからである。第2に、金属膜3の材料であ
るCrは、上記条件の他に、Siとの接着性が良好であ
るため、バンプ転写用基板2から剥離し難いからであ
る。
First, in the case of the first embodiment, the solder bumps 4
Is a metal having higher strength than glass or the like. Second, in addition to the above conditions, Cr, which is the material of the metal film 3, has good adhesion to Si, and therefore, is difficult to peel off from the bump transfer substrate 2.

【0026】半田バンプ4は、例えば鉛(Pb)98w
t%および錫(Sn)2wt%の合金からなる。ただ
し、半田バンプ4の構成材料は、Pb−Sn合金に限定
されるものではなく種々変更可能であり、例えばSnお
よび銀(Ag)の合金でも良い。
The solder bump 4 is made of, for example, lead (Pb) 98w
It consists of an alloy of t% and tin (Sn) 2 wt%. However, the constituent material of the solder bump 4 is not limited to the Pb-Sn alloy but can be variously changed. For example, an alloy of Sn and silver (Ag) may be used.

【0027】また、半田バンプ4は、後述するように、
例えば蒸着法またはメッキ法によって形成されている。
このため、半田バンプ4がバンプ転写処理前の搬送中等
に振動等によって脱落することはない。なお、半田バン
プ4の直径は、例えば150μm程度、高さは、例えば
100μm程度である。
As will be described later, the solder bumps 4
For example, it is formed by a vapor deposition method or a plating method.
Therefore, the solder bumps 4 do not fall off due to vibration or the like during transportation before the bump transfer processing. The diameter of the solder bump 4 is, for example, about 150 μm, and the height is, for example, about 100 μm.

【0028】次に、本実施例1のバンプ転写体1の製造
方法を図3〜図7によって説明する。
Next, a method of manufacturing the bump transfer body 1 according to the first embodiment will be described with reference to FIGS.

【0029】まず、図3および図4に示すように、例え
ばSi単結晶からなる半導体ウエハ2W上に、例えばC
r等からなる金属膜3(図3には図示せず)を、例えば
スパッタリング法、蒸着法またはメッキ法を用いて形成
する。
First, as shown in FIG. 3 and FIG. 4, for example, a C
A metal film 3 (not shown in FIG. 3) made of r or the like is formed by using, for example, a sputtering method, an evaporation method, or a plating method.

【0030】このように半導体ウエハ2Wをバンプ転写
体の基板として用いているのは、例えば以下の理由から
である。
The reason why the semiconductor wafer 2W is used as the substrate of the bump transfer body is as follows, for example.

【0031】第1に、半導体ウエハ2Wを用いることに
より、例えばフォトリソグラフィ技術等のようなウエハ
プロセス上の技術や半導体製造装置をそのまま使用でき
るからである。
First, by using the semiconductor wafer 2W, a technology on a wafer process such as a photolithography technology or a semiconductor manufacturing apparatus can be used as it is.

【0032】第2に、バンプ転写体1を形成するための
半導体ウエハ2Wを、半導体チップを形成するための半
導体ウエハと相似のものを使用することにより、その半
導体ウエハ2W上の半田バンプ4の設定精度を向上させ
ることができるからである。
Second, by using a semiconductor wafer 2W for forming the bump transfer body 1 similar to a semiconductor wafer for forming semiconductor chips, the solder bumps 4 on the semiconductor wafer 2W are formed. This is because the setting accuracy can be improved.

【0033】続いて、図5および図6に示すように、半
導体ウエハ2W上の金属膜3(図5には図示せず)上
に、例えばPb−Sn合金からなる半田バンプ4を、例
えば蒸着法またはメッキ法を用いて形成する。半田バン
プ4を蒸着法を用いて形成する場合には、例えばリフト
オフ法または金属マスク法を用いる。このように半田バ
ンプ4を蒸着法等を用いてバンプ転写用基板2上に形成
しているので、その半田バンプ4がバンプ転写処理前に
振動等によって脱落することはほとんど無い。
Subsequently, as shown in FIGS. 5 and 6, a solder bump 4 made of, for example, a Pb-Sn alloy is formed on the metal film 3 (not shown in FIG. 5) on the semiconductor wafer 2W by, for example, evaporation. It is formed by using a plating method or a plating method. When the solder bumps 4 are formed by a vapor deposition method, for example, a lift-off method or a metal mask method is used. Since the solder bumps 4 are formed on the bump transfer substrate 2 by using the vapor deposition method or the like, the solder bumps 4 hardly fall off due to vibration or the like before the bump transfer process.

【0034】その後、半導体集積回路装置の製造に用い
る通常のダイシング装置および方法を用いて、図7に示
すように、半導体ウエハ2Wを切断することにより、例
えば平板状の複数のバンプ転写体1を製造する。このよ
うにしてバンプ転写体1の製造処理を終了する。
Thereafter, as shown in FIG. 7, the semiconductor wafer 2W is cut by using a normal dicing apparatus and method used for manufacturing a semiconductor integrated circuit device, so that a plurality of plate-shaped bump transfer bodies 1 are formed. To manufacture. Thus, the manufacturing process of the bump transfer body 1 is completed.

【0035】次に、本実施例1のバンプ転写方法を図8
〜図11によって説明する。
Next, the bump transfer method of the first embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0036】まず、図8および図9に示すように、バン
プ転写体1の主面と、パッケージ基板5の主面とを対向
させた後、図9に示すように、バンプ転写体1の半田バ
ンプ4と、パケージ基板5の電極5aとを専用の位置合
せ装置を用いて位置合せする。
First, as shown in FIGS. 8 and 9, after the main surface of the bump transfer body 1 and the main surface of the package substrate 5 are opposed to each other, as shown in FIG. The bump 4 and the electrode 5a of the package substrate 5 are aligned using a dedicated alignment device.

【0037】この際、パッケージ基板5の主面上には、
電極5aを被覆するようにフラックス6が予め塗布され
ている。ただし、フラックス6は、バンプ転写体1の主
面上に塗布しておいても良い。なお、電極5aは、パッ
ケージ基板5の下面の下面電極5bと導体5cを通じて
電気的に接続されている。
At this time, on the main surface of the package substrate 5,
The flux 6 is applied in advance so as to cover the electrode 5a. However, the flux 6 may be applied on the main surface of the bump transfer body 1. The electrode 5a is electrically connected to a lower electrode 5b on the lower surface of the package substrate 5 through a conductor 5c.

【0038】続いて、バンプ転写体1の半田バンプ4
と、パッケージ基板5の電極5aとを接触させた後、半
田バンプ4の融点よりも高い温度に設定された炉中にお
いて半田バンプ4をリフローすることにより、図10に
示すように、半田バンプ4と電極5aとを接合する。
Subsequently, the solder bumps 4 of the bump transfer body 1
After the solder bumps 4 are brought into contact with the electrodes 5 a of the package substrate 5, the solder bumps 4 are reflowed in a furnace set at a temperature higher than the melting point of the solder bumps 4, as shown in FIG. And the electrode 5a.

【0039】その後、図10に示すバンプ転写体1およ
びパッケージ基板5に対して、例えば超音波洗浄装置を
用いてフラックス洗浄処理を施す。この際、本実施例1
においては、図11に示すように、半田バンプ4が、バ
ンプ転写体1から剥離してパッケージ基板5の電極5a
に転写される。本実施例1のバンプ転写体1の場合、上
述したように半田バンプ4を金属膜3上に形成したこと
により、その半田バンプ4の剥離を容易にすることが可
能である。このようにしてバンブ転写処理を終了する。
After that, the bump transfer body 1 and the package substrate 5 shown in FIG. 10 are subjected to flux cleaning using, for example, an ultrasonic cleaning apparatus. At this time, the first embodiment
In FIG. 11, as shown in FIG. 11, the solder bumps 4 are separated from the bump transfer body 1 and the electrodes 5a of the package substrate 5 are removed.
Is transferred to In the case of the bump transfer body 1 of the first embodiment, since the solder bumps 4 are formed on the metal film 3 as described above, it is possible to easily separate the solder bumps 4. Thus, the bump transfer process is completed.

【0040】次に、本実施例1の半導体集積回路装置の
製造方法を図12〜図17によって説明する。
Next, a method of manufacturing the semiconductor integrated circuit device according to the first embodiment will be described with reference to FIGS.

【0041】図12は、半導体集積回路装置形成用の半
導体ウエハ(所定の基板)7Wを示している。また、図
13は図12の半導体ウエハ7Wの要部断面図を示して
いる。半導体ウエハ7Wを構成する半導体基板7は、例
えばSi単結晶からなり、その主面上には、複数の半導
体チップ7Cが形成されている。
FIG. 12 shows a semiconductor wafer (predetermined substrate) 7W for forming a semiconductor integrated circuit device. FIG. 13 is a sectional view of a main part of the semiconductor wafer 7W of FIG. The semiconductor substrate 7 constituting the semiconductor wafer 7W is made of, for example, Si single crystal, and has a plurality of semiconductor chips 7C formed on its main surface.

【0042】各半導体チップ7Cの主面上には、例えば
ゲートアレイ等のような所定の半導体集積回路装置が形
成されており、その最上層には、その半導体集積回路装
置の電極を引き出すための複数の下地電極7aが所定の
間隔毎に配置されている。下地電極7aは、例えばC
r、銅(Cu)、金(Au)が半導体基板7側から順に
堆積されて構成されている。
On the main surface of each semiconductor chip 7C, a predetermined semiconductor integrated circuit device such as a gate array is formed, and on the uppermost layer, an electrode for drawing out electrodes of the semiconductor integrated circuit device is formed. A plurality of base electrodes 7a are arranged at predetermined intervals. The base electrode 7a is made of, for example, C
r, copper (Cu), and gold (Au) are sequentially deposited from the semiconductor substrate 7 side.

【0043】まず、このような半導体ウエハ7Wの個々
の半導体チップ7Cに対して所定の検査を行うことによ
り、良品および不良品の選別を行った後、半導体ウエハ
7Wを、通常のダイシング装置を用いて図14に示すよ
うに切断することにより、複数の半導体チップ7Cを取
り出す。
First, by performing a predetermined inspection on each of the semiconductor chips 7C of the semiconductor wafer 7W, a good product and a defective product are selected, and then the semiconductor wafer 7W is removed by using a normal dicing apparatus. Then, a plurality of semiconductor chips 7C are taken out by cutting as shown in FIG.

【0044】続いて、図15および図16に示すよう
に、良品の半導体チップ7Cの主面と、上述した半田バ
ンプ転写処理後のパッケージ基板5の主面とを対向させ
た後、図16に示すように、その半導体チップ7Cの下
地電極7aと、パケージ基板5の半田バンプ4とを専用
の位置合せ装置を用いて位置合せする。
Subsequently, as shown in FIGS. 15 and 16, the main surface of the non-defective semiconductor chip 7C and the main surface of the package substrate 5 after the above-described solder bump transfer process are opposed to each other. As shown, the base electrodes 7a of the semiconductor chip 7C and the solder bumps 4 of the package substrate 5 are aligned using a dedicated alignment device.

【0045】この際、パッケージ基板5の主面上には、
半田バンプ4を被覆するようにフラックス6が予め塗布
されている。ただし、フラックス6は、半導体チップ7
Cの主面上に塗布しておいても良い。
At this time, on the main surface of the package substrate 5,
A flux 6 is applied in advance so as to cover the solder bumps 4. However, the flux 6 is a semiconductor chip 7
It may be applied on the main surface of C.

【0046】その後、パッケージ基板5の半田バンプ4
と、半導体チップ7Cの下地電極7aとを接触させた
後、半田バンプ4の融点よりも高い温度に設定された炉
中において半田バンプ4をリフローすることにより、図
17に示すように、半田バンプ4と下地電極7aとを接
合する。
Thereafter, the solder bumps 4 on the package substrate 5 are formed.
And the underlying electrode 7a of the semiconductor chip 7C, and then the solder bumps 4 are reflowed in a furnace set at a temperature higher than the melting point of the solder bumps 4. 4 and the base electrode 7a.

【0047】これにより、半導体チップ7Cとパッケー
ジ基板5とを半田バンプ4を介して接合した後、半導体
チップ7Cをキャップ(図示せず)によって封止するこ
とにより、チップキャリヤ形の半導体集積回路装置を製
造する。
Thus, after the semiconductor chip 7C and the package substrate 5 are joined via the solder bumps 4, the semiconductor chip 7C is sealed with a cap (not shown), whereby a chip carrier type semiconductor integrated circuit device is formed. To manufacture.

【0048】このように、本実施例1によれば、以下の
効果を得ることが可能となる。
As described above, according to the first embodiment, the following effects can be obtained.

【0049】(1).バンプ転写体1の半田バンプ4をパッ
ケージ基板5の電極5a上に転写するために半田バンプ
4を加熱溶融した際、バンプ転写体1の金属膜3が半田
バンプ4をはじくように作用するので、半田バンプ4を
バンプ転写体1から剥離し易い状態とすることが可能と
なる。このため、バンプ転写体1を用いたバンプ転写処
理後の半田バンプ4の剥離性を向上させることが可能と
なる。
(1) When the solder bumps 4 of the bump transfer body 1 are heated and melted to transfer the solder bumps 4 of the bump transfer body 1 onto the electrodes 5a of the package substrate 5, the metal film 3 of the bump transfer body 1 Since the solder bumps 4 repel, the solder bumps 4 can be easily separated from the bump transfer body 1. Therefore, it is possible to improve the releasability of the solder bumps 4 after the bump transfer process using the bump transfer body 1.

【0050】(2).上記(1) により、半田バンプ4の転写
処理における信頼性および歩留りを向上させることが可
能となる。
(2) According to the above (1), it is possible to improve the reliability and the yield in the transfer processing of the solder bump 4.

【0051】(3).バンプ転写用基板2上に、ガラスより
も大きな強度を有し、しかもSiとの接着性の良好なC
rからなる金属膜3を設け、その金属膜3上に半田バン
プ4を設けたことにより、バンプ転写体1の耐性を向上
させることが可能となる。
(3) The C on the bump transfer substrate 2 which has a higher strength than glass and has good adhesion to Si
By providing the metal film 3 made of r and providing the solder bumps 4 on the metal film 3, it becomes possible to improve the durability of the bump transfer body 1.

【0052】(4).バンプ転写体1の製造基板を半導体ウ
エハ2Wとしたことにより、バンプ転写体1の製造に際
して、例えばフォトリソグラフィ技術等のようなウエハ
プロセス技術や半導体製造装置をそのまま使用すること
が可能となる。
(4) Since the semiconductor wafer 2W is used as the manufacturing substrate of the bump transfer body 1, in manufacturing the bump transfer body 1, a wafer process technique such as a photolithography technique or a semiconductor manufacturing apparatus is used as it is. It becomes possible.

【0053】(5).上記(4) により、微細な半田バンプ4
を高い設定精度でバンプ転写用基板2上に形成すること
が可能となる。
(5) According to the above (4), the fine solder bumps 4
Can be formed on the bump transfer substrate 2 with high setting accuracy.

【0054】(6).上記(4) により、バンプ転写体1の製
造に際して製造装置の大幅な変更や追加を必要としない
ので、半導体集積回路装置のコストの増大を防止するこ
とが可能となる。
(6) According to the above (4), the manufacturing of the bump transfer body 1 does not require a significant change or addition of a manufacturing apparatus, so that an increase in the cost of the semiconductor integrated circuit device can be prevented. .

【0055】(7).バンプ転写体1を形成するための半導
体ウエハ2Wを、半導体チップ7Cを形成するための半
導体ウエハ7Wと相似のものを使用することにより、バ
ンプ転写体1を形成する半導体ウエハ2W上の半田バン
プ4の設定精度を向上させることが可能となる。
(7) A semiconductor wafer 2W for forming the bump transfer body 1 is formed by using a semiconductor wafer similar to the semiconductor wafer 7W for forming the semiconductor chips 7C. The setting accuracy of the solder bumps 4 on the wafer 2W can be improved.

【0056】(8).上記(5) および(7) により、バンプ転
写体1の半田バンプ4と、パッケージ基板5の電極5a
との接続の信頼性および接続処理時の歩留りを向上させ
ることが可能となる。
(8) According to the above (5) and (7), the solder bumps 4 of the bump transfer body 1 and the electrodes 5a of the package substrate 5
It is possible to improve the reliability of connection with the semiconductor device and the yield at the time of connection processing.

【0057】(9).バンプ転写体1の半田バンプ4をパッ
ケージ基板5に転写した後、そのパッケージ基板5と半
導体チップ7Cとを半田バンプ4を介して接合する方法
を採用することにより、不良の半導体チップ7Cに半田
バンプ4を接合することが無くなるので、無駄をなくす
ことが可能となる。
(9) The method of transferring the solder bumps 4 of the bump transfer body 1 to the package substrate 5 and then joining the package substrate 5 and the semiconductor chip 7C via the solder bumps 4 causes a defect. Since the solder bumps 4 are not joined to the semiconductor chip 7C, waste can be eliminated.

【0058】(実施例2)図18は本発明の他の実施例
であるバンプ転写体の全体平面図、図19はテープキャ
リヤの要部斜視図、図20〜図22はバンプ転写方法を
説明するための説明図、図23〜図25は本実施例2の
半導体集積回路装置の製造方法を説明するための説明図
である。
(Embodiment 2) FIG. 18 is an overall plan view of a bump transfer body according to another embodiment of the present invention, FIG. 19 is a perspective view of a main part of a tape carrier, and FIGS. 23 to 25 are explanatory diagrams for explaining a method of manufacturing the semiconductor integrated circuit device according to the second embodiment.

【0059】本実施例2のバンプ転写体は、例えばテー
プキャリヤ方式の半導体集積回路装置の製造工程におい
て用いるものである。この方式に用いるテープキャリヤ
の要部を図19に示す。
The bump transfer member of the second embodiment is used, for example, in the manufacturing process of a tape carrier type semiconductor integrated circuit device. FIG. 19 shows a main part of a tape carrier used in this system.

【0060】テープキャリヤ8は、長尺状のテープ本体
8aを有している。テープ本体8aは、例えばポリイミ
ド系の樹脂からなり、テープ本体8aには、その長手方
向に沿って複数のデバイス孔8bが穿孔されている。
The tape carrier 8 has a long tape main body 8a. The tape body 8a is made of, for example, a polyimide resin, and a plurality of device holes 8b are formed in the tape body 8a along the longitudinal direction.

【0061】各デバイス孔8bの周囲には、複数のリー
ド8cが配置されている。リード8cは、例えばCu等
のような金属からなり、その一端は、デバイス孔8b側
に突出されている。また、リード8cの他端には、測定
用のパッド8c1 が形成されている。
A plurality of leads 8c are arranged around each device hole 8b. The lead 8c is made of a metal such as Cu, for example, and has one end protruding toward the device hole 8b. On the other end of the lead 8c, a measuring pad 8c1 is formed.

【0062】また、テープ本体8aの両長辺の近傍に
は、送り孔8dが、テープ本体8aの長手方向に沿って
所定の間隔毎に穿孔されている。なお、各デバイス孔8
bの周囲に形成された孔8eは、リード8cを切断する
際に、その切断を容易にするために穿孔された孔であ
る。
In the vicinity of both long sides of the tape body 8a, feed holes 8d are formed at predetermined intervals along the longitudinal direction of the tape body 8a. Each device hole 8
Hole 8e formed around b is a hole formed to facilitate cutting when cutting lead 8c.

【0063】次に、本実施例2のバンプ転写体を図18
に示す。本実施例2のバンプ転写体1は、半導体ウエハ
2Wのままである。すなわち、前記実施例1の半導体ウ
エハ2Wを切断する前の状態である。
Next, the bump transfer body of the second embodiment is shown in FIG.
Shown in The bump transfer body 1 according to the second embodiment remains as the semiconductor wafer 2W. That is, this is a state before the semiconductor wafer 2W of the first embodiment is cut.

【0064】半導体ウエハ2W上には、半導体チップ領
域に対応する複数の領域が配置され、その個々の領域内
に複数の半田バンプ4が枠を形成するように配置されて
いる。
A plurality of regions corresponding to the semiconductor chip regions are arranged on the semiconductor wafer 2W, and a plurality of solder bumps 4 are arranged in each of the regions so as to form a frame.

【0065】バンプ転写体1を構成するバンプ転写用基
板2は、前記実施例1と同様、例えばSi単結晶からな
る。ただし、バンプ転写用基板2は、Siに限定される
ものではなく種々変更可能であり、前記実施例1と同様
に、例えば石英ガラスやセラミックでも良い。
The bump transfer substrate 2 constituting the bump transfer body 1 is made of, for example, Si single crystal as in the first embodiment. However, the substrate 2 for bump transfer is not limited to Si but may be variously changed, and may be, for example, quartz glass or ceramic as in the first embodiment.

【0066】また、本実施例2においても、バンプ転写
用基板2の主面上に、例えばCr等からなる金属膜3
(図18には図示せず)が形成されており、さらに、そ
の金属膜3上に半田バンプ4が形成されている。したが
って、前記実施例1と同様に、バンプ転写体1の搬送中
においては半田バンプ4を剥離させることなく、半田バ
ンプ4の転写後は半田バンプ4を容易に剥離させること
が可能となっている。
Also in the second embodiment, a metal film 3 made of, for example, Cr is formed on the main surface of the substrate 2 for bump transfer.
(Not shown in FIG. 18), and a solder bump 4 is formed on the metal film 3. Accordingly, similarly to the first embodiment, the solder bumps 4 can be easily separated after the transfer of the solder bumps 4 without transferring the solder bumps 4 during the transfer of the bump transfer body 1. .

【0067】そして、本実施例2の場合は、半導体ウエ
ハ2Wを切断しないので、バンプ転写体1を複数回使用
することが可能となっている。しかも、この場合、バン
プ転写体上に、ガラス等よりも強度があり、しかもSi
との接着性の高いCr等からなる金属膜3を形成してい
るので、耐久性に優れている。
In the case of the second embodiment, since the semiconductor wafer 2W is not cut, the bump transfer body 1 can be used a plurality of times. Moreover, in this case, the bump transfer member has strength higher than glass or the like,
Since the metal film 3 made of Cr or the like having high adhesiveness to the metal film 3 is formed, the durability is excellent.

【0068】なお、半田バンプ4は、前記実施例1と同
一材料からなり、その形成方法も前記実施例1と同一で
ある。
The solder bumps 4 are made of the same material as in the first embodiment, and the forming method is the same as that of the first embodiment.

【0069】次に、本実施例2のバンプ転写方法を図2
0〜図22によって説明する。
Next, the bump transfer method of the second embodiment will be described with reference to FIG.
This will be described with reference to FIGS.

【0070】まず、図20に示すように、バンプ転写体
1の主面と、テープキャリヤ8(図19参照)のリード
8cとを対向させた後、バンプ転写体1の半田バンプ4
と、リード8cの端部とを専用の位置合せ装置を用いて
位置合せする。
First, as shown in FIG. 20, after the main surface of the bump transfer body 1 and the leads 8c of the tape carrier 8 (see FIG. 19) are opposed to each other, the solder bumps 4 of the bump transfer body 1
And the end of the lead 8c are aligned using a dedicated alignment device.

【0071】この際、バンプ転写体1の主面上には、半
田バンプ4を被覆するようにフラックス6が予め塗布さ
れている。ただし、フラックス6は、リード8c側に塗
布しておいても良い。
At this time, a flux 6 is applied in advance on the main surface of the bump transfer body 1 so as to cover the solder bumps 4. However, the flux 6 may be applied to the lead 8c side.

【0072】続いて、バンプ転写体1の半田バンプ4
と、リード8cの端部とを接触させた後、図示しない加
圧・加熱ツールをリード8cの上方から下降し、半田バ
ンプ4に対して圧力および熱を加えることにより、図2
1に示すように、リード8cの端部と半田バンプ4とを
接合する。
Subsequently, the solder bumps 4 on the bump transfer body 1
After contacting the end of the lead 8c with the end of the lead 8c, a pressing / heating tool (not shown) is lowered from above the lead 8c, and pressure and heat are applied to the solder bump 4 so that
As shown in FIG. 1, the end of the lead 8c and the solder bump 4 are joined.

【0073】その後、図21に示すバンプ転写体1およ
びテープキャリヤ8(図19参照)のリード8cに対し
て、例えば超音波洗浄装置を用いてフラックス洗浄処理
を施す。この際、本実施例2においても、図22に示す
ように、半田バンプ4が、バンプ転写体1から剥離して
リード8cの端部に転写される。ここで、本実施例2に
おいても、前記実施例1と同様、半田バンプ4を金属膜
3上に形成したことにより、その半田バンプ4の剥離を
容易にすることが可能である。このようにしてバンプ転
写処理を終了する。
Thereafter, the bump transfer body 1 and the leads 8c of the tape carrier 8 (see FIG. 19) shown in FIG. 21 are subjected to flux cleaning using, for example, an ultrasonic cleaning device. At this time, also in the second embodiment, as shown in FIG. 22, the solder bump 4 is separated from the bump transfer body 1 and transferred to the end of the lead 8c. Here, also in the second embodiment, as in the first embodiment, the formation of the solder bumps 4 on the metal film 3 makes it possible to easily separate the solder bumps 4. Thus, the bump transfer processing is completed.

【0074】次に、本実施例2の半導体集積回路装置の
製造方法を図23〜図25によって説明する。
Next, a method of manufacturing the semiconductor integrated circuit device according to the second embodiment will be described with reference to FIGS.

【0075】まず、図23に示すように、良品の半導体
チップ7Cの主面と、上述した半田バンプ転写処理後の
テープキャリヤ8のリード8cの端部とを対向させた
後、その半導体チップ7Cの下地電極7aと、そのリー
ド8cの端部上の半田バンプ4とを専用の位置合せ装置
を用いて位置合せする。
First, as shown in FIG. 23, the main surface of the non-defective semiconductor chip 7C is opposed to the end of the lead 8c of the tape carrier 8 after the above-described solder bump transfer processing, and then the semiconductor chip 7C And the solder bumps 4 on the ends of the leads 8c are aligned using a dedicated alignment device.

【0076】この際、半導体チップ7Cの主面上には、
下地電極7aを被覆するようにフラックス6が予め塗布
されている。ただし、フラックス6は、リード8cに塗
布しておいても良い。なお、この場合の下地電極7a
は、例えばチタン(Ti)、ニッケル(Ni)およびA
uが半導体基板7側から順に堆積されて構成されてい
る。
At this time, on the main surface of the semiconductor chip 7C,
Flux 6 is applied in advance so as to cover base electrode 7a. However, the flux 6 may be applied to the leads 8c. Note that the base electrode 7a in this case is
Is, for example, titanium (Ti), nickel (Ni) and A
u are sequentially deposited from the semiconductor substrate 7 side.

【0077】その後、テープキャリヤ8のリード8c上
の半田バンプ4と、半導体チップ7Cの下地電極7aと
を接触させた後、図示しない加圧・加熱ツールを用い
て、図24に示すように、リード8cの半田バンプ4と
半導体チップ7Cの下地電極7aとを接合する。これに
より、図25に示すように、半導体チップ7Cと、テー
プキャリヤ8のリード8cとを半田バンプ4を介して接
合する。
Then, after the solder bumps 4 on the leads 8c of the tape carrier 8 are brought into contact with the underlying electrodes 7a of the semiconductor chip 7C, using a pressing / heating tool (not shown), as shown in FIG. The solder bumps 4 of the leads 8c and the base electrodes 7a of the semiconductor chip 7C are joined. Thereby, as shown in FIG. 25, the semiconductor chip 7C and the leads 8c of the tape carrier 8 are joined via the solder bumps 4.

【0078】このように、本実施例2によれば、前記実
施例1で得られた効果(1) 〜(9) の他に、以下の効果を
得ることが可能となる。
As described above, according to the second embodiment, the following effects can be obtained in addition to the effects (1) to (9) obtained in the first embodiment.

【0079】すなわち、バンプ転写体1を、半導体ウエ
ハ2Wによって構成することにより、バンプ転写体1を
複数回使用することが可能となる。しかも、その場合、
バンプ転写体1上に、ガラス等よりも強度があり、しか
もSiとの接着性の高いCr等からなる金属膜3を形成
しているので、耐久性に優れるという効果を得ることが
可能となる。
That is, by forming the bump transfer body 1 from the semiconductor wafer 2W, the bump transfer body 1 can be used a plurality of times. And in that case,
Since the metal film 3 made of Cr or the like, which has higher strength than glass or the like and has high adhesion to Si, is formed on the bump transfer body 1, it is possible to obtain an effect of excellent durability. .

【0080】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
1,2に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the first and second embodiments, and various modifications can be made without departing from the gist of the invention. It goes without saying that it is possible.

【0081】例えば前記実施例1,2においては、バン
プ転写用基板上全面に金属膜を堆積した場合について説
明したが、これに限定されるものではなく、例えば図2
6に示すように、半田バンプ4の下層にのみ金属膜3を
形成しても良い。
For example, in the first and second embodiments, the case where the metal film is deposited on the entire surface of the bump transfer substrate has been described. However, the present invention is not limited to this.
As shown in FIG. 6, the metal film 3 may be formed only on the lower layer of the solder bump 4.

【0082】また、前記実施例1,2においては、バン
プ転写用基板を、Si、石英ガラスまたはセラミックと
した場合について説明したが、これに限定されるもので
はなく、例えばバンプ転写用基板自体をCrからなる金
属によって構成しても良い。
In the first and second embodiments, the case where the substrate for bump transfer is made of Si, quartz glass or ceramic has been described. However, the present invention is not limited to this. It may be made of a metal made of Cr.

【0083】また、前記実施例1,2においては、バン
プ転写用基板上に堆積する金属膜をCrとした場合につ
いて説明したが、これに限定されるものではなく、例え
ば酸化クロムでも良い。
In the first and second embodiments, the case where the metal film deposited on the bump transfer substrate is made of Cr has been described. However, the present invention is not limited to this. For example, chromium oxide may be used.

【0084】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるチップ
キャリヤおよびテープキャリヤ方式を用いる半導体集積
回路装置に適用した場合について説明したが、これに限
定されず種々適用可能であり、例えばベアチップ方式を
採用する半導体集積回路装置や半田バンプを使用するマ
ルチチップモジュール方式の半導体集積回路装置等のよ
うな他の半導体集積回路装置に適用することも可能であ
る。
In the above description, the case where the invention made by the present inventor is mainly applied to a semiconductor integrated circuit device using a chip carrier and a tape carrier system, which is the field of application, has been described, but the invention is not limited to this. For example, the present invention can be applied to other semiconductor integrated circuit devices such as a semiconductor integrated circuit device employing a bare chip system and a semiconductor integrated circuit device of a multi-chip module system using solder bumps. .

【0085】[0085]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0086】(1).本発明によれば、バンプ転写体の半田
バンプを転写するために半田バンプを加熱溶融した際、
バンプ転写体の金属膜が半田バンプをはじくように作用
するので、バンプ転写処理後の半田バンプをバンプ転写
体から剥離し易い状態にすることが可能となる。このた
め、バンプ転写体を用いたバンプ転写処理後の半田バン
プの剥離性を向上させることが可能となる。
(1) According to the present invention, when a solder bump is heated and melted to transfer the solder bump of the bump transfer body,
Since the metal film of the bump transfer body acts so as to repel the solder bump, it is possible to make the solder bump after the bump transfer process easily peelable from the bump transfer body. Therefore, it is possible to improve the releasability of the solder bump after the bump transfer process using the bump transfer body.

【0087】(2).本発明によれば、バンプ転写用基板を
半導体ウエハによって構成することにより、バンプ転写
体の製造に際して、例えばフォトリソグラフィ技術等の
ようなウエハプロセス技術や半導体製造装置をそのまま
使用することが可能となる。このため、微細な半田バン
プを高い設定精度でバンプ転写用基板上に形成すること
が可能となる。また、製造装置の大幅な変更や追加を必
要とすることなく、バンプ転写体を製造することができ
るので、半導体集積回路装置のコストの増大を防止する
ことが可能となる。
(2) According to the present invention, the bump transfer substrate is formed of a semiconductor wafer, so that when manufacturing a bump transfer body, a wafer process technology such as a photolithography technology or a semiconductor manufacturing apparatus can be used as it is. It can be used. Therefore, fine solder bumps can be formed on the bump transfer substrate with high setting accuracy. Further, since the bump transfer body can be manufactured without requiring a significant change or addition of a manufacturing apparatus, it is possible to prevent an increase in the cost of the semiconductor integrated circuit device.

【0088】また、バンプ転写体を形成するための半導
体ウエハを、半導体チップを形成するための半導体ウエ
ハと相似のものとすることにより、バンプ転写体製造用
の半導体ウエハ上における半田バンプの設定精度をさら
に向上させることが可能となる。このため、バンプ転写
用基板上の半田バンプと、半田バンプが転写される基板
上の電極との接続の信頼性および接続処理時の歩留りを
向上させることが可能となる。
Further, by setting the semiconductor wafer for forming the bump transfer body to be similar to the semiconductor wafer for forming the semiconductor chips, the setting accuracy of the solder bumps on the semiconductor wafer for manufacturing the bump transfer body is improved. Can be further improved. For this reason, it is possible to improve the reliability of the connection between the solder bumps on the substrate for bump transfer and the electrodes on the substrate to which the solder bumps are transferred, and the yield during the connection process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例であるバンプ転写体の要部断
面図である。
FIG. 1 is a sectional view of a main part of a bump transfer body according to one embodiment of the present invention.

【図2】図1のバンプ転写体の全体斜視図である。FIG. 2 is an overall perspective view of the bump transfer body of FIG.

【図3】図1および図2のバンプ転写体の製造工程を説
明するための説明図である。
FIG. 3 is an explanatory diagram for explaining a manufacturing process of the bump transfer body of FIGS. 1 and 2;

【図4】図1および図2のバンプ転写体の図3と同等の
製造工程を説明するための説明図である。
FIG. 4 is an explanatory diagram for explaining a manufacturing step equivalent to that of FIG. 3 of the bump transfer body of FIGS. 1 and 2;

【図5】図1および図2のバンプ転写体の図4に続く製
造工程を説明するための説明図である。
FIG. 5 is an explanatory diagram for explaining a manufacturing step following FIG. 4 of the bump transfer body of FIGS. 1 and 2;

【図6】図1および図2のバンプ転写体の図5と同等の
製造工程を説明するための説明図である。
FIG. 6 is an explanatory diagram for explaining a manufacturing step equivalent to that of FIG. 5 of the bump transfer body of FIGS. 1 and 2;

【図7】図1および図2のバンプ転写体の図6に続く製
造工程を説明するための説明図である。
FIG. 7 is an explanatory diagram for explaining a manufacturing step following FIG. 6 of the bump transfer body of FIGS. 1 and 2;

【図8】図1および図2のバンプ転写体を用いたバンプ
転写工程を説明するための説明図である。
FIG. 8 is an explanatory diagram for explaining a bump transfer step using the bump transfer body of FIGS. 1 and 2;

【図9】図1および図2のバンプ転写体を用いた図8に
続くバンプ転写工程を説明するための説明図である。
FIG. 9 is an explanatory diagram for explaining a bump transfer step following FIG. 8 using the bump transfer body of FIGS. 1 and 2;

【図10】図1および図2のバンプ転写体を用いた図9
に続くバンプ転写工程を説明するための説明図である。
FIG. 9 is a view of FIG. 9 using the bump transfer body of FIGS. 1 and 2;
FIG. 8 is an explanatory diagram for describing a bump transfer step following the step shown in FIG.

【図11】図1および図2のバンプ転写体を用いた図1
0に続くバンプ転写工程を説明するための説明図であ
る。
FIG. 11 is a view of FIG. 1 using the bump transfer body of FIGS. 1 and 2;
FIG. 9 is an explanatory diagram for explaining a bump transfer step following 0.

【図12】本実施例1の半導体集積回路装置の製造工程
を説明するための説明図である。
FIG. 12 is an explanatory diagram for describing the manufacturing process of the semiconductor integrated circuit device of the first embodiment.

【図13】本実施例1の半導体集積回路装置の図12と
同等の製造工程を説明するための説明図である。
FIG. 13 is an explanatory diagram for describing a manufacturing step equivalent to that of FIG. 12 of the semiconductor integrated circuit device of the first embodiment.

【図14】本実施例1の半導体集積回路装置の図13に
続く製造工程を説明するための説明図である。
FIG. 14 is an explanatory diagram for describing a manufacturing step following FIG. 13 of the semiconductor integrated circuit device of the first embodiment.

【図15】本実施例1の半導体集積回路装置の図14に
続く製造工程を説明するための説明図である。
FIG. 15 is an explanatory diagram for explaining a manufacturing step following that of FIG. 14 of the semiconductor integrated circuit device of the first embodiment;

【図16】本実施例1の半導体集積回路装置の図15に
続く製造工程を説明するための説明図である。
FIG. 16 is an explanatory diagram for illustrating a manufacturing process subsequent to FIG. 15 for the semiconductor integrated circuit device of the first embodiment.

【図17】本実施例1の半導体集積回路装置の図16に
続く製造工程を説明するための説明図である。
FIG. 17 is an explanatory diagram for explaining the manufacturing process subsequent to FIG. 16 for the semiconductor integrated circuit device of the first embodiment;

【図18】本発明の他の実施例であるバンプ転写体の全
体平面図である。
FIG. 18 is an overall plan view of a bump transfer body according to another embodiment of the present invention.

【図19】テープキャリヤの要部斜視図である。FIG. 19 is a perspective view of a main part of the tape carrier.

【図20】図18のバンプ転写体を用いたバンプ転写工
程を説明するための説明図である。
FIG. 20 is an explanatory diagram for explaining a bump transfer step using the bump transfer body of FIG. 18;

【図21】図18のバンプ転写体を用いた図20に続く
バンプ転写工程を説明するための説明図である。
FIG. 21 is an explanatory diagram illustrating a bump transfer step following FIG. 20 using the bump transfer body of FIG. 18;

【図22】図18のバンプ転写体を用いた図21に続く
バンプ転写工程を説明するための説明図である。
FIG. 22 is an explanatory diagram for explaining a bump transfer step following FIG. 21 using the bump transfer body of FIG. 18;

【図23】実施例2の半導体集積回路装置の製造方法を
説明するための説明図である。
FIG. 23 is an explanatory diagram for illustrating the method for manufacturing the semiconductor integrated circuit device in the second embodiment.

【図24】実施例2の半導体集積回路装置の図23に続
く製造工程を説明するための説明図である。
FIG. 24 is an explanatory diagram for illustrating a manufacturing process subsequent to FIG. 23 for the semiconductor integrated circuit device of the second embodiment.

【図25】実施例2の半導体集積回路装置の図24と同
等の製造工程を説明するための説明図である。
FIG. 25 is an explanatory diagram for describing a manufacturing step equivalent to that of FIG. 24 of the semiconductor integrated circuit device of the second embodiment.

【図26】本発明の他の実施例であるバンプ転写体の要
部断面図である。
FIG. 26 is a cross-sectional view of a main part of a bump transfer body according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 バンプ転写体 2 バンプ転写用基板 2W 半導体ウエハ 3 金属膜 4 半田バンプ 5 パッケージ基板(所定の基板) 5a 電極 5b 下面電極 5c 導体 6 フラックス 7 半導体基板 7W 半導体ウエハ 7C 半導体チップ 7a 下地電極 8 テープキャリヤ 8a テープ本体 8b デバイス孔 8c リード 8c1 パッド 8d 送り孔 8e 孔 REFERENCE SIGNS LIST 1 bump transfer body 2 bump transfer substrate 2 W semiconductor wafer 3 metal film 4 solder bump 5 package substrate (predetermined substrate) 5 a electrode 5 b lower surface electrode 5 c conductor 6 flux 7 semiconductor substrate 7 W semiconductor wafer 7 C semiconductor chip 7 a base electrode 8 tape carrier 8a Tape body 8b Device hole 8c Lead 8c1 Pad 8d Feed hole 8e Hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊彦 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 咲間 光廣 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 平5−243232(JP,A) 特開 平3−145135(JP,A) 特開 平1−308054(JP,A) 特開 平2−174233(JP,A) 特開 平3−12932(JP,A) 特開 平3−190138(JP,A) 特開 平3−270290(JP,A) 特開 平5−136151(JP,A) 特開 平6−84922(JP,A) 特開 平6−275628(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Toshihiko Sato 2326 Imai, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Tetsuya Hayashida 2326 Imai, Ome-shi, Tokyo Device, Hitachi Ltd. Inside the Development Center (72) Inventor Mitsuhiro Sakima 2326 Imai, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (56) References JP-A-5-243232 (JP, A) JP-A-3-145135 ( JP, A) JP-A-1-30805 (JP, A) JP-A-2-174233 (JP, A) JP-A-3-12932 (JP, A) JP-A-3-190138 (JP, A) JP-A-3-270290 (JP, A) JP-A-5-136151 (JP, A) JP-A-6-84922 (JP, A) JP-A-6-275628 (JP, A) (58) Fields studied (Int) .Cl. 7, B name) H01L 21/60

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウエハによって構成されるバンプ
転写用基板、前記バンプ転写用基板上にスパッタリング
法、蒸着法またはメッキ法によって形成され、半田また
はフラックスをはじき易い性質を有する金属膜および前
記金属膜上に蒸着法またはメッキ法によって形成された
半田バンプを有することを特徴とするバンプ転写体。
1. A bump formed by a semiconductor wafer
Transfer substrate, sputtering on the bump transfer substrate
Formed by the method, evaporation method or plating method,
Is a metal film that has the property of easily repelling flux
Formed on the metal film by vapor deposition or plating
A bump transfer body having solder bumps .
【請求項2】 半導体ウエハによって構成されるバンプ
転写用基板、前記バンプ転写用基板上にスパッタリング
法、蒸着法またはメッキ法によって形成され、半田また
はフラックスをはじき易い性質を有する金属膜および前
記金属膜上に蒸着法またはメッキ法によって形成された
半田バンプを有し、前記バンプ転写用基板がダイシング
されることにより形成された構造を有することを特徴と
するバンプ転写体。
2. A bump formed by a semiconductor wafer.
Transfer substrate, sputtering on the bump transfer substrate
Formed by the method, evaporation method or plating method,
Is a metal film that has the property of easily repelling flux
Formed on the metal film by vapor deposition or plating
Having solder bumps and the substrate for bump transfer is dicing
Characterized by having a structure formed by
Bump transfer body.
【請求項3】 以下の工程を有することを特徴とする半
導体集積回路装置の製造方法; (a)バンプ転写用基板上に、半田またはフラックスを
はじき易い性質を有する金属膜を介して半田バンプを設
けた構造を有するバンプ転写体を用意する工程、 (b)前記バンプ転写体の半田バンプとパッケージ基板
の電極とを、前記バンプ転写体と前記パッケージ基板と
の対向面間にフラックスを介在させた状態で接触させる
工程、 (c)前記バンプ転写体および前記パッケージ基板に対
して半田リフロー処理を施すことにより、前記バンプ転
写体の半田バンプと前記パッケージ基板の電極とを接合
する工程、 (d)前記半田バンプを前記バンプ転写体から剥離させ
前記パッケージ基板の電極に転写する工程、 (e)前記パッケージ基板の電極の半田バンプと半導体
チップの電極とを対向させた状態で接触させる工程、 (f)前記パッケージ基板および半導体チップに対して
半田リフロー処理を施すことにより、前記パッケージ基
板の電極の半田バンプと前記半導体チップの電極とを接
合する工程。
3. A semi-finished product comprising the following steps :
Conductor integrated circuit device manufacturing method; in (a) bump transfer substrate, the solder or flux
Solder bumps are provided via a metal film that has
A step of preparing a bump transfer body having a girder structure; (b) a solder bump of the bump transfer body and a package substrate
Electrodes, the bump transfer body and the package substrate
Contact with the flux between the opposing surfaces of
Step, (c) the bump transfer body and contralateral to the package substrate
The solder bumps are transferred by solder reflow treatment.
Joining the solder bumps of the object and the electrodes of the package substrate
A step of, by stripping (d) is the solder bump from the bump transfer member
A step of transferring the electrodes of the package substrate, (e) the solder bumps and the semiconductor of the package substrate electrode
(F) contacting the package substrate and the semiconductor chip with the electrodes of the chip facing each other;
By performing solder reflow treatment, the package base
The solder bumps on the plate electrodes and the electrodes on the semiconductor chip are connected.
Process to combine.
【請求項4】 請求項3記載の半導体集積回路装置の製4. The manufacturing of the semiconductor integrated circuit device according to claim 3.
造方法において、前記バンプ転写体は、半導体ウエハにIn the manufacturing method, the bump transfer body is formed on a semiconductor wafer.
よって構成されるバンプ転写用基板、前記バンプ転写用The substrate for bump transfer constituted by
基板上にスパッタリング法、蒸着法またはメッキ法によSputtering, evaporation or plating on the substrate
って形成され、半田またはフラックスをはじき易い性質Formed easily, repelling solder or flux
を有する金属膜および前記金属膜上に蒸着法またはメッA metal film having
キ法によって形成された半田バンプを有し、その半導体Semiconductors having solder bumps formed by the
ウエハからなるバンプ転写用基板がダイシングされるこThe substrate for bump transfer consisting of a wafer is diced.
とにより形成される構造を有することを特徴とする半導Semiconductor having a structure formed by
体集積回路装置の製造方法。A method for manufacturing a body integrated circuit device.
【請求項5】 以下の工程を有することを特徴とする半5. A semi-process comprising the following steps:
導体集積回路装置の製造方法;A method for manufacturing a conductor integrated circuit device; (a)バンプ転写用基板上に、半田またはフラックスを(A) Solder or flux on the substrate for bump transfer
はじき易い性質を有する金属膜を介して半田バンプを設Solder bumps are provided via a metal film that has
けた構造を有するバンプ転写体を用意する工程、A step of preparing a bump transfer body having a girder structure, (b)前記バンプ転写体の半田バンプとテープキャリア(B) Solder bumps and tape carrier of the bump transfer body
のインナーリードとを、前記バンプ転写体と前記インナOf the bump transfer member and the inner lead.
ーリードとの間にフラックスを介在させた状態で接触さ-Contact with flux with lead interposed
せる工程、The process of (c)前記テープキャリアのインナーリードと、前記バ(C) an inner lead of the tape carrier,
ンプ転写体の半田バンプとを加圧および加熱処理によりPressing and heat treatment of the solder bump of the stamp transfer body
接合する工程、Joining process, (d)前記半田バンプを前記バンプ転写体から剥離させ(D) peeling the solder bump from the bump transfer body
前記テープキャリアのインナーリードに転写する工程、Transferring to the inner lead of the tape carrier, (e)前記テープキャリアのインナーリードの半田バン(E) Solder vans for inner leads of the tape carrier
プと半導体チップの電極とを対向させた状態で接触させContact the electrodes of the semiconductor chip with the
る工程、Process, (f)前記テープキャリアのインナーリードの半田バン(F) Solder vans for inner leads of the tape carrier
プと、前記半導体チップの電極とを加圧および加熱処理Pressure and heat treatment of the electrode and the electrode of the semiconductor chip.
により接合する工程。Bonding.
【請求項6】 請求項5記載の半導体集積回路装置の製6. The manufacturing of the semiconductor integrated circuit device according to claim 5.
造方法において、前記バンプ転写体は、半導体ウエハにIn the manufacturing method, the bump transfer body is formed on a semiconductor wafer.
よって構成されるバンプ転写用基板、前記バンプ転写用The substrate for bump transfer constituted by
基板上にスパッタリング法、蒸着法またはメッキ法によSputtering, evaporation or plating on the substrate
って形成され、半田またはフラックスをはじき易い性質Formed easily, repelling solder or flux
を有する金属膜および前記金属膜上に蒸着法またはメッAnd a vapor deposition method or a metal film on the metal film.
キ法によって形成された半田バンプを有することを特徴It has a solder bump formed by the key method
とする半導体集積回路装置の製造方法。Of manufacturing a semiconductor integrated circuit device.
JP31557293A 1993-12-15 1993-12-15 Bump transfer body and method of manufacturing semiconductor integrated circuit device Expired - Fee Related JP3267422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31557293A JP3267422B2 (en) 1993-12-15 1993-12-15 Bump transfer body and method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31557293A JP3267422B2 (en) 1993-12-15 1993-12-15 Bump transfer body and method of manufacturing semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH07169767A JPH07169767A (en) 1995-07-04
JP3267422B2 true JP3267422B2 (en) 2002-03-18

Family

ID=18066964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31557293A Expired - Fee Related JP3267422B2 (en) 1993-12-15 1993-12-15 Bump transfer body and method of manufacturing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP3267422B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677229B2 (en) 2000-10-20 2004-01-13 Sumitomo Special Metals Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board

Also Published As

Publication number Publication date
JPH07169767A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
US4750666A (en) Method of fabricating gold bumps on IC's and power chips
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
EP0704895B1 (en) Process for manufacturing semiconductor device and semiconductor wafer
JPH02246335A (en) Bump structure for reflow bonding of ic device
JPH09199506A (en) Method for forming bump on semiconductor chip
JP3382340B2 (en) Semiconductor element bump formation method
US20020192875A1 (en) Method for fabricating a circuit device
JP2003508898A (en) Microbeam assembly and internal connection method between integrated circuit and substrate
JPH07201864A (en) Projection electrode formation method
JP3356649B2 (en) Semiconductor device and manufacturing method thereof
JPS6349900B2 (en)
JP2836027B2 (en) Method of forming solder bumps
JP3267422B2 (en) Bump transfer body and method of manufacturing semiconductor integrated circuit device
US4855251A (en) Method of manufacturing electronic parts including transfer of bumps of larger particle sizes
JPS63168028A (en) Fine connection structure
JPH0350736A (en) Manufacture of bump of semiconductor chip
JP2748759B2 (en) Method of manufacturing film carrier tape
JPS5824014B2 (en) Manufacturing method of mounting body
JP3674550B2 (en) Semiconductor device
JPS644342B2 (en)
JP3550946B2 (en) TAB type semiconductor device
JPH02232947A (en) Semiconductor integrated circuit device and mounting thereof
JPH0745664A (en) Mounting method for semiconductor device
JPH0469427B2 (en)
JPH0129061B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees