JPS62296317A - 圧電素子駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、駆動入力端子が２端子の電歪または圧電素子
（以下、単に「圧電素子」という）の駆Ｖ」回路、特に
高速応答を要求され、かつ高電圧を用いる駆動回路に関
するものである。

従来の技術 従来、駆動入力端子が２端子の圧電素子を太さく変位さ
せるためには、一定の電源電圧をバイアスしておき、ス
イッチング動作を行える回路により、交番電界の０Ｎ−
Ｏｒ「を行い、前記素子を駆動させていた。

第３図は従来技術にあける回路の囮要を示したものでお
る。１は圧電素子、３はスイッチング回路、５は定電圧
電源回路で必る。今、上記素子を直流的に充分変位させ
ることが可能である電圧を、負荷変動に無関係に供給で
きる定電圧電源回路５に、自励あるいは他励式のスイッ
チング回路３を接続し、上記変位索子１に印加される電
圧の０Ｎ−ｏ［ｒ動作を行う。これにより、圧電素子１
には交番電界が印加され、その変位らまた交番的／Ａ変
位を示す。叩ら、スイッチング回路３がＯＮ状態の際に
圧電素子１．は変位し、逆にＯ「［の際にはその変位が
零になるように動作する回路である。

発明が解決しようとする問題点 しかしながら上記従来技術では、圧電素子１が容量性負
荷でおるため、電荷注入及び電荷放出の際に時間を要し
、動作時間に対づる変位応答のＩ１５量的な遅れを生じ
る。第４図は、印加電圧に対する圧電素子の変位応答の
ずれを時間的に示したちのであり、圧電索子の両端の印
加電圧を９、それに対する変位応答を１０で示したちの
ある。今、スイッチング回路３がＯＮ状態になったＴｏ
ｎの際に、変位素子の容量に応じた立も上がりで印加電
圧は立ら上がり、定常状態に落ら肴く。また、変位１０
もそれに応じわずかながらの遅れを持ちながらも定常的
な変位に落ち着くが、逆にスイッチング回路の状態がＯ
ＦＦになったＴ　ｏｆｆの際にも、同様に素子の自然放
電に応じて電圧は下がり、変位も減少し、やがてお互い
に零に落ち着く。この場合には、スイッチング動作を単
発で行っている為、圧電索子の動作がぎらんと行われて
いるが、スイッチング周明か短くなり、圧電素子の応答
性にも高速性が求められるようになってくると、素子の
容の成分が変位応答速度に影響し、正確な変位動作を行
えなくなる。

本発明の目的は、高速スイッチング速度にも応答できる
変位速度で、圧電素子を駆動できる回路を提供すること
である。

問題点を解決するための手段 本発明は、圧電索子の応答↑４の高速化を図るため、電
荷注入時には印加端子間の並列抵抗成分を（※めて大き
な値とし、電荷放出時に【よ前記抵抗弁を極めて小さな
値とすることを特徴と覆る圧電素子駆動回路である。

第１図に本発明の基本回路構成図を示す。負荷の変動に
無関係に電圧を供給できる定電圧電源回路５にスイッチ
ング信号発生回路４によりスイッチング動作を行うスイ
ッチング回路３を接続し、圧電索子１に印加される電圧
をスイッチングする。

この際に前記信号発生回路４により、ぞの抵抗値の変化
する可変抵抗回路２を圧電索子１と並列に接続する。今
、信号発生回路４の信号の立ち上り時に、スイッチング
回路３の動作状態がＯＮ状態になり、信号の立ち下り時
に、Ｏ「「状態になるように設計されたスイッチング回
路３を用いて、圧電索子１を駆動した時、スイッチング
信号発生回路４の信号の微分ｈＵが正の値を示す時が圧
電Ｘ々子１への電荷注入が行われ、微分値が負の値を示
す時が圧電索子１の電荷放出が行われることになる。こ
こで、電荷注入時に必たるスイッチング回路３がＯＮの
状態の際に、可変抵抗回路２の並列抵抗値を高抵抗にす
ると、変位素子１に流れ込む電荷の単位時間最は増し、
高速で電荷注入は終了する。逆に、電荷放出時に市たる
スイッチング回路３がＯＦＦの状態の際に、並列抵抗値
を低抵抗にすると、圧電素子１に蓄えられた電荷は高速
で放出される。第２図に本発明にお【プる各回路の動作
タイミング図を示す。６はスイッチング信号波形、７は
同信弓の微分値、８は並列可変抵抗の抵抗値である。叩
も、スイッチング回路３がＯＮ状態を保持している間は
、並列可変抵抗回路２の抵抗値は高抵抗値を保ち、ＯＦ
Ｆ状態を保持している間は低抵抗値を保つことにより、
電荷の注入及び放出がより高速化され、変位素子の変位
応答速度もそれに八」じて高速化されてくるもので必る
ヶ実施例 以下、本発明の実施例について説明する。

（実施例１） 本発明の第１実施例を第５図に示す。スイッチング信号
発生回路４の信号電流が零の時、１〜ランジスタＱ１が
カットオフ状態になり、定電圧電源５よりトランジスタ
Ｑ２にコレクク低抗Ｚ１を介してベース電流が流れ込み
、Ｑ２はＯＮ状態になり、圧電素子１に電荷が注入され
る。この０′５、圧電素子１と並列に接続されているト
ランジスタ０３はカットオフの状態である為、圧電索子
１の並列抵抗は極めて大きな値となっている。次に、ス
イッチング信号発生回路４の信号電流がベース抵抗Ｚ２
を介してトランジスタＱ１に流れ込むと、ＱｌはＯＮ状
態になりＱ２に流れ込んでいたベース電流が零になる為
Ｑ２はカットオフ状態になる。

そして圧電索子に蓄えられた電荷は放出される。

この際、トランジスタＱ３にはベース抵抗Ｚ３を介して
ベース電流が流入しＯＮ状態になっている為、圧電素子
１の；ｌり列抵抗は極めて小さな値になり、電荷の放出
速度は速くなる。本実施例の実験結果を第６図に示す。

実験には、静電容吊４０ｎＦのユニモルフ仮を用いた。

１１は、従来の駆動回路で駆動した際の圧電素子の両端
電圧と時間を示したちのでおる。１２は、第５図に示し
た回路図を用いて、同圧電素子を駆動した際の結果であ
る。明らかに本発明の回路を用いた方が応答速度が高ま
っていることがわかる。

（実施例２） 第７図は、本発明の第２実施例を示すものである。スイ
ッチング信号発生回路４の信号電流が零の時、トランジ
スタＱ４がカットオフ状態になり、定電圧電源回路５よ
りトランジスタＱ５にＱ４のコレクタ抵抗Ｚ４を介して
ベース電流が流れ込み、Ｑ５はＯＮ状態になり、圧電素
子１に電荷が注入される。この時、圧電素子１の両端に
は抵抗成分の素子は接続されていないので、児かｃノ上
の並列抵抗としては、空気の持つ絶縁抵抗Ｚ［が接続さ
れている為、圧電索子１の並列抵抗値は極めて大ぎな値
を示す。次に、信号発生回路４の信号電流がベース抵抗
Ｚ５を介してトランジスタＱ４に流れ込むと、Ｑ４はＯ
Ｎ状態になり、Ｑ５に流れ込んでいたベース電流が零に
なる為Ｑ５はカットオフ状態になる。この際、圧電索子
１（こ蓄えられた電荷は放出されるが、ダイオードＤ１
がＯＮ状態になっているトランジスタＱ４のコレクタに
接続されている為、圧電素子１の並列抵抗１直は（Φめ
て小さな値を示り゛。即ら、スイッチングダイオードＤ
１と、空気中の絶縁抵抗ＲＬが、圧電素子１の電荷の注
入及び放出速度を高めるようになっている。

発明の効果 本発明では、圧電または電歪材の持つ静電容量成分への
電荷の注入おるいは放出による、変位応答速度の遅れを
大幅に減少し、変位の高速応答性を実現できるため、同
材料を用いた素子による微少駆動用装置の高速応答化が
達成できる。１

【図面の簡単な説明】

第１図は本発明の基本回路構成図、第２図は本発明にお
けるコントロールパルスと並列抵抗値のタイミング図、
第３図は従来の駆動回路の概念図、第４図は従来の印加
電圧と変位応答の関係図、第５図は本発明に係る駆動回
路の第１実施例を示１図、第６図は従来の場合と本発明
の場合との素子印加電圧の関係図、第７図は本発明に係
る駆動回路の第２実施例を示す図である。 １・・・圧電素子、２・・・可変抵抗回路、３・・・ス
イッチング回路、４・・・スイッチング信号発生回路、
５・・・定電圧電源回路、６・・・スイッチング信号波
形、７・・・スイッチング信号の微分値、８・・・可変
抵抗回路の抵抗値、９・・・圧電素子の両端電圧、１０
・・・圧電素子の応答、１１・・・従来の駆動回路を用
いた圧電素子の両端電圧、１２・・・本発明の駆動回路
を用いた際の圧電素子の両端電圧。 １）許出願人 第　３　図　　　　　　、３スイーミクＩ［１ｉｌｌ舅
２−一′

Claims (1)

【特許請求の範囲】
1. 　圧電ユニモルフや圧電バイモルフ等の圧電素子をパル
   ス電圧あるいは交流電圧等の交番電界により駆動する回
   路において、交番電界の立ち上りの際には、圧電素子の
   電界印加端子両端の間の抵抗が高抵抗値になり、交番電
   界の立ち下りの際には、圧電素子の電界印加端子両端の
   間の抵抗が低抵抗値になる抵抗を設けたことを特徴とす
   る圧電素子駆動回路。