JPS62294339A - 配電線通信装置 - Google Patents
配電線通信装置Info
- Publication number
- JPS62294339A JPS62294339A JP13779386A JP13779386A JPS62294339A JP S62294339 A JPS62294339 A JP S62294339A JP 13779386 A JP13779386 A JP 13779386A JP 13779386 A JP13779386 A JP 13779386A JP S62294339 A JPS62294339 A JP S62294339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- distribution line
- impulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims abstract description 51
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000001902 propagating effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
(発明の分野)
本発明は屋内配線を通信回線として使用する配電線通信
装置の改良に関する。
装置の改良に関する。
(発明の概要)
本発明は送信データを電源配電線へ送信する送信手段と
、電源配電線からの受信データを受信する手段手段と、
これらの送受信手段をその電源配電線に接続する接続手
段と、その受信手段から得られる電源配電線を伝わるノ
イズ性インパルスを検出してタイミング信号を出力する
インパルス検出手段と、インパルス検出手段からのタイ
ミング信号に基づき、送信データを一時的に記憶する記
憶手段の送信データを1パケツト毎に分割して1のタイ
ミング信号から次のタイミング信号までの間にその分割
された送信データを送信手段へ出力するタイミング制御
手段とを具備して構成されており、電源配電線に流れる
電源信号に同期したインパルスを検出し、そのインパル
ス間のインターバルを利用して送信データを分割伝送す
るものである。
、電源配電線からの受信データを受信する手段手段と、
これらの送受信手段をその電源配電線に接続する接続手
段と、その受信手段から得られる電源配電線を伝わるノ
イズ性インパルスを検出してタイミング信号を出力する
インパルス検出手段と、インパルス検出手段からのタイ
ミング信号に基づき、送信データを一時的に記憶する記
憶手段の送信データを1パケツト毎に分割して1のタイ
ミング信号から次のタイミング信号までの間にその分割
された送信データを送信手段へ出力するタイミング制御
手段とを具備して構成されており、電源配電線に流れる
電源信号に同期したインパルスを検出し、そのインパル
ス間のインターバルを利用して送信データを分割伝送す
るものである。
(従来技術とその問題点)
従来、制御回線を用いずに簡便かつ安価にデータ信号を
送受信する通信方式としては、AC100V/200V
(5011z/6011z)の電源配電線を通信回線
として用いるいわゆる電源重畳方式が知られている。
送受信する通信方式としては、AC100V/200V
(5011z/6011z)の電源配電線を通信回線
として用いるいわゆる電源重畳方式が知られている。
しかしながら、電源配電線を通信回線として用いる通信
方式は、その電源配電線に接続された電子機器内のSC
R,安定化電源などのスイッチ装置から発生し、かつ電
源信号に同期したインパルスが電源信号に乗り易い問題
点があった。
方式は、その電源配電線に接続された電子機器内のSC
R,安定化電源などのスイッチ装置から発生し、かつ電
源信号に同期したインパルスが電源信号に乗り易い問題
点があった。
例えば、電源信号に同期したインパルスがその電源信号
に乗った波形をパターン化して示すと、第6図Aのよう
に電源信号の1周期に対して2回のノイズ性インパルス
が乗る場合、同図BのようにAの信号パターンに対して
さらに別の機器からのインパルスが乗ったもの、同図C
のように多数の機器からのインパルスが電源信号に乗っ
たものがある。
に乗った波形をパターン化して示すと、第6図Aのよう
に電源信号の1周期に対して2回のノイズ性インパルス
が乗る場合、同図BのようにAの信号パターンに対して
さらに別の機器からのインパルスが乗ったもの、同図C
のように多数の機器からのインパルスが電源信号に乗っ
たものがある。
さらに、その他のノイズとしては、同図りのように、広
い周波数成分を含み常時極めて小さいレベルで発生して
いる背景雑音dがある。
い周波数成分を含み常時極めて小さいレベルで発生して
いる背景雑音dがある。
そのため、従来の配電線通信装置は、ノイズ性インパル
スに伴う通信時のビットエラーを改善する観点から、デ
ータの再送手段やデータの誤り補正手段を備える場合が
多く、全体の伝送効率が著しく低下する傾向にあった。
スに伴う通信時のビットエラーを改善する観点から、デ
ータの再送手段やデータの誤り補正手段を備える場合が
多く、全体の伝送効率が著しく低下する傾向にあった。
(発明の目的)
本発明はこのような従来の欠点を解決するためになされ
たもので、上述した第6図A、Bの如きインパルスが比
較的インターバルを持つ場合、高速かつ高い伝送品質を
確保できる配電線通信装置の提供を目的とする。
たもので、上述した第6図A、Bの如きインパルスが比
較的インターバルを持つ場合、高速かつ高い伝送品質を
確保できる配電線通信装置の提供を目的とする。
(発明の構成と効果)
このような目的を達成するために本発明は、搬送波を送
信データで変調して送信信号を出力する送信手段と、受
信信号を復調して受信データを出力する受信手段とを接
続手段を介して電源配電線に接続して送信手段からの受
信信号を電源配電線へ出力するとともに、受信信号を受
信手段へ出力させ、その受信手段から得られる電源配電
線を伝わるノイズ性のインパルスを検出してタイミング
信号を出力するインパルス検出手段と、上記送信手段へ
加える送信データを一時的に記憶する記憶手段を形成し
、インパルス検出手段からのタイミング信号に基づき、
上記記憶手段内の送信データをインパルス間のインター
バルに分割して出力するタイミング制御手段を形成し、
1のタイミング信号から次のタイミング信号までの間に
分割された信号データを上記送信手段へ出力するように
構成されている。
信データで変調して送信信号を出力する送信手段と、受
信信号を復調して受信データを出力する受信手段とを接
続手段を介して電源配電線に接続して送信手段からの受
信信号を電源配電線へ出力するとともに、受信信号を受
信手段へ出力させ、その受信手段から得られる電源配電
線を伝わるノイズ性のインパルスを検出してタイミング
信号を出力するインパルス検出手段と、上記送信手段へ
加える送信データを一時的に記憶する記憶手段を形成し
、インパルス検出手段からのタイミング信号に基づき、
上記記憶手段内の送信データをインパルス間のインター
バルに分割して出力するタイミング制御手段を形成し、
1のタイミング信号から次のタイミング信号までの間に
分割された信号データを上記送信手段へ出力するように
構成されている。
このような構成の配電線通信装置は、電源信号に同期し
たインパルスの発生直後に、インパルス間のインターバ
ルに応じて分割した送信データを次のインパルスが発生
するまでに1パケツト伝送として終了させることが可能
となり、実質的にインパルスに伴うビットエラー等を押
えて高速かっ高品質の伝送を確保できる。
たインパルスの発生直後に、インパルス間のインターバ
ルに応じて分割した送信データを次のインパルスが発生
するまでに1パケツト伝送として終了させることが可能
となり、実質的にインパルスに伴うビットエラー等を押
えて高速かっ高品質の伝送を確保できる。
(実施例の説明)
以下本発明の詳細な説明する。
第1図は本発明の配電線通信装置の一実施例を
□示すブロック図である。
□示すブロック図である。
本発明の配電線通信装置は、第1図に示すように、概略
的には受信手段1.送信手段3.これら送受信手段1,
3と電源配電線4を接続する接続手段5.しきい値専用
回路7.インパルス検出回路9.記憶装置としてのバッ
フ7メモリ11.データの入出力インターフェースとし
てのゲート回路13.およびそれらの構成を制御する制
御手段としてのマイクロプロセッサ15を有している。
的には受信手段1.送信手段3.これら送受信手段1,
3と電源配電線4を接続する接続手段5.しきい値専用
回路7.インパルス検出回路9.記憶装置としてのバッ
フ7メモリ11.データの入出力インターフェースとし
てのゲート回路13.およびそれらの構成を制御する制
御手段としてのマイクロプロセッサ15を有している。
= 6−
送信手段1は、搬送波を発生する発振回路17と、マイ
クロプロセッサ15からの送信データS丁で搬送波を変
調する変調回路19と、変調回路19からの被変調信号
をろ波する帯域フィルタ21と、帯域フィルタ21から
の被変調信号を増幅するAMP23と、AMP23から
の(U号をマイクロプロセッサ15の送信要求信号R3
に基づき0N10FFするスイッチ回路25を有してお
り、スイッチ回路25からの信号がONの場合に送信信
号が接続手段としてのトランス5の二次側に接続されて
いる。
クロプロセッサ15からの送信データS丁で搬送波を変
調する変調回路19と、変調回路19からの被変調信号
をろ波する帯域フィルタ21と、帯域フィルタ21から
の被変調信号を増幅するAMP23と、AMP23から
の(U号をマイクロプロセッサ15の送信要求信号R3
に基づき0N10FFするスイッチ回路25を有してお
り、スイッチ回路25からの信号がONの場合に送信信
号が接続手段としてのトランス5の二次側に接続されて
いる。
1〜ランス5の一次側にはバイパスフィルタ27を介し
て電源配電線4に接続されており、そのバイパスフィル
タ27は電源配電線4に流れる△C100V/200V
(50tlz/60111)の電源信号を阻止するも
のである。
て電源配電線4に接続されており、そのバイパスフィル
タ27は電源配電線4に流れる△C100V/200V
(50tlz/60111)の電源信号を阻止するも
のである。
トランス5の二次側には受信手段3が接続されている。
この受信手段3は、トランス5からの受信信号を増幅す
るAMP31と、この増幅信号をろ波する帯域フィルタ
33と、帯域フィルタ33からの信号を復調する復調回
路35がら構成されており、復調回路35からの復調さ
れた受信データRDがマイクロプロセッサ15に入力さ
れるようになっている。
るAMP31と、この増幅信号をろ波する帯域フィルタ
33と、帯域フィルタ33からの信号を復調する復調回
路35がら構成されており、復調回路35からの復調さ
れた受信データRDがマイクロプロセッサ15に入力さ
れるようになっている。
受信手段3の帯域フィルタ33がらの出力は、しきい値
制御回路7およびインパルス検出回路9に加えられるよ
うになっている。しきい値制御回路7は受信信号の受信
レベルを検出し、ノイズ性のインパルスの検出レベルを
設定してしきい値としてインパルス検出回路9に加える
ものである。
制御回路7およびインパルス検出回路9に加えられるよ
うになっている。しきい値制御回路7は受信信号の受信
レベルを検出し、ノイズ性のインパルスの検出レベルを
設定してしきい値としてインパルス検出回路9に加える
ものである。
インパルス検出回路9は、そのしきい値を基準にしてし
きい値以上のレベルで発生ずるノイズ性インパルスを検
出し、マイク[1ブロセッザ15経割込信号(タイミン
グ信@)として出力するものである。
きい値以上のレベルで発生ずるノイズ性インパルスを検
出し、マイク[1ブロセッザ15経割込信号(タイミン
グ信@)として出力するものである。
第2図は、それらしきい値制御回路7およびインパルス
検出回路9の構成を示Jブロック図である。
検出回路9の構成を示Jブロック図である。
しきい値制御回路7は、受信信号中の搬送波レベルを△
/D変換するA/Dコンバータ37と、このA/Dコン
バータ37からのデジタル信号をマイクロプロセッサ1
5のデータバス39に出力するゲート回路41と、この
ゲート回路/11からの出力信号に基づきマイクロプロ
セッサ15で算出されたしきい値をラッチするラッチ回
路43と、このラッチ回路43からの信号をD/A変換
してインパルス検出回路9へ出力するD/Aコンバータ
45から構成されている。
/D変換するA/Dコンバータ37と、このA/Dコン
バータ37からのデジタル信号をマイクロプロセッサ1
5のデータバス39に出力するゲート回路41と、この
ゲート回路/11からの出力信号に基づきマイクロプロ
セッサ15で算出されたしきい値をラッチするラッチ回
路43と、このラッチ回路43からの信号をD/A変換
してインパルス検出回路9へ出力するD/Aコンバータ
45から構成されている。
なお、A/D]ンバータ37の入力端に接続されたダイ
オード、抵抗、コンデンサからなる回路は、帯域フィル
タ33からの搬送波を整流する回路を構成している。
オード、抵抗、コンデンサからなる回路は、帯域フィル
タ33からの搬送波を整流する回路を構成している。
マイクロプロセッサ15のしきい値紳出手段としては、
ゲート回路41からのデジタル信号に基づき、パラメー
タαを掛は合わせてインパルス検出回路9のしきい値を
算出するものであり、このパラメータαはα≦1に設定
されている。
ゲート回路41からのデジタル信号に基づき、パラメー
タαを掛は合わせてインパルス検出回路9のしきい値を
算出するものであり、このパラメータαはα≦1に設定
されている。
例えば、伝送送信データSDの1パケツトを1000ビ
ツト以下で構成する場合には誤り率は10程度必要とな
り、PSK通信を例にするとS/N比が6.ISあれば
10の誤り率が得られることになるので、パラメータα
か1/2に選定される。
ツト以下で構成する場合には誤り率は10程度必要とな
り、PSK通信を例にするとS/N比が6.ISあれば
10の誤り率が得られることになるので、パラメータα
か1/2に選定される。
また、パラメータαは、電源配電線4の雑音頻度や搬送
波のレベルに応じて選択可能に構成されている。
波のレベルに応じて選択可能に構成されている。
しぎい値制御回路7は、D/Aコンバータ43からアナ
ログ量が出力されたしきい値を基準入力端子から入力し
、反転入力端子からは帯域フィルタ33からの受信信号
を入力して比較するコンパレータ47ど、このコンパレ
ータ47からの出力信号をパルス幅を拡げてマイクロプ
ロセッサ15の割込ラインに割込信号(タイミング信号
)出力する短安定回路49から構成されている。
ログ量が出力されたしきい値を基準入力端子から入力し
、反転入力端子からは帯域フィルタ33からの受信信号
を入力して比較するコンパレータ47ど、このコンパレ
ータ47からの出力信号をパルス幅を拡げてマイクロプ
ロセッサ15の割込ラインに割込信号(タイミング信号
)出力する短安定回路49から構成されている。
第3図は、しきい値制御回路7およびインパルス検出回
路9の動作を波形から示すものであり、しきい値制御回
路7はインパルスに対して符号aのアナログ信号で示す
しきい値を出力し、インパルス検出回路9はしきい値a
よりのしきい値レベルに対応して同図Bのようなパルス
信号を出力する。単安定回路49は同図Cのように幅を
拡げたパルス信号をマイクロプロセッサ15へ出力する
。
路9の動作を波形から示すものであり、しきい値制御回
路7はインパルスに対して符号aのアナログ信号で示す
しきい値を出力し、インパルス検出回路9はしきい値a
よりのしきい値レベルに対応して同図Bのようなパルス
信号を出力する。単安定回路49は同図Cのように幅を
拡げたパルス信号をマイクロプロセッサ15へ出力する
。
第1図において、ゲート回路13は外部入出力端末と本
発明の配電線通信装置とを接続するインターフェースで
あり、バッフ7メモリ11は一定量の送信データSDを
一時的に記憶する記憶手段である。
発明の配電線通信装置とを接続するインターフェースで
あり、バッフ7メモリ11は一定量の送信データSDを
一時的に記憶する記憶手段である。
マイクロプロセッサ15.ゲート回路13.バッフ7メ
モリ11.しきい値制御回路7はそれぞれデータバス3
9によって送信データが送信され、マイクロプロセッサ
15の制御によって動作する。
モリ11.しきい値制御回路7はそれぞれデータバス3
9によって送信データが送信され、マイクロプロセッサ
15の制御によって動作する。
マイクロプロセッサ15は、上述した機能の他、インパ
ルス検出回路9からの割込信号(タイミング信号)によ
り、所定のしきい値以上のレベルにあるインパルスのイ
ンターバルをカウントし、その周期内に入る送信データ
長を1パケツトとして演算し、バッフ7メモリ11に記
憶された送信データSDを分割して送信手段1の変調回
路19へ出力する機能や、しきい値制御回路7やインパ
ルス検出回路9の動作中に送信手段1のスイッチ回路2
5に送信要求信号R8を送って送信手段1からの搬送波
を検出しないように制御する機能を有している。
ルス検出回路9からの割込信号(タイミング信号)によ
り、所定のしきい値以上のレベルにあるインパルスのイ
ンターバルをカウントし、その周期内に入る送信データ
長を1パケツトとして演算し、バッフ7メモリ11に記
憶された送信データSDを分割して送信手段1の変調回
路19へ出力する機能や、しきい値制御回路7やインパ
ルス検出回路9の動作中に送信手段1のスイッチ回路2
5に送信要求信号R8を送って送信手段1からの搬送波
を検出しないように制御する機能を有している。
ざらに、マイクロプロセッサ15は、所定時間毎にしき
い値のレベルを再設定するためにフラグを立たせる機能
を有している。上)ホした機能やその他の機能・手順は
、後述のフローチャートに基づく説明で明らかになる。
い値のレベルを再設定するためにフラグを立たせる機能
を有している。上)ホした機能やその他の機能・手順は
、後述のフローチャートに基づく説明で明らかになる。
次に、本発明の配電線通信装置の動作を、第4図および
第5図のフローチャートに基づき説明する。
第5図のフローチャートに基づき説明する。
第4図において、マイクロプロセッサ15が動作開始し
てステップ100によって送信処理か否かが判断され、
Noの場合にはステップ101が処理されてインパルス
間のインターバルをタイマで継続中か否かが判断される
。
てステップ100によって送信処理か否かが判断され、
Noの場合にはステップ101が処理されてインパルス
間のインターバルをタイマで継続中か否かが判断される
。
この場合、マイクロプロセッサ15からの送信要求信号
R8によってスイッチ回路25がOFFとなって、送信
信号が送信手段1から送信されない。
R8によってスイッチ回路25がOFFとなって、送信
信号が送信手段1から送信されない。
ステップ101がNOの場合にはステップ102によっ
てタイマがクリアされ、次いでステップ103の処理に
よってタイマがスタートしてもとに戻る。
てタイマがクリアされ、次いでステップ103の処理に
よってタイマがスタートしてもとに戻る。
ステップ101がYESの場合には、ステップ104に
おいてタイマカウントが停止され、次のステップ105
においてタイマ値がマイクロプロセッサ15内のメモリ
に格納されてステップ102に移り、ステップ103を
経てもとに戻る。
おいてタイマカウントが停止され、次のステップ105
においてタイマ値がマイクロプロセッサ15内のメモリ
に格納されてステップ102に移り、ステップ103を
経てもとに戻る。
ステップ100においてYESの場合には、ステップ1
06においてマイクロプロセッサ15が記憶されたタイ
マ値に基づいてバッフ7メモリ11から送信データSD
を読みだしてセットし、ステップ107において変調回
路19に送信データSDを送出し、送信手段1が送信信
号を電源配電線4経送信する。
06においてマイクロプロセッサ15が記憶されたタイ
マ値に基づいてバッフ7メモリ11から送信データSD
を読みだしてセットし、ステップ107において変調回
路19に送信データSDを送出し、送信手段1が送信信
号を電源配電線4経送信する。
なお、インパルスが電源配電線29に発生していないよ
うな良好な状態下では、マイクロプロセッサ15がイン
パルス検出回路9が割込信号を入力して動作するのでは
なく、インパルスの発生がないことの確認に充分な時間
経過後、送信データ3Dを連続して送信するように構成
されている。
うな良好な状態下では、マイクロプロセッサ15がイン
パルス検出回路9が割込信号を入力して動作するのでは
なく、インパルスの発生がないことの確認に充分な時間
経過後、送信データ3Dを連続して送信するように構成
されている。
ざらに、上述した構成の配電線通信装置においては、イ
ンパルス検出回路9に加えるしきい値のレベルの調整が
可能であり、第5図に示すように、ステップ200にお
いてマイクロプロセッサ15はしきい値再セットフラグ
の有無を判断し、NOの場合には次処理に移り、YES
の場合にはステップ201にて送信要求信号R8をOF
Fにして、送信手段1から搬送波を中止させる。
ンパルス検出回路9に加えるしきい値のレベルの調整が
可能であり、第5図に示すように、ステップ200にお
いてマイクロプロセッサ15はしきい値再セットフラグ
の有無を判断し、NOの場合には次処理に移り、YES
の場合にはステップ201にて送信要求信号R8をOF
Fにして、送信手段1から搬送波を中止させる。
次いで、ステップ202にてマイクロプロセッサ15の
受信信号のレベルをA/Dコンバータ37を介して読込
み、ステップ203において受信信号のレベルとパラメ
ータαを基づきしきい値を算出する。
受信信号のレベルをA/Dコンバータ37を介して読込
み、ステップ203において受信信号のレベルとパラメ
ータαを基づきしきい値を算出する。
そして、ステップ204では算出されたしきい値のレベ
ルをD/Aコンバータ45にセットし、ステップ205
においてしきい値再セットフラグを解除して次の処理に
移る。
ルをD/Aコンバータ45にセットし、ステップ205
においてしきい値再セットフラグを解除して次の処理に
移る。
このように本発明の配電線通信装置においては、受信手
段3における受信信号のレベルに応じてインパルス検出
回路9に加えるしきい値を調整可能となって割込信号(
タイミング信号)の数すなわちインパルス間のインター
バルを調整できるので、配電線通信装置の使用環境1時
間、電源配電線4に接続されている他の電子機器の情況
に対応できる。
段3における受信信号のレベルに応じてインパルス検出
回路9に加えるしきい値を調整可能となって割込信号(
タイミング信号)の数すなわちインパルス間のインター
バルを調整できるので、配電線通信装置の使用環境1時
間、電源配電線4に接続されている他の電子機器の情況
に対応できる。
もっとも、本発明ではしきい値制御回路7を省略しても
基本的な目的達成が可能である。
基本的な目的達成が可能である。
なお、本発明にあっては、受信信号の受信レベルが例え
ば第6図りのような背景雑音dに埋もれるような場合、
すなわちS、N比Ode以下の場合には余り効果的では
ないが、同図△、Bの如きインパルスのインターバルが
ある程度ある場合に極めて有効である。
ば第6図りのような背景雑音dに埋もれるような場合、
すなわちS、N比Ode以下の場合には余り効果的では
ないが、同図△、Bの如きインパルスのインターバルが
ある程度ある場合に極めて有効である。
以上説明したように本発明の配電線通信装置は、電源配
電線に流れる電源信号に同期したインパルスを検出し、
そのインパルス間のインターバルを利用して送信データ
を伝送するから、電源配電線の電源信号に乗ったノイズ
性インパルスの存在によって発生するビットエラーの発
生確率を極めて低く押え、高速かつ高品質の伝送か可能
となり、装置全体での実行伝送レートを大幅に改善でき
る。
電線に流れる電源信号に同期したインパルスを検出し、
そのインパルス間のインターバルを利用して送信データ
を伝送するから、電源配電線の電源信号に乗ったノイズ
性インパルスの存在によって発生するビットエラーの発
生確率を極めて低く押え、高速かつ高品質の伝送か可能
となり、装置全体での実行伝送レートを大幅に改善でき
る。
第1図は本発明の配電線通信装置の一実施例を示すブロ
ック図、第2図は第1図のしきい値制御手段およびイン
パルス検出手段の具体的ブロック図、第3図はしきい値
制御手段からのしきい値やインパルス検出手段からの出
力波形図、第4図および第5図は第1図のマイクロプロ
セッサで処理される処理手順を示すフローチャート、第
6図は電源配電線におけるインパルスの乗った電源信号
のパターンを示す図である。 1・・・送信手段 3・・・受信手段 4・・・電源配電線 5・・・接続手段([〜ランス) 7・・・しきい値制御手段(しきい値制御回路〉9・・
・インパルス検出手段(インパルス検出回路)11・・
・記憶手段(バッフ1メモリ)13・・・グー1〜回路 15・・・・・・・・・・・・タイミング制御手段(マ
イクロプロセッサ) 17・・・・・・・・・・・・発振回路19・・・・・
・・・・・・・変調回路21.33・・・帯域フィルタ 23.31・・・AMP 27・・・・・・・・・・・・バイパスフィルタ29・
・・・・・・・・・・・電源配電線35・・・・・・・
・・・・・復調回路第3図 第5図 第4図 第6図 手続補正書 昭和61年7月17日 特許庁長官 黒 1)明 雄 殿 1、事件の表示 ℃」特願昭
61−137793号 2、発明の名称 配電線通信装置 3、補正をする者 事件との関係 特許出願人 住 所 京都市右京区花園土堂町10番地名 称
(294)立石電機株式会社代表者立石孝雄 4、代理人@101 住 所 東京都千代田区内神田1丁目15番16号6
、補正の対象 明細書の発明の詳細な説明の欄7
、補正の内容 (1)明Ill書第2頁第17行目に「手段手段]とあ
るのを1受信手段」と訂正する。 (2)明細書第6頁第7行目に「押えて」とあるのを「
抑えて」と訂正する。 (3〉明細書第9頁第19〜20行目に110程度」と
あるのをrlo−”程度」と訂正する。 (4)明細書第10頁第1行目にrloの」とあるのを
rlo−”の」と訂正する。 (5)明細書第10頁第13行目に1短安定回路」とあ
るのを「単安定回路」と訂正する。 (6〉明細書第16頁第1行目に「押え」とあるのを「
抑え」と訂正する。
ック図、第2図は第1図のしきい値制御手段およびイン
パルス検出手段の具体的ブロック図、第3図はしきい値
制御手段からのしきい値やインパルス検出手段からの出
力波形図、第4図および第5図は第1図のマイクロプロ
セッサで処理される処理手順を示すフローチャート、第
6図は電源配電線におけるインパルスの乗った電源信号
のパターンを示す図である。 1・・・送信手段 3・・・受信手段 4・・・電源配電線 5・・・接続手段([〜ランス) 7・・・しきい値制御手段(しきい値制御回路〉9・・
・インパルス検出手段(インパルス検出回路)11・・
・記憶手段(バッフ1メモリ)13・・・グー1〜回路 15・・・・・・・・・・・・タイミング制御手段(マ
イクロプロセッサ) 17・・・・・・・・・・・・発振回路19・・・・・
・・・・・・・変調回路21.33・・・帯域フィルタ 23.31・・・AMP 27・・・・・・・・・・・・バイパスフィルタ29・
・・・・・・・・・・・電源配電線35・・・・・・・
・・・・・復調回路第3図 第5図 第4図 第6図 手続補正書 昭和61年7月17日 特許庁長官 黒 1)明 雄 殿 1、事件の表示 ℃」特願昭
61−137793号 2、発明の名称 配電線通信装置 3、補正をする者 事件との関係 特許出願人 住 所 京都市右京区花園土堂町10番地名 称
(294)立石電機株式会社代表者立石孝雄 4、代理人@101 住 所 東京都千代田区内神田1丁目15番16号6
、補正の対象 明細書の発明の詳細な説明の欄7
、補正の内容 (1)明Ill書第2頁第17行目に「手段手段]とあ
るのを1受信手段」と訂正する。 (2)明細書第6頁第7行目に「押えて」とあるのを「
抑えて」と訂正する。 (3〉明細書第9頁第19〜20行目に110程度」と
あるのをrlo−”程度」と訂正する。 (4)明細書第10頁第1行目にrloの」とあるのを
rlo−”の」と訂正する。 (5)明細書第10頁第13行目に1短安定回路」とあ
るのを「単安定回路」と訂正する。 (6〉明細書第16頁第1行目に「押え」とあるのを「
抑え」と訂正する。
Claims (2)
- (1)搬送波を送信データで変調して送信信号を出力す
る送信手段と、 受信信号を復調して受信データを出力する受信手段と、 電源配電線と前記送受信手段間に配置され、前記送信手
段からの前記送信信号を前記電源配電線へ送信するとと
もに、前記電源配電線を伝播する受信信号を前記受信手
段へ入力する接続手段と、前記受信手段から得られる前
記電源配電線を伝わるノイズ性のインパルスを検出して
タイミング信号を出力するインパルス検出手段と、 前記送信手段へ加える送信データを一時的に記憶する記
憶手段と、 前記インパルス検出手段からの前記タイミング信号に基
づき、前記記憶手段内の前記送信データを分割して1の
タイミング信号から次のタイミングまでの間に前記送信
手段へ出力するタイミング制御手段と、 を具備してなることを特徴とする配電線通信装置。 - (2)前記受信手段での受信信号レベルに応じて、前記
インパルス検出手段で出力するタイミング信号のしきい
値を制御するしきい値制御手段を備えてなる特許請求の
範囲第1項記載の配電線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13779386A JPS62294339A (ja) | 1986-06-13 | 1986-06-13 | 配電線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13779386A JPS62294339A (ja) | 1986-06-13 | 1986-06-13 | 配電線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62294339A true JPS62294339A (ja) | 1987-12-21 |
Family
ID=15206980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13779386A Pending JPS62294339A (ja) | 1986-06-13 | 1986-06-13 | 配電線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62294339A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006073138A1 (en) * | 2005-01-04 | 2006-07-13 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus and communication method |
US7302240B2 (en) | 2003-08-07 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus |
US8565292B2 (en) | 2007-10-12 | 2013-10-22 | Panasonic Corporation | Communication apparatus, integrated circuit, and communication method |
-
1986
- 1986-06-13 JP JP13779386A patent/JPS62294339A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7302240B2 (en) | 2003-08-07 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus |
US7725081B2 (en) | 2003-08-07 | 2010-05-25 | Panasonic Corporation | Communication apparatus |
US8086194B2 (en) | 2003-08-07 | 2011-12-27 | Panasonic Corporation | Communication apparatus |
WO2006073138A1 (en) * | 2005-01-04 | 2006-07-13 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus and communication method |
US7218679B2 (en) | 2005-01-04 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus and communication method |
US7542512B2 (en) | 2005-01-04 | 2009-06-02 | Panasonic Corporation | Communication apparatus and communication method |
US8374256B2 (en) | 2005-01-04 | 2013-02-12 | Panasonic Corporation | Communication apparatus and communication method |
US8565292B2 (en) | 2007-10-12 | 2013-10-22 | Panasonic Corporation | Communication apparatus, integrated circuit, and communication method |
US8711911B2 (en) | 2007-10-12 | 2014-04-29 | Panasonic Corporation | Communication apparatus, integrated circuit, and communication method |
US8971422B2 (en) | 2007-10-12 | 2015-03-03 | Panasonic Corporation | Communication apparatus, integrated circuit, and communication method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5132985A (en) | Spread spectrum receiver | |
JP2832188B2 (ja) | 無線通信システム | |
JPH069359B2 (ja) | 位相変調データ復調装置 | |
US4485270A (en) | Method for transmitting a charging signal | |
JPS62294339A (ja) | 配電線通信装置 | |
UA66928C2 (uk) | Спосіб контролю каналу, базова станція, віддалена станція та пристрій для його здійснення | |
JPS5552515A (en) | Pcm signal processor | |
JPS6026341B2 (ja) | 制御信号検出方式 | |
JP2629020B2 (ja) | データ送信装置 | |
JPS617756A (ja) | 通信装置 | |
KR100394036B1 (ko) | 대역확산 기법을 이용한 전력선 통신 송수신기 | |
JPH06268634A (ja) | 無線通信方式 | |
JPS63279629A (ja) | 同期回路 | |
JP2801171B2 (ja) | クロック信号同期回路 | |
JPS603231A (ja) | デ−タ信号音減衰方式 | |
JPH02244854A (ja) | デジタル信号再生方法 | |
JPH0568130B2 (ja) | ||
JPS6377238A (ja) | デ−タ伝送方法 | |
JPH0777415B2 (ja) | 網制御信号検出装置 | |
JPS6379443A (ja) | デ−タ伝送装置 | |
JP2007306235A (ja) | モデム | |
JPS5813063B2 (ja) | イソウセイゴウカイロ | |
JPS5828477U (ja) | 文字放送受像機 | |
JPS6020659A (ja) | デジタルデ−タのエラ−ビツト発生器 | |
JPS61191130A (ja) | トレ−ニング信号発生装置 |