JPS62294339A - 配電線通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （発明の分野） 本発明は屋内配線を通信回線として使用する配電線通信
装置の改良に関する。

（発明の概要） 本発明は送信データを電源配電線へ送信する送信手段と
、電源配電線からの受信データを受信する手段手段と、
これらの送受信手段をその電源配電線に接続する接続手
段と、その受信手段から得られる電源配電線を伝わるノ
イズ性インパルスを検出してタイミング信号を出力する
インパルス検出手段と、インパルス検出手段からのタイ
ミング信号に基づき、送信データを一時的に記憶する記
憶手段の送信データを１パケツト毎に分割して１のタイ
ミング信号から次のタイミング信号までの間にその分割
された送信データを送信手段へ出力するタイミング制御
手段とを具備して構成されており、電源配電線に流れる
電源信号に同期したインパルスを検出し、そのインパル
ス間のインターバルを利用して送信データを分割伝送す
るものである。

（従来技術とその問題点） 従来、制御回線を用いずに簡便かつ安価にデータ信号を
送受信する通信方式としては、ＡＣ１００Ｖ／２００Ｖ
　（５０１１ｚ／６０１１ｚ）の電源配電線を通信回線
として用いるいわゆる電源重畳方式が知られている。

しかしながら、電源配電線を通信回線として用いる通信
方式は、その電源配電線に接続された電子機器内のＳＣ
Ｒ，安定化電源などのスイッチ装置から発生し、かつ電
源信号に同期したインパルスが電源信号に乗り易い問題
点があった。

例えば、電源信号に同期したインパルスがその電源信号
に乗った波形をパターン化して示すと、第６図Ａのよう
に電源信号の１周期に対して２回のノイズ性インパルス
が乗る場合、同図ＢのようにＡの信号パターンに対して
さらに別の機器からのインパルスが乗ったもの、同図Ｃ
のように多数の機器からのインパルスが電源信号に乗っ
たものがある。

さらに、その他のノイズとしては、同図りのように、広
い周波数成分を含み常時極めて小さいレベルで発生して
いる背景雑音ｄがある。

そのため、従来の配電線通信装置は、ノイズ性インパル
スに伴う通信時のビットエラーを改善する観点から、デ
ータの再送手段やデータの誤り補正手段を備える場合が
多く、全体の伝送効率が著しく低下する傾向にあった。

（発明の目的） 本発明はこのような従来の欠点を解決するためになされ
たもので、上述した第６図Ａ、Ｂの如きインパルスが比
較的インターバルを持つ場合、高速かつ高い伝送品質を
確保できる配電線通信装置の提供を目的とする。

（発明の構成と効果） このような目的を達成するために本発明は、搬送波を送
信データで変調して送信信号を出力する送信手段と、受
信信号を復調して受信データを出力する受信手段とを接
続手段を介して電源配電線に接続して送信手段からの受
信信号を電源配電線へ出力するとともに、受信信号を受
信手段へ出力させ、その受信手段から得られる電源配電
線を伝わるノイズ性のインパルスを検出してタイミング
信号を出力するインパルス検出手段と、上記送信手段へ
加える送信データを一時的に記憶する記憶手段を形成し
、インパルス検出手段からのタイミング信号に基づき、
上記記憶手段内の送信データをインパルス間のインター
バルに分割して出力するタイミング制御手段を形成し、
１のタイミング信号から次のタイミング信号までの間に
分割された信号データを上記送信手段へ出力するように
構成されている。

このような構成の配電線通信装置は、電源信号に同期し
たインパルスの発生直後に、インパルス間のインターバ
ルに応じて分割した送信データを次のインパルスが発生
するまでに１パケツト伝送として終了させることが可能
となり、実質的にインパルスに伴うビットエラー等を押
えて高速かっ高品質の伝送を確保できる。

（実施例の説明） 以下本発明の詳細な説明する。

第１図は本発明の配電線通信装置の一実施例を　　　　
　□示すブロック図である。

本発明の配電線通信装置は、第１図に示すように、概略
的には受信手段１．送信手段３．これら送受信手段１，
３と電源配電線４を接続する接続手段５．しきい値専用
回路７．インパルス検出回路９．記憶装置としてのバッ
フ７メモリ１１．データの入出力インターフェースとし
てのゲート回路１３．およびそれらの構成を制御する制
御手段としてのマイクロプロセッサ１５を有している。

＝　６− 送信手段１は、搬送波を発生する発振回路１７と、マイ
クロプロセッサ１５からの送信データＳ丁で搬送波を変
調する変調回路１９と、変調回路１９からの被変調信号
をろ波する帯域フィルタ２１と、帯域フィルタ２１から
の被変調信号を増幅するＡＭＰ２３と、ＡＭＰ２３から
の（Ｕ号をマイクロプロセッサ１５の送信要求信号Ｒ３
に基づき０Ｎ１０ＦＦするスイッチ回路２５を有してお
り、スイッチ回路２５からの信号がＯＮの場合に送信信
号が接続手段としてのトランス５の二次側に接続されて
いる。

１〜ランス５の一次側にはバイパスフィルタ２７を介し
て電源配電線４に接続されており、そのバイパスフィル
タ２７は電源配電線４に流れる△Ｃ１００Ｖ／２００Ｖ
　（５０ｔｌｚ／６０１１１）の電源信号を阻止するも
のである。

トランス５の二次側には受信手段３が接続されている。

この受信手段３は、トランス５からの受信信号を増幅す
るＡＭＰ３１と、この増幅信号をろ波する帯域フィルタ
３３と、帯域フィルタ３３からの信号を復調する復調回
路３５がら構成されており、復調回路３５からの復調さ
れた受信データＲＤがマイクロプロセッサ１５に入力さ
れるようになっている。

受信手段３の帯域フィルタ３３がらの出力は、しきい値
制御回路７およびインパルス検出回路９に加えられるよ
うになっている。しきい値制御回路７は受信信号の受信
レベルを検出し、ノイズ性のインパルスの検出レベルを
設定してしきい値としてインパルス検出回路９に加える
ものである。

インパルス検出回路９は、そのしきい値を基準にしてし
きい値以上のレベルで発生ずるノイズ性インパルスを検
出し、マイク［１ブロセッザ１５経割込信号（タイミン
グ信＠）として出力するものである。

第２図は、それらしきい値制御回路７およびインパルス
検出回路９の構成を示Ｊブロック図である。

しきい値制御回路７は、受信信号中の搬送波レベルを△
／Ｄ変換するＡ／Ｄコンバータ３７と、このＡ／Ｄコン
バータ３７からのデジタル信号をマイクロプロセッサ１
５のデータバス３９に出力するゲート回路４１と、この
ゲート回路／１１からの出力信号に基づきマイクロプロ
セッサ１５で算出されたしきい値をラッチするラッチ回
路４３と、このラッチ回路４３からの信号をＤ／Ａ変換
してインパルス検出回路９へ出力するＤ／Ａコンバータ
４５から構成されている。

なお、Ａ／Ｄ］ンバータ３７の入力端に接続されたダイ
オード、抵抗、コンデンサからなる回路は、帯域フィル
タ３３からの搬送波を整流する回路を構成している。

マイクロプロセッサ１５のしきい値紳出手段としては、
ゲート回路４１からのデジタル信号に基づき、パラメー
タαを掛は合わせてインパルス検出回路９のしきい値を
算出するものであり、このパラメータαはα≦１に設定
されている。

例えば、伝送送信データＳＤの１パケツトを１０００ビ
ツト以下で構成する場合には誤り率は１０程度必要とな
り、ＰＳＫ通信を例にするとＳ／Ｎ比が６．ＩＳあれば
１０の誤り率が得られることになるので、パラメータα
か１／２に選定される。

また、パラメータαは、電源配電線４の雑音頻度や搬送
波のレベルに応じて選択可能に構成されている。

しぎい値制御回路７は、Ｄ／Ａコンバータ４３からアナ
ログ量が出力されたしきい値を基準入力端子から入力し
、反転入力端子からは帯域フィルタ３３からの受信信号
を入力して比較するコンパレータ４７ど、このコンパレ
ータ４７からの出力信号をパルス幅を拡げてマイクロプ
ロセッサ１５の割込ラインに割込信号（タイミング信号
）出力する短安定回路４９から構成されている。

第３図は、しきい値制御回路７およびインパルス検出回
路９の動作を波形から示すものであり、しきい値制御回
路７はインパルスに対して符号ａのアナログ信号で示す
しきい値を出力し、インパルス検出回路９はしきい値ａ
よりのしきい値レベルに対応して同図Ｂのようなパルス
信号を出力する。単安定回路４９は同図Ｃのように幅を
拡げたパルス信号をマイクロプロセッサ１５へ出力する
。

第１図において、ゲート回路１３は外部入出力端末と本
発明の配電線通信装置とを接続するインターフェースで
あり、バッフ７メモリ１１は一定量の送信データＳＤを
一時的に記憶する記憶手段である。

マイクロプロセッサ１５．ゲート回路１３．バッフ７メ
モリ１１．しきい値制御回路７はそれぞれデータバス３
９によって送信データが送信され、マイクロプロセッサ
１５の制御によって動作する。

マイクロプロセッサ１５は、上述した機能の他、インパ
ルス検出回路９からの割込信号（タイミング信号）によ
り、所定のしきい値以上のレベルにあるインパルスのイ
ンターバルをカウントし、その周期内に入る送信データ
長を１パケツトとして演算し、バッフ７メモリ１１に記
憶された送信データＳＤを分割して送信手段１の変調回
路１９へ出力する機能や、しきい値制御回路７やインパ
ルス検出回路９の動作中に送信手段１のスイッチ回路２
５に送信要求信号Ｒ８を送って送信手段１からの搬送波
を検出しないように制御する機能を有している。

ざらに、マイクロプロセッサ１５は、所定時間毎にしき
い値のレベルを再設定するためにフラグを立たせる機能
を有している。上）ホした機能やその他の機能・手順は
、後述のフローチャートに基づく説明で明らかになる。

次に、本発明の配電線通信装置の動作を、第４図および
第５図のフローチャートに基づき説明する。

第４図において、マイクロプロセッサ１５が動作開始し
てステップ１００によって送信処理か否かが判断され、
Ｎｏの場合にはステップ１０１が処理されてインパルス
間のインターバルをタイマで継続中か否かが判断される
。

この場合、マイクロプロセッサ１５からの送信要求信号
Ｒ８によってスイッチ回路２５がＯＦＦとなって、送信
信号が送信手段１から送信されない。

ステップ１０１がＮＯの場合にはステップ１０２によっ
てタイマがクリアされ、次いでステップ１０３の処理に
よってタイマがスタートしてもとに戻る。

ステップ１０１がＹＥＳの場合には、ステップ１０４に
おいてタイマカウントが停止され、次のステップ１０５
においてタイマ値がマイクロプロセッサ１５内のメモリ
に格納されてステップ１０２に移り、ステップ１０３を
経てもとに戻る。

ステップ１００においてＹＥＳの場合には、ステップ１
０６においてマイクロプロセッサ１５が記憶されたタイ
マ値に基づいてバッフ７メモリ１１から送信データＳＤ
を読みだしてセットし、ステップ１０７において変調回
路１９に送信データＳＤを送出し、送信手段１が送信信
号を電源配電線４経送信する。

なお、インパルスが電源配電線２９に発生していないよ
うな良好な状態下では、マイクロプロセッサ１５がイン
パルス検出回路９が割込信号を入力して動作するのでは
なく、インパルスの発生がないことの確認に充分な時間
経過後、送信データ３Ｄを連続して送信するように構成
されている。

ざらに、上述した構成の配電線通信装置においては、イ
ンパルス検出回路９に加えるしきい値のレベルの調整が
可能であり、第５図に示すように、ステップ２００にお
いてマイクロプロセッサ１５はしきい値再セットフラグ
の有無を判断し、ＮＯの場合には次処理に移り、ＹＥＳ
の場合にはステップ２０１にて送信要求信号Ｒ８をＯＦ
Ｆにして、送信手段１から搬送波を中止させる。

次いで、ステップ２０２にてマイクロプロセッサ１５の
受信信号のレベルをＡ／Ｄコンバータ３７を介して読込
み、ステップ２０３において受信信号のレベルとパラメ
ータαを基づきしきい値を算出する。

そして、ステップ２０４では算出されたしきい値のレベ
ルをＤ／Ａコンバータ４５にセットし、ステップ２０５
においてしきい値再セットフラグを解除して次の処理に
移る。

このように本発明の配電線通信装置においては、受信手
段３における受信信号のレベルに応じてインパルス検出
回路９に加えるしきい値を調整可能となって割込信号（
タイミング信号）の数すなわちインパルス間のインター
バルを調整できるので、配電線通信装置の使用環境１時
間、電源配電線４に接続されている他の電子機器の情況
に対応できる。

もっとも、本発明ではしきい値制御回路７を省略しても
基本的な目的達成が可能である。

なお、本発明にあっては、受信信号の受信レベルが例え
ば第６図りのような背景雑音ｄに埋もれるような場合、
すなわちＳ、Ｎ比Ｏｄｅ以下の場合には余り効果的では
ないが、同図△、Ｂの如きインパルスのインターバルが
ある程度ある場合に極めて有効である。

以上説明したように本発明の配電線通信装置は、電源配
電線に流れる電源信号に同期したインパルスを検出し、
そのインパルス間のインターバルを利用して送信データ
を伝送するから、電源配電線の電源信号に乗ったノイズ
性インパルスの存在によって発生するビットエラーの発
生確率を極めて低く押え、高速かつ高品質の伝送か可能
となり、装置全体での実行伝送レートを大幅に改善でき
る。

【図面の簡単な説明】

第１図は本発明の配電線通信装置の一実施例を示すブロ
ック図、第２図は第１図のしきい値制御手段およびイン
パルス検出手段の具体的ブロック図、第３図はしきい値
制御手段からのしきい値やインパルス検出手段からの出
力波形図、第４図および第５図は第１図のマイクロプロ
セッサで処理される処理手順を示すフローチャート、第
６図は電源配電線におけるインパルスの乗った電源信号
のパターンを示す図である。 １・・・送信手段 ３・・・受信手段 ４・・・電源配電線 ５・・・接続手段（［〜ランス） ７・・・しきい値制御手段（しきい値制御回路〉９・・
・インパルス検出手段（インパルス検出回路）１１・・
・記憶手段（バッフ１メモリ）１３・・・グー１〜回路 １５・・・・・・・・・・・・タイミング制御手段（マ
イクロプロセッサ） １７・・・・・・・・・・・・発振回路１９・・・・・
・・・・・・・変調回路２１．３３・・・帯域フィルタ ２３．３１・・・ＡＭＰ ２７・・・・・・・・・・・・バイパスフィルタ２９・
・・・・・・・・・・・電源配電線３５・・・・・・・
・・・・・復調回路第３図 第５図 第４図 第６図 手続補正書 昭和６１年７月１７日 特許庁長官　黒　１）明　雄　殿 １、事件の表示　　　　　　　　　　　　　℃」特願昭
６１−１３７７９３号 ２、発明の名称 配電線通信装置 ３、補正をする者 事件との関係　　特許出願人 住　所　　京都市右京区花園土堂町１０番地名　称　　
（２９４）立石電機株式会社代表者立石孝雄 ４、代理人＠１０１ 住　所　　東京都千代田区内神田１丁目１５番１６号６
、補正の対象　　　　明細書の発明の詳細な説明の欄７
、補正の内容 （１）明Ｉｌｌ書第２頁第１７行目に「手段手段］とあ
るのを１受信手段」と訂正する。 （２）明細書第６頁第７行目に「押えて」とあるのを「
抑えて」と訂正する。 （３〉明細書第９頁第１９〜２０行目に１１０程度」と
あるのをｒｌｏ−”程度」と訂正する。 （４）明細書第１０頁第１行目にｒｌｏの」とあるのを
ｒｌｏ−”の」と訂正する。 （５）明細書第１０頁第１３行目に１短安定回路」とあ
るのを「単安定回路」と訂正する。 （６〉明細書第１６頁第１行目に「押え」とあるのを「
抑え」と訂正する。

Claims (2)

【特許請求の範囲】
1. （１）搬送波を送信データで変調して送信信号を出力す
   る送信手段と、 受信信号を復調して受信データを出力する受信手段と、 電源配電線と前記送受信手段間に配置され、前記送信手
   段からの前記送信信号を前記電源配電線へ送信するとと
   もに、前記電源配電線を伝播する受信信号を前記受信手
   段へ入力する接続手段と、前記受信手段から得られる前
   記電源配電線を伝わるノイズ性のインパルスを検出して
   タイミング信号を出力するインパルス検出手段と、 前記送信手段へ加える送信データを一時的に記憶する記
   憶手段と、 前記インパルス検出手段からの前記タイミング信号に基
   づき、前記記憶手段内の前記送信データを分割して１の
   タイミング信号から次のタイミングまでの間に前記送信
   手段へ出力するタイミング制御手段と、 を具備してなることを特徴とする配電線通信装置。
2. （２）前記受信手段での受信信号レベルに応じて、前記
   インパルス検出手段で出力するタイミング信号のしきい
   値を制御するしきい値制御手段を備えてなる特許請求の
   範囲第１項記載の配電線通信装置。