JPS62293633A - Alignment of prober - Google Patents
Alignment of proberInfo
- Publication number
- JPS62293633A JPS62293633A JP13655086A JP13655086A JPS62293633A JP S62293633 A JPS62293633 A JP S62293633A JP 13655086 A JP13655086 A JP 13655086A JP 13655086 A JP13655086 A JP 13655086A JP S62293633 A JPS62293633 A JP S62293633A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- chip
- alignment
- circuit pattern
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
産業上の利用分野
本発明はプローバーのアライメント方法に関し、特に、
ウェハ上の半導体回路素子をプロービングしていく場合
、容易にマウスを用いて任意の試験すべき半導体回路素
子をプローブ針にアライメントさせることができるよう
にした方法である。Detailed Description of the Invention 3. Detailed Description of the Invention Field of Industrial Application The present invention relates to a prober alignment method, in particular:
When probing semiconductor circuit elements on a wafer, this method allows any semiconductor circuit element to be tested to be easily aligned with a probe needle using a mouse.
従来の技術
第4図は従来のプローバーのアライメントシステムを示
す図で、31はカメラ・レーザー、32はCRT、33
は内部制御装置、34は駆動装置、36はx、 y、
z 。BACKGROUND ART FIG. 4 is a diagram showing a conventional prober alignment system, in which 31 is a camera/laser, 32 is a CRT, and 33 is a diagram showing a conventional prober alignment system.
is an internal control device, 34 is a drive device, 36 is x, y,
z.
θステージ、36は内部記憶装置、37は人間を示す。θ stage, 36 is an internal storage device, and 37 is a human being.
従来のプローバーのアライメント方法は、まずカメラや
レーザー31を用いてウェハのオリフラとステージの水
平軸合わせを装置33,34.ステージ36にて行い、
そしてさらに人間がマニュアルで基準点にプローブ針を
アライメントすることによシ行い、その位置からインデ
クス単位で移動させることによシ規則的に並んだウェハ
上の全半導体回路素子をプローブ針にアライメントさせ
ることを可能としたものであった。In the conventional prober alignment method, first, a camera or a laser 31 is used to align the horizontal axis of the wafer's orientation flat and the stage with the devices 33, 34, . Performed on stage 36,
This is then done by a human manually aligning the probe needle to a reference point, and by moving it in index units from that position, all semiconductor circuit elements on the wafer that are regularly arranged are aligned to the probe needle. It made it possible.
発明が解決しようとする問題点
上記のような従来の方法では、人間がマニュアルでアラ
イメントした基準点からインデクス単位で移動していく
間、現在全体の回路パターンを同時に観察できないので
ウェハ上のどの位置にプロ−ブ針がアライメントされて
いるのかすぐにわからないため、次にウェハ上のある任
意の試験すべき半導体回路素子にアライメントしたくて
もどれだけのインデクス移動すれば良いか、すぐにはわ
かりにくかった。そのため、1つのウェハ上の各チップ
を不規則な順序でプロービングして行く場合のアライメ
ントには不適当な方法であった。Problems to be Solved by the Invention In the conventional method as described above, it is not possible to simultaneously observe the entire circuit pattern while moving in index units from the reference point manually aligned. Since it is not immediately clear whether the probe needle is aligned with the wafer, it is difficult to immediately know how far the index should be moved to align it to a certain semiconductor circuit element to be tested on the wafer. Ta. Therefore, this method is inappropriate for alignment when each chip on one wafer is probed in an irregular order.
又、プロービング中は、雑音除去のために周囲を遮光、
遮断してしまうため、外部からカメラなどにより観察す
ることは不可能であり、ますます現在、ウェハ上のどの
位置をプロービングしているのかわからないという問題
があった。Also, during probing, shield the surrounding area from light to eliminate noise.
Since the probe is blocked, it is impossible to observe it from the outside with a camera or the like, and there is a problem that it is increasingly difficult to know which position on the wafer is being probed.
問題点を解決するための手段 本発明は、次のようなアライメント方法である。Means to solve problems The present invention is an alignment method as follows.
まず、上記の従来のアライメント方法において基準点と
した位置と、表示装置上に表示された、チップサイズと
ウェハサイズから予測した、又は上記外部記憶装置に記
憶した上記半導体回路パターンの位置の対応がとれるよ
うに設定する。次に表示装置上に表示されているマウス
キーを、次にアライメントしたい上記半導体回路パター
ンの半導体回路位置にもってくる。マウスキーの位置が
基準点からどれだけx17方向に離れているかは計算で
きるので、その情報を外部制御装置を通じて駆動装置に
送り、ステージを駆動してアライメントを行う。First, there is a correspondence between the position used as a reference point in the conventional alignment method described above and the position of the semiconductor circuit pattern displayed on the display device, predicted from the chip size and wafer size, or stored in the external storage device. Set it so that it can be removed. Next, move the mouse key displayed on the display device to the semiconductor circuit position of the semiconductor circuit pattern to be next aligned. Since it is possible to calculate how far the position of the mouse key is from the reference point in the x17 direction, this information is sent to the drive device through an external control device to drive the stage and perform alignment.
作用
表示装置上に上記半導体回路パターンを表示することに
より、上記マウスキーを用いて、上記基準点が上記半導
体回路パターン上のどの座標(”0+yo )に相当す
るか決定することができる・又、外部制御装置は、その
座標(”o r 3’o )から、上記ステージがどの
ような動きをしたかの履歴を記憶しておけるので、現在
どの位置にアライメントされているかということを実時
間で表示できる。又、上記のマウスに連動させて上記!
、7.Z、θステージをx17方向に動かし、アライメ
ントができる。又、ブロービング中に雑音除去のために
周囲を遮光、遮断し、外部からのカメラなどによる観察
不可能とした場合でも、上記CRT上に表示されるので
観察可能となる。By displaying the semiconductor circuit pattern on the action display device, it is possible to use the mouse key to determine which coordinate ("0+yo") the reference point corresponds to on the semiconductor circuit pattern. The external control device can store the history of how the stage has moved based on its coordinates ("or 3'o"), so it can check in real time where it is currently aligned. Can be displayed. Also, the above in conjunction with the mouse above!
,7. Alignment can be performed by moving the Z and θ stages in the x17 direction. Furthermore, even if the surrounding area is shielded from light to remove noise during probing, making it impossible to observe with a camera or the like from the outside, it can be observed because it is displayed on the CRT.
実施例
以下、図面第1図、第2図、第3図を参照しながらこの
発明の詳細な説明する。EXAMPLES Hereinafter, the present invention will be described in detail with reference to FIGS. 1, 2, and 3 of the drawings.
(第1実施例)
第1図は、本発明にかかるプローバーのアライメント方
法を実現するだめのシステム構成図であるが、参照しな
がらアライメント方法を説明すると次のようになる。(First Embodiment) FIG. 1 is a system configuration diagram for realizing the prober alignment method according to the present invention, and the alignment method will be explained with reference as follows.
(1)チップサイズ、ウェハサイズを外部記憶装置1か
ら外部制御装置3に入力し、表示装置である0RTB上
に第2図に示す半導体回路パターンを表示する。(2)
内部制御装置4.駆動装置5.x。(1) The chip size and wafer size are input from the external storage device 1 to the external control device 3, and the semiconductor circuit pattern shown in FIG. 2 is displayed on the display device 0RTB. (2)
Internal control device 4. Drive device 5. x.
7 + z+θステージe、カメラ・レーザー9により
、ウェハ軸とx+ 7 + ” + θ軸を一致させた
後、人間10がマニュアルで基準チップに位置合わせを
行う。(3)(2+で定めた位置が上記CRT上の半導
体回路パターン(第2図)のどの位置に対応するかをマ
ウス7を用いて外部制御装置3に入力する。After aligning the wafer axis with the x+ 7 + ” + θ axis using the 7 + z + θ stage e and the camera/laser 9, the human 10 manually aligns the reference chip with the reference chip. (3) (The position determined by 2+) The mouse 7 is used to input to the external control device 3 which position of the semiconductor circuit pattern (FIG. 2) on the CRT corresponds.
(4)マウスキー14を半導体回路パターン上の任意の
チップ上に移動し、それに連動させてチップごとのアラ
イメントを行う。(4) Move the mouse key 14 onto any chip on the semiconductor circuit pattern, and perform alignment for each chip in conjunction with this.
第2図はウェハ(半導体基板)11を示すもので、12
は各チップ、13は基準チップ、14はマウスキー、1
6はオリエンテーション・フラットである。FIG. 2 shows a wafer (semiconductor substrate) 11, 12
is each chip, 13 is the reference chip, 14 is the mouse key, 1
6 is the orientation flat.
(第2実施例)
第1笑施例と同じシステム構成図(第1図)の中の外部
記憶装置1に、第2図に示すウェハ上のチップパターン
、第4図に示すチップ内のモジュールパターンを記憶さ
せておき、第1実施例の(1)のところで実物のチップ
パターンをCRT上に表示する。第3図において、21
はスクライブライン、22はモジュール、23は基準点
である。さらに階層的に各チップのモジュールパターン
もCRT上に表示し、第1実施例と同様に基準チップの
位置をマウスキー14によシ外部制御装置3に入力する
。このように階層的にウェハ上の半導体回路パターンを
CRTB上に表示し、チップ内でのアライメントも、第
1実施例と同様に行うことができる。(Second Embodiment) In the external storage device 1 in the same system configuration diagram (FIG. 1) as in the first embodiment, the chip pattern on the wafer shown in FIG. 2 and the module in the chip shown in FIG. The pattern is stored, and the actual chip pattern is displayed on the CRT in step (1) of the first embodiment. In Figure 3, 21
is a scribe line, 22 is a module, and 23 is a reference point. Furthermore, the module pattern of each chip is also displayed hierarchically on the CRT, and the position of the reference chip is inputted to the external control device 3 using the mouse key 14 as in the first embodiment. In this way, the semiconductor circuit patterns on the wafer can be displayed hierarchically on the CRTB, and alignment within the chip can be performed in the same manner as in the first embodiment.
発明の詳細
な説明したように、本発明によればプローバーのアライ
メントは表示装置上に表示された半導体回路パターンを
見ながらマウスによる動きと連動させてアライメントす
ることができ、ウェハ上のある任意の半導体回路から次
に試験すべきある任意の半導体回路上にアライメントす
ることが容易にできる。さらに、外部からカメラや顕微
鏡を用いてプロービングする位置を確認することは、基
準点を決める時以外は必要なく、その時以外は雑音の防
止のため周囲を遮光、遮断しても障害がない。As described in detail, according to the present invention, the alignment of the prober can be performed in conjunction with the movement of the mouse while looking at the semiconductor circuit pattern displayed on the display device. Alignment can be easily performed from a semiconductor circuit onto any semiconductor circuit to be tested next. Furthermore, it is not necessary to confirm the probing position using a camera or microscope from the outside except when determining the reference point, and at other times there is no problem even if the surrounding area is shaded or blocked to prevent noise.
第1図は本発明の一実施例方法を説明するための構成図
、第2図、第3図はそれぞれウエノ・上のチップパター
ン、チップ内のモジュールパターンのCRT上の表示例
を示す平面図、第4図は従来方法を説明するための構成
図である。
1・・・・・・外部記憶装置、2・・・・・・内部記憶
装置、3・・・・・・外部制御装置、4・・・・・・内
部制御装置、6・・・・・・x、y、z、θステージ、
7・・曲マウス、8・・曲RT0
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第2図
第3図FIG. 1 is a block diagram for explaining a method according to an embodiment of the present invention, and FIGS. 2 and 3 are plan views showing examples of display of a chip pattern on a wafer and a module pattern in a chip on a CRT, respectively. , FIG. 4 is a block diagram for explaining the conventional method. 1... External storage device, 2... Internal storage device, 3... External control device, 4... Internal control device, 6...・x, y, z, θ stages,
7...Song mouse, 8...Song RT0 Name of agent Patent attorney Toshio Nakao and 1 other person 1st
Figure 2 Figure 3
Claims (1)
上に表示し、前記半導体回路パターン内の任意のパター
ンを選択、基準点とし、上記外部記憶装置、内部記憶装
置に記憶させ、マウスによって選択する上記表示装置上
のパターン位置とステージの位置を対応させ、上記表示
装置上へのパターン位置の表示及び上記ステージの駆動
を行うようにしたプローバーのアライメント方法。Displaying a semiconductor circuit pattern stored in an external storage device on a display device, selecting an arbitrary pattern in the semiconductor circuit pattern as a reference point, storing it in the external storage device or internal storage device, and selecting it with a mouse. A method for aligning a prober, in which a pattern position on a display device is made to correspond to a stage position, and the pattern position is displayed on the display device and the stage is driven.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13655086A JPS62293633A (en) | 1986-06-12 | 1986-06-12 | Alignment of prober |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13655086A JPS62293633A (en) | 1986-06-12 | 1986-06-12 | Alignment of prober |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62293633A true JPS62293633A (en) | 1987-12-21 |
Family
ID=15177837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13655086A Pending JPS62293633A (en) | 1986-06-12 | 1986-06-12 | Alignment of prober |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62293633A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693439A (en) * | 1992-12-25 | 1997-12-02 | Nikon Corporation | Exposure method and apparatus |
-
1986
- 1986-06-12 JP JP13655086A patent/JPS62293633A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693439A (en) * | 1992-12-25 | 1997-12-02 | Nikon Corporation | Exposure method and apparatus |
US6433872B1 (en) | 1992-12-25 | 2002-08-13 | Nikon Corporation | Exposure method and apparatus |
US6608681B2 (en) | 1992-12-25 | 2003-08-19 | Nikon Corporation | Exposure method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5777485A (en) | Probe method and apparatus with improved probe contact | |
KR100292936B1 (en) | How to Write Wafer Measurement Information and How to Determine Measurement Location | |
US6362013B1 (en) | Semiconductor inspection apparatus and method of specifying attributes of dies on wafer in semiconductor inspection apparatus | |
US6473664B1 (en) | Manufacturing process automation system using a file server and its control method | |
US20090037699A1 (en) | Apparatus and method for processing semiconductor | |
JPS62293633A (en) | Alignment of prober | |
KR100515376B1 (en) | System and Method for inspecting wafer | |
JPH07335722A (en) | Alignment method of substrate | |
JP3138908B2 (en) | Probe device | |
JPH1096882A (en) | Physical distribution control system | |
JP2607280B2 (en) | Probing method | |
KR20060085293A (en) | Method for measuring overlay | |
JPH09199553A (en) | Probing | |
JP2897750B2 (en) | Lead contact device for semiconductor device | |
US11768478B2 (en) | Processing apparatus | |
JP3049871B2 (en) | Reference wafer single wafer management system | |
US6363293B1 (en) | Video wire bonded system and method of operation | |
JP3105365B2 (en) | Visual inspection system with automatic inspection function | |
JP2513151Y2 (en) | Bonding device | |
CN114563598A (en) | Alignment adjustment method, device and equipment | |
KR100207746B1 (en) | Electronic part mounting method | |
JPH0799399A (en) | Positioning apparatus | |
JPS6165444A (en) | Inspecting method for circuit pattern appearance of chip to be inspected and device therefor | |
JPH01138476A (en) | Analyzing device for detective of semiconductor device | |
JPH03268498A (en) | Method of inputting mounting position of component |