JPS62293483A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発す１は画像処理装置に関する。

（従来技術） 従来、ブレビカメラやＣＣＤなとの固体撮像素子を用い
て被写体を撮影したり画像情報を読み取って得られる画
像データを−・旦記憶し、この画像データを読み出して
処理することにより濃度ヒストクラムを求めたり、Ｃ度
変換を行ったり、被写体を認識したりする画像処理装置
か知られている（たとえば特開昭５８−１４４２７９時
）。

画像データを処理して画像のコントラストや鮮明瓜を、
ｔｌＪ整したり、雑音を除去したり、被写体の境界を１
認識するために、・・２間フィルタリンクと呼ばれる技
術か用いられている。

第５図に示すように、たとえば縦５１２画」−１横５１
２画ぶて構成される画面を横方向に走査して得られる画
像データを用いて３×３の空間フィルタリングを行うの
に、従来は第６Ｍに示すような局所演算プロセッサか用
いられていた。

このプロセッサては、１画素の画像データＸ（ｉ、ｊ＞
を、読み出したとき、その画像データを１画素分たけ遅
延させるｌディレィ回路１と５１２画素すなわち１９１
２分たけ遅速させる５１２ディレィ回路２とによりそれ
ぞれ遅延させることによりその画、＋８を取り囲む８個
の画、１８ｘ（ｉ−２，ｊ−２）、　　ｘ（ｉ−１，ｊ
−２）　　、　　ｘ（ｉ、ｊ−２）、ｘ（ｉ−２，ｊ−
１）　　、　　ｘ　（ｉ−１，ｊ−１）　　、　　ｘ　
（ｉ、ｊ−１）、ｘ　（ｉ−２゜ｊ）、　ｘ　（ｉ−１
，ｊ）を得、乗′！１器３において各画素に固有のフィ
ルタリング係数Ｗ（１，１）　、　Ｗ（２，１）、Ｗ（
コ、ｌ）　　、　Ｗ（１，２）　　、　　Ｗ（２，２）
　　、　　Ｗ（３，２）　　、　　Ｗ（１，３）　、Ｗ
（２，３）を乗し、その後加算姦４で加算することによ
り、画素ｘ（ｉ、ｊ）に３ｘ３の空間フィルタリングを
行った画像データか得られる。

このような処理を５１２ｘ５１２の全画素について行え
ば画面全体について３×３の空間フィルタリングを行う
ことかてきる。

ところかこのような構成のプロセッサては３×３以外の
たとえば９Ｘｌやｌｘ９あるいはｌｘ３や３ｘｌなどの
空間フィルタリングを行うことばてきないし、このよう
な種々の空間フィルタリンクに対処てきるようにプロセ
ッサを分割して構成すると共通ＬＳＩ化か困難である。

（発■剣の［１的および構成） 本発明は）二足の点にかんがみてなされたものて、演算
の融通性を高めＬＳＩ化をＩＩＴ　浚にすることを目的
とし、この目的を達成するために、一方の入力データな
′ｊｆ延させるｔｉｆ変ディレィ回路と、Ｍ延されたデ
ータに所定の係数を乗算する乗算手段と１乗算手段の出
力ともう一方の入力データとの間で算術演算を行う算術
演算手段とてプロセッサユニットを構成し、このプロセ
ッサユニウドを複数個組合わせて画像処理装置を構成し
た。

（実施例） 以下本発明を１４面にノ、（づいて説明する。

第１　ｔＸＩは未発ＩＩ＋による画像処理装置の基本構
成となるプロセッサユニウドＰＵてあり、入力Ａをイン
ストラクションｉ２により設定される段数たけど延させ
る可変ディレィ回路ｌＯと、遅延された入力Ａにインス
トラクションｉ＋により設定される乗算（定数）を乗算
する乗算器２０と１乗算出力Ｒともう１つの入力Ｂにつ
いてインストラクション１゜に従って加減算や論理演算
を行う演算論理装置（ＡＬＵ）３０と、必須なものては
ないか通常用いられる演算結果を一時的に蓄積してＣと
して出力するレジスタ４０とにより構成されている。こ
のレジスタ４０には処理か高速回旋となるようにパイプ
ラインレジスタか用いられる。５１２Ｘ５１２画素の画
面について３×３の空間フィルタリングを行うためには
、可変ディレィ回路ｌＯは０段から１０２４段まての画
素遅延かｔ＋ｆ能てあればよい。

いま空間フィルタリングを行うために、第１１ＸＩに示
したようなプロセッサユニットＰＵをたとえば９段接続
することにより第２図に示すような画像処理装置を構成
するものとする。

この装置におけるインストラフシミ１ンとしては、ｉｏ
は加算命令、ｌ、は各段ごとに固有のフィルタリング係
数Ｗ、〜Ｗ、、、１２は一段１１ＰＵ１から３段ｒｌ　
Ｐ　Ｕ　ｆｆまてか１０１８（５１２ｘ２−　３Ｘ２）
画素の遅延、４段目ＰＵ、から６段［ＩＰＵ６まてか５
０９　（５１２−３）画素の８延、７段ＩＩ　Ｐ　Ｕ　
、から９段）Ｉ　Ｐ　Ｕ　、Ｊまてかに延０をグーえる
。

各段への入力Ａは画像メモリから読み出した画像データ
てあり、読み出しはｉを横アドレス、ｊを縦アドレスと
して横方向に走査され画面にの自Ｊｘ（ｉ、ｊ）の画像
データはｋ　（ｋ＝０〜２６２１４３）　＆　１１にｘ
（ｋ）として読み出されるものとすると、ｋ−ｊｘＳ１
２＋ｉとなる。各段への入力Ｂは手段１１のみか“０”
て、２段［Ｉ以降は前段の出力てあり、各段の出力部に
はパイプラインレジスタか、；ホけられているのて、手
段前の処理結果である。

さて、いまに番１］に読み出された画像データｘ（ｋ）
に対する空間フィルタリンクの結果なＣ１ｌ　（ｋ）と
すると、次のように表わすことかてきる。

Ｃ，Ｊ（ｋ　）　＝Ｗ、、−ｘ　（ｋ　−１）　＋Ｗｎ
−ｘ　（ｋ　−２２＋Ｗ、−ｘ　　（ｋ−３）　　＋Ｗ
、、−ｘ　　（ｋ　　−４−５０９）＋Ｗ、・ｘ　（ｋ
−５−５０９）＋Ｗ、・ｘ　（ｋ−６−５１１９）＋Ｗ
、３・ｘ　（ｋ　　７　１１１１８）　＋Ｗ２・ｘ　（
ｋ　　８−１１１１８）　＋Ｗ、・ｘ　（ｋ−８−１ｆ
ｌ１８）ｘ（ｋ）とｘ（ｉ、ｊ）との間にに＝ｊ　ｘ５
１２＋　ｉの関係かあるのて、逆変換すれば次のように
なる。

Ｃ！ｌ　（ｉ、Ｊ）　＝　Ｗｑ・ｘ（ｉ−１，ｊ）　＋
ＷＡ−ｘ（ｉ−２，ｊ）＋Ｗ、・ｘ（ｉ−３，ｊ）　　
＋　　Ｗ、・ｘ（ｉ−１，ｊ−１）　　＋Ｗ５・ｘ（ｉ
−２，ｊ−１）　　＋Ｗ４・ｘ（ｉ−３，ｊ−１）　　
＋Ｗｚ・ｘ（ｉ−ｌ、　ｊ−２）＋Ｗ２・ｘ（ｉ−２，
ｊ−２）　　＋Ｗ＋・ｘ（ｉ−：ｌ、ｊ−２）この式か
られかるように、画素ｘ（ｉ−２，ｊ〜１）とその周囲
の８画素の線型結合すなわち空間フィルタリンク結果か
得られる。

上記実施例ではＡＬＵで加算演算を行ったが、加算以外
の演算を行えば線型フィルタリング以外の種々のマスク
演算かできる。

第３ＵＡは画像処理装置の他の実施例を示す。

この実施例ては第１図に示したプロセッサユニット１０
０を手段たけ用い、入力Ａとしである画面Ｇｌの画像デ
ータを入力Ｂとして別の画面Ｇ２の画像データを、それ
ぞれ入力したものでＡＬＵて加減算などの処理をするこ
とにより画面間演算が可億になる。

第４図は画像処理装置のさらに他の実施例を示す。

この実施例ではプロセッサユニット１００を２段用い、
手段目のユニットは第３図のように接続し、ＡＬＵて両
画面Ｇ１、Ｇ２の画像データの差の絶対値を演算し、２
段］１は図のように接続して入力ＡとＢとの和を演、算
することにより、パターンマツチングしたときの誤差か
出力される。たたし、この場合は−ｒ・め出力なＯにセ
ットしておいた後、１画面走査し終えた時点て誤差結果
か有効となる。

第４図の実施例において、ディレィ回路の遅延ｒ、；を
変えてやれば、画面Ｇｌを任、αに平行移動させた場合
のパターンマツチングもとれる。

なお、−Ｉ−記実施例およびその他の接続例においてセ
レクタなどを用いてハス接続を変更することは容易であ
る。

（光ＩＩの効果） 以１−説明したように１本発明おいては、一方の入力に
対しては可変ディレィ回路と乗算器とを直列に接続し、
遅延、乗算した結果ともう一方の入力との加減算、論理
演算を行って出力するプロセッサユニットを適宜接続し
て画像処理Ｓｔ置を構成したのて、画像処理の融通性か
向上し、１種類のプロセッサをＬＳＩ化するたけて多様
な処理に対処することかてきる。

【図面の簡単な説明】

第１図は本発明による画像処理装置のノ、（本構成であ
るプロセッサユニットのブロックｍ［１，ｍ２１Ａ、第
３図、第４図は本９．１１による画像処理装置の異なる
実施例、第５図は画面上ての画素間の関係を示す図、第
６図は空間フィルタリングを行う従来の画像処理装置の
回路構成の一例である。 １０・・・可変ディレィ回路、２０・・・乗算手段。

Claims (1)

【特許請求の範囲】
1. 　２つのデータ入力端子と１つのデータ出力端子とを有
   し、一方のデータ入力端子から入力される第１のデータ
   を遅延させる可変デイレイ回路と、遅延された第１のデ
   ータに所定の係数を乗算する乗算手段と、該乗算手段の
   出力と他方のデータ入力端子から入力される第２のデー
   タとの間で算術演算を行う算術演算手段とから成り、処
   理データをデータ出力端Ｔから出力するプロセッサユニ
   ットを複数個組合わせて構成したことを特徴とする画像
   処理装置。